CN104425347B - 浅沟槽隔离的制备方法 - Google Patents
浅沟槽隔离的制备方法 Download PDFInfo
- Publication number
- CN104425347B CN104425347B CN201310407961.XA CN201310407961A CN104425347B CN 104425347 B CN104425347 B CN 104425347B CN 201310407961 A CN201310407961 A CN 201310407961A CN 104425347 B CN104425347 B CN 104425347B
- Authority
- CN
- China
- Prior art keywords
- nitration case
- shallow trench
- isolation
- preparation
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明揭示了一种浅沟槽隔离的制备方法,包括:提供半导体基底,所述半导体基底由衬底、垫氧化层以及第一氮化层依次层叠形成,所述半导体基底中具有第一隔离结构;去除位于所述第一氮化层中的第一隔离结构的部分厚度;在所述半导体基底上形成第二氮化层,所述第二氮化层覆盖所述第一氮化层和第一隔离结构;刻蚀所述第二氮化层以形成在第一氮化层的侧壁的侧墙;去除所述第一氮化层和侧墙,形成所述浅沟槽隔离。那么在去除第一氮化层时,由于侧墙的存在,能够降低酸液对第一隔离结构的侵蚀,能够有效的减缓边沟的凹陷度,甚至避免了边沟的形成,进而使得浅沟槽隔离的性能得到提高。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种浅沟槽隔离的制备方法。
背景技术
集成电路制程的快速发展,使得半导体器件日益积集化与微小化。而随着半导体器件的积集化,半导体组件的尺寸与隔离半导体组件的隔离结构的大小也随之缩减。因此,在半导体制程中,形成良好的隔离结构显得十分关键。
常见的一种形成隔离结构的方法是借助局部氧化形成场氧化层(LocalOxidation of Silicon,简称LOCOS),然而,该方法对于积集度高的半导体装置而言并不适合,同一产生鸟嘴侵蚀的问题(Bird’s beak encroachment)。因此,目前以浅沟槽隔离(shallow trench isolation,简称STI)制程成为主流,特别适用于次微米以下的集成电路制程。
在现有技术的浅沟槽隔离技术中,浅沟槽隔离是以氮化物为保护层,通过光刻和刻蚀工艺在衬底中形成沟槽,再填充入氧化物作为电介质,以实现集成电路中器件之间电学隔离的隔离方案。但是目前的制作工艺中,在进行湿法去除氮化物时,会在浅沟槽隔离的边缘部分形成向下凹陷的形状,如图1所示,在浅沟槽隔离1的边缘部分形成有向下凹陷的形状,通常称为边沟(divot)2。边沟的存在会对浅沟槽隔离附件的半导体器件,例如MOS管造成不良影响,例如会导致在有源区的侧面形成反型层而导致寄生电流产生,进而影响到器件的电学性能。而且,在后续的多晶硅刻蚀(poly etch)和侧墙刻蚀(spacer etch)时,由于边沟的存在,会在其中形成多晶硅或者氮化物的残留,这将进一步影响器件的电学性能。
为此如何提供一种制备方法,能够减缓或者避免浅沟槽隔离中的边沟,已成为本领域亟需解决的技术问题之一。
发明内容
本发明的目的在于,提供一种浅沟槽隔离的制备方法,能够减缓或者避免浅沟槽隔离中的边沟,从而提高所述浅沟槽隔离的电性能。
为解决上述技术问题,一种浅沟槽隔离的制备方法,包括:
提供半导体基底,所述半导体基底由衬底、垫氧化层以及第一氮化层依次层叠形成,所述半导体基底中具有第一隔离结构;
去除位于所述第一氮化层中的第一隔离结构的部分厚度;
在所述半导体基底上形成第二氮化层,所述第二氮化层覆盖所述第一氮化层和第一隔离结构;
刻蚀所述第二氮化层以形成在第一氮化层的侧壁的侧墙;
去除所述第一氮化层和侧墙,形成所述浅沟槽隔离。
可选的,对于所述的浅沟槽隔离的制备方法,所述提供半导体基底的步骤包括:
提供所述衬底,在所述衬底上依次形成所述垫氧化层和所述第一氮化层;
选择性刻蚀所述第一氮化层、垫氧化层以及衬底,以在所述衬底中形成浅沟槽;
在所述浅沟槽内沉积一隔离氧化物层;
对所述衬底进行平坦化工艺,以形成所述第一隔离结构。
可选的,对于所述的浅沟槽隔离的制备方法,以光刻胶为掩模选择性刻蚀所述第一氮化层、垫氧化层以及衬底。
可选的,对于所述的浅沟槽隔离的制备方法,所述去除位于所述第一氮化层之间的第一隔离结构的部分厚度的厚度为所述第一氮化层厚度的1/30-1/10。
可选的,对于所述的浅沟槽隔离的制备方法,采用湿法刻蚀工艺去除所述第一隔离结构的部分厚度。
可选的,对于所述的浅沟槽隔离的制备方法,所述第二氮化层的厚度大于等于所述去除的第一隔离结构的部分厚度。
可选的,对于所述的浅沟槽隔离的制备方法,采用化学气相沉积工艺形成所述第二氮化层。
可选的,对于所述的浅沟槽隔离的制备方法,采用干法刻蚀工艺刻蚀所述第二氮化层形成侧墙。
可选的,对于所述的浅沟槽隔离的制备方法,所述侧墙的宽度为小于等于
可选的,对于所述的浅沟槽隔离的制备方法,采用湿法刻蚀工艺去除所述第一氮化层和侧墙,形成所述浅沟槽隔离。
与现有技术相比,本发明提供的浅沟槽隔离的制备方法,在所述半导体基底上形成所述第一隔离结构之后,去除位于所述氮化层中的第一隔离结构的部分厚度,覆盖上第二氮化层,并刻蚀所述第二氮化层形成侧墙。从而在后续去除第一氮化层时,由于侧墙的存在,能够降低酸液对第一隔离结构的侵蚀,能够有效的减缓边沟的凹陷度,甚至避免了边沟的形成,进而使得浅沟槽隔离的性能得到提高。
附图说明
图1为现有技术中浅沟槽隔离的示意图;
图2为本发明一实施例中浅沟槽隔离的制备方法的流程图;
图3-图9为本发明一实施例中浅沟槽隔离的制备方法中的器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的浅沟槽隔离的制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种浅沟槽隔离的制备方法,包括:
步骤S101,提供半导体基底,所述半导体基底由衬底、垫氧化层(pad oxide)以及第一氮化层依次层叠形成,所述半导体基底中具有第一隔离结构;
步骤S102,去除位于所述第一氮化层中的第一隔离结构的部分厚度;
步骤S103,在所述半导体基底上形成第二氮化层,所述第二氮化层覆盖所述第一氮化层和第一隔离结构;
步骤S104,刻蚀所述第二氮化层以形成在第一氮化层的侧壁的侧墙;
步骤S105,去除所述第一氮化层和侧墙,形成所述浅沟槽隔离。
通过去除位于所述氮化层之间的第一隔离结构的部分厚度,覆盖上第二氮化层,并刻蚀所述第二氮化层形成侧墙,从而在后续去除第一氮化层时,由于侧墙的存在,能够降低酸液对第一隔离结构的侵蚀,能够有效的减缓边沟的凹陷度,甚至避免了边沟的形成,进而使得浅沟槽隔离的性能得到提高。
以下列举所述浅沟槽隔离的制备方法的较优实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请结合图2以及图3-图9,具体说明本发明的浅沟槽隔离的制备方法。其中,图2为本发明一实施例中浅沟槽隔离的制备方法的流程图,图3-图9为本发明一实施例中浅沟槽隔离的制备方法中的过程示意图。
首先,如图2所示,进行步骤S101,提供半导体基底,所述半导体基底由衬底、垫氧化层以及第一氮化层依次层叠形成,所述半导体基底上具有第一隔离结构。较佳的,所述步骤S101包括步骤S1011~步骤S1013三个子步骤,具体包括:
进行步骤S1011,提供所述衬底200,在所述衬底200上依次形成所述垫氧化层210和所述第一氮化层220,如图3所示。其中,所述衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例,在本实施例中,衬底200选用单晶硅材料构成。在所述衬底200中还可以形成有埋层(图中未示出)等。所述垫氧化层210和第一氮化层220的材料及厚度的选择可以采用现有技术中的可行方案,在此不作详细介绍。
进行步骤S1012,选择性刻蚀所述第一氮化层220、垫氧化层210以及衬底200,以在所述衬底200中形成浅沟槽201,如图4所示。在本实施例中,以光刻胶为掩模选择性刻蚀所述第一氮化层220、垫氧化层210以及衬底200,由于以光刻胶为掩模进行刻蚀的刻蚀边缘不尖锐,可以提高半导体衬底的角落部位的尖角圆滑度,这也有利于形成的浅沟槽隔离具有较佳的质量。但并不限于以光刻胶为掩模选择性刻蚀所述第一氮化层220、垫氧化层210以及衬底200,还可以选择以硬质掩模(hardmask)作为掩模进行选择性刻蚀,亦在本发明的思想范围之内。
进行步骤S1013,请参考图5,在所述浅沟槽201内沉积一隔离氧化物层,所述隔离氧化物层可以采用化学气相沉积工艺形成,然后对所述衬底200进行平坦化工艺,以形成所述第一隔离结构300。
经过步骤S1011~步骤S1014,形成了如图5所示的半导体基底20,所述半导体基底20由衬底200、垫氧化层210以及第一氮化层220依次层叠形成,所述半导体基底20中具有第一隔离结构300。
然后,进行步骤S102,去除位于所述第一氮化层220中的第一隔离结构300的部分厚度,如图6所示。所述去除位于所述第一氮化层220之间的第一隔离结构300的部分厚度的厚度为所述第一氮化层220厚度的1/30-1/10,在本实施例中,采用去除的厚度为所述第一氮化层220厚度的1/15。优选的,采用湿法刻蚀工艺去除所述第一隔离结构300的部分厚度。所述第一隔离结构300去除的厚度应当综合工艺能力、对产品相关指标的需求情况等参数加以变动,以获得最优方案。
请参考图7,进行步骤S103,在所述半导体基底上形成第二氮化层400,所述第二氮化层400覆盖所述第一氮化层220和第一隔离结构300。所述第二氮化层可以采用化学气相沉积工艺形成,优选的,所述第二氮化层400的材质与所述第一氮化层220的材质相同或者相近,例如二者都可以是氮化硅,便于后续形成侧墙后的刻蚀时能够起到较佳的辅助作用,减少或避免酸液对第一隔离结构300的侵蚀。
较优的,所述第二氮化层400的厚度大于等于所述第一氮化层220的厚度,在本实施例中,使得所述第二氮化层400的厚度略大于所述第一氮化层220的厚度,如此既能够避免第二氮化层400的厚度过厚而造成浪费,也能够有利于在步骤S104时的刻蚀。
然后进行步骤S104,刻蚀所述第二氮化层400以形成在第一氮化层220的侧壁的侧墙410,如图8所示。在图8中可知,位于所述第一氮化层220上方的全部及第一隔离结构300上方的大部分第二氮化层皆被去除,由此能够解释沉积的第二氮化层的厚度。在本实施例中,采用干法刻蚀工艺形成所述侧墙410,即仅保留所述第一隔离结构300上方两侧靠近第一氮化层220处的部分第二氮化层,形成为所述侧墙410,其宽度优选为小于等于所述宽度只是侧墙410与所述第一隔离结构300相接处处的尺寸。较优的,所述侧墙410的宽度不能够过小,以几十埃为宜,例如等。
最后,进行步骤S105,如图9所示,去除所述第一氮化层和侧墙,本实施例中采用湿法刻蚀工艺去除所述第一氮化层和侧墙,例如采用磷酸溶液进行去除,以形成所述浅沟槽隔离320。在进行刻蚀时,由于所述第一隔离结构上方还具有侧墙,而侧墙的存在能够使得酸液对第一隔离结构的侵蚀大大降低,避免了形成现有技术中的边沟。
对比图9和图1,能够明显的看出,图1中的边沟2极为明显,其凹陷已低于衬底,而在图9中,所述浅沟槽隔离320的边沟310轻微,只是一个较小的坡度,因此能够有效的减少甚至避免如背景技术中所述的各种问题发生。
本发明的浅沟槽隔离的制备方法,在所述半导体基底上形成所述第一隔离结构之后,去除位于所述氮化层之间的第一隔离结构的部分厚度,覆盖上第二氮化层,并刻蚀所述第二氮化层形成侧墙。从而在后续去除第一氮化层时,由于侧墙的存在,能够降低酸液对第一隔离结构的侵蚀,能够有效的减缓边沟的凹陷度,甚至避免了边沟的形成,进而使得浅沟槽隔离的性能得到提高。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种浅沟槽隔离的制备方法,包括:
提供半导体基底,所述半导体基底由衬底、垫氧化层以及第一氮化层依次层叠形成,所述半导体基底中具有第一隔离结构,所述第一隔离结构为氧化物材质;
去除位于所述第一氮化层中的第一隔离结构的部分厚度;
在所述半导体基底上形成第二氮化层,所述第二氮化层覆盖所述第一氮化层和第一隔离结构;
刻蚀所述第二氮化层以形成在第一氮化层的侧壁的侧墙;
去除所述第一氮化层和侧墙,形成所述浅沟槽隔离,所述浅沟槽隔离的上表面高于所述垫氧化层的上表面。
2.如权利要求1所述的浅沟槽隔离的制备方法,其特征在于,所述提供半导体基底的步骤包括:
提供所述衬底,在所述衬底上依次形成所述垫氧化层和所述第一氮化层;
选择性刻蚀所述第一氮化层、垫氧化层以及衬底,以在所述衬底中形成浅沟槽;
在所述浅沟槽内沉积一隔离氧化物层;
对所述衬底进行平坦化工艺,以形成所述第一隔离结构。
3.如权利要求2所述的浅沟槽隔离的制备方法,其特征在于,以光刻胶为掩模选择性刻蚀所述第一氮化层、垫氧化层以及衬底。
4.如权利要求1所述的浅沟槽隔离的制备方法,其特征在于,所述去除位于所述第一氮化层之间的第一隔离结构的部分厚度的厚度为所述第一氮化层厚度的1/30-1/10。
5.如权利要求4所述的浅沟槽隔离的制备方法,其特征在于,采用湿法刻蚀工艺去除所述第一隔离结构的部分厚度。
6.如权利要求4所述的浅沟槽隔离的制备方法,其特征在于,所述第二氮化层的厚度大于等于所述去除的第一隔离结构的部分厚度。
7.如权利要求6所述的浅沟槽隔离的制备方法,其特征在于,采用化学气相沉积工艺形成所述第二氮化层。
8.如权利要求1所述的浅沟槽隔离的制备方法,其特征在于,采用干法刻蚀工艺刻蚀所述第二氮化层形成侧墙。
9.如权利要求8所述的浅沟槽隔离的制备方法,其特征在于,所述侧墙的宽度为小于等于
10.如权利要求1所述的浅沟槽隔离的制备方法,其特征在于,采用湿法刻蚀工艺去除所述第一氮化层和侧墙,形成所述浅沟槽隔离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310407961.XA CN104425347B (zh) | 2013-09-09 | 2013-09-09 | 浅沟槽隔离的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310407961.XA CN104425347B (zh) | 2013-09-09 | 2013-09-09 | 浅沟槽隔离的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104425347A CN104425347A (zh) | 2015-03-18 |
CN104425347B true CN104425347B (zh) | 2017-12-08 |
Family
ID=52973991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310407961.XA Active CN104425347B (zh) | 2013-09-09 | 2013-09-09 | 浅沟槽隔离的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104425347B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105914178B (zh) * | 2016-05-11 | 2019-07-26 | 上海华虹宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
CN114784003B (zh) * | 2022-06-21 | 2022-09-16 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6180493B1 (en) * | 1998-10-21 | 2001-01-30 | United Silicon Incorporated | Method for forming shallow trench isolation region |
US6258726B1 (en) * | 1998-10-20 | 2001-07-10 | Samsung Electronics Co., Ltd. | Method of forming isolation film for semiconductor devices |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960005552B1 (ko) * | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 반도체 소자의 분리막 형성 방법 |
JP2006108423A (ja) * | 2004-10-06 | 2006-04-20 | Oki Electric Ind Co Ltd | 素子分離構造部の製造方法 |
-
2013
- 2013-09-09 CN CN201310407961.XA patent/CN104425347B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6258726B1 (en) * | 1998-10-20 | 2001-07-10 | Samsung Electronics Co., Ltd. | Method of forming isolation film for semiconductor devices |
US6180493B1 (en) * | 1998-10-21 | 2001-01-30 | United Silicon Incorporated | Method for forming shallow trench isolation region |
Also Published As
Publication number | Publication date |
---|---|
CN104425347A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7928436B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
KR100555569B1 (ko) | 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법 | |
US9685382B1 (en) | Method for reducing loss of silicon cap layer over SiGe source/drain in a CMOS device | |
US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
CN107425058A (zh) | 间隔物整合的方法及所产生的装置 | |
US20090191688A1 (en) | Shallow Trench Isolation Process Using Two Liners | |
US20100015776A1 (en) | Shallow Trench Isolation Corner Rounding | |
CN104425347B (zh) | 浅沟槽隔离的制备方法 | |
CN112038290B (zh) | 一种半导体器件的制造方法 | |
US20120003809A1 (en) | Isolation method in semiconductor device | |
CN101339902B (zh) | 高压半导体器件及其制造方法 | |
CN105914178B (zh) | 浅沟槽隔离结构的制作方法 | |
KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
CN109461651A (zh) | 改善硅化物阻挡层刻蚀缺陷的方法 | |
US7504314B2 (en) | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom | |
US9620418B2 (en) | Methods for fabricating integrated circuits with improved active regions | |
EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate | |
CN109427808A (zh) | 半导体存储元件及其制造方法 | |
CN113471289B (zh) | 一种绝缘体上硅衬底及其制备方法、应用 | |
KR20040058901A (ko) | 반도체 소자의 제조 방법 | |
KR20110133842A (ko) | 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 | |
US8536019B2 (en) | Semiconductor devices having encapsulated isolation regions and related fabrication methods | |
KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
CN105826191B (zh) | 浅沟槽隔离结构的制备方法 | |
KR20040070811A (ko) | 반도체용 실리콘 온 인슐레이터 기판의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |