JPH084108B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH084108B2
JPH084108B2 JP62079105A JP7910587A JPH084108B2 JP H084108 B2 JPH084108 B2 JP H084108B2 JP 62079105 A JP62079105 A JP 62079105A JP 7910587 A JP7910587 A JP 7910587A JP H084108 B2 JPH084108 B2 JP H084108B2
Authority
JP
Japan
Prior art keywords
film
mask
semiconductor device
resist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62079105A
Other languages
English (en)
Other versions
JPS63244627A (ja
Inventor
哲夫 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62079105A priority Critical patent/JPH084108B2/ja
Publication of JPS63244627A publication Critical patent/JPS63244627A/ja
Publication of JPH084108B2 publication Critical patent/JPH084108B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置の製造方法に関し、特に半導体
基板上に膜厚の異なるフィールド酸化膜を有する半導体
装置の製造方法に関するものである。
[従来の技術] 第2A図〜第2F図は従来の製造方法による概略工程断面
図である。
以下、図を参照して製造方法について説明する。
たとえば、シリコンよりなる半導体基板1上に熱酸化
することによって約500Åの下敷酸化膜2を形成し、さ
らにその上にCVD法等で窒化膜3を形成する。窒化膜3
上には第1のレジスト4を形成してこれを写真製版法に
よってパターニングを行ない、所望のマスクパターンと
する(第2A図参照)。
次に、第1のレジスト4をマスクとして露出している
窒化膜3をエッチング除去した後、残存の第1のレジス
ト4を取去りパターニングされた窒化膜3を下敷酸化膜
2上に残す(第2B図参照)。
パターニングされた窒化膜3をマスクとして半導体基
板1をフィールド酸化し、約16000Åの第1のフィール
ド酸化膜6を所望位置に形成後、窒化膜3を除去する
(第2C図参照)。
続いて、第1のフィールド酸化膜6上を含み、半導体
基板1の下敷酸化膜2上全面に窒化膜9を再び形成後、
その上に上記と同様にパターニングされた第2のレジス
ト5を形成する(第2D図参照)。
さらに、第2のレジスト5をマスクとして露出してい
る窒化膜9をエッチング除去した後、残存の第2のレジ
スト5を取去り、パターニングされた所望の窒化膜9を
残す(第2E図参照)。
最後に、パターニングされた窒化膜9をマスクとし
て、再度フィールド酸化を行ない、第1のフィールド酸
化膜よりは薄い約8000Åの第2のフィールド酸化膜7を
形成して、窒化膜9を取去ることによって膜厚の異なる
フィールド酸化膜の形成が完了する(第2F図参照)。
[発明が解決しようとする問題点] 上記のような従来の製造方法では、フィールド酸化工
程が2度あることから、この熱影響によって半導体基板
の受ける熱的歪が大きくなってしまい、その結晶欠陥の
発生を引き起こしていた。
また、1度目の酸化終了によって、半導体基板表面の
平坦性が損われた後、再度写真製版工程を含むため、そ
のマスク合わせ精度が向上しないという問題点も有して
いた。
この発明はかかる問題点を解決するためにされたもの
で、膜厚の異なる酸化膜を信頼性高く形成する際、熱影
響の少ない、しかも写真製版工程におけるマスク合わせ
精度を向上させる製造方法を提供することを目的とす
る。
[問題点を解決するための手段] この発明にかかる半導体装置の製造方法は、半導体基
板上に少なくとも2以上の異なる膜厚を形成する半導体
装置の製造方法であって、半導体基板上に酸化膜の膜厚
に対応する膜厚を有する少なくとも2以上の異なる膜厚
のマスクを同一平面上で一体的に形成する工程と、マス
クを介して半導体基板上を酸化することによって、酸化
膜を形成する工程とを備え、マスクの膜厚に応じて、形
成される酸化膜の膜厚が変化するものである。
[作用] この発明においては、同一平面上で一体的に形成され
た膜厚の異なるマスクを介してフィールド酸化を行なう
ので、膜厚に応じた所望のフィールド酸化膜が半導体基
板に一度で信頼性高く形成される。また、一度のフィー
ルド酸化で済むためマスク形成のための写真製版が平坦
面に対して実施できる。
[実施例] 第1A図〜第1H図はこの発明の一実施例における概略工
程断面図である。
以下、図を参照してこの発明の製造方法について説明
する。
たとえば、シリコンよりなる半導体基板1上に熱酸化
することによって約500Åの下敷酸化膜2を形成し、さ
らにその上にCVD法等で約800Åの窒化膜3を形成する
(第1A図参照)。
窒化膜3上には第1のレジスト4を形成してこれを写
真製版法によってパターニングを行ない、フィールド酸
化膜を形成しないすなわち活性領域となる範囲に対応す
る所望のマスクパターンを形成する(第1B図参照)。
パターニングされた第1のレジスト4をマスクとし
て、露出している窒化膜3をたとえばCF4ガス系によっ
てその膜厚が200Åとなるまでドライエッチングを行な
う。この場合、窒化膜のエッチングレートは既知である
のでエッチング時間を設定することによって容易に膜厚
コントロールが可能である(第1C図参照)。
さらに、第1のレジスト4および露出している窒化膜
3上全面に第2のレジスト5を形成して、またこれを写
真製版法によってパターニングを行ない、薄いフィール
ド酸化膜を形成する範囲に対応する所望のマスクパター
ンを形成する(第1D図参照)。
続いて、第1のレジスト4および第2のレジスト5を
マスクとして、露出している窒化膜3をたとえばCF4
ス系のドライエッチングによって除去(第1E図参照)し
た後、マスクとしていた第1のレジスト4および第2の
レジスト5を除去すると、部分的にその膜厚の異なるパ
ターニングされた窒化膜3が下敷酸化膜2上に残存する
(第1F図参照)。
パターニングされた窒化膜3をマスクとして窒化膜3
のない領域で約16000Åの酸化膜が形成されるようなフ
ィールド酸化を行なうと、窒化膜3の200Åの薄い膜厚
の部分はすべて酸化されてしまい、半導体基板1上に約
6000〜8000Åの第2のフィールド酸化膜7が第1のフィ
ールド酸化膜6に連続して形成される。なお、窒化膜3
の膜厚の厚い部分は完全に酸化されずに残存窒化膜8と
して残り、その下部の活性領域となるべき範囲の酸化を
阻止する(第1G図参照)。
最後に、残存窒化膜8を除去することによって、所望
の膜厚の異なるフィールド酸化膜が半導体基板1上に形
成された半導体装置が完成する(第1H図参照)。
なお、上記実施例では、膜厚を限定しているがこれは
一例であって窒化膜の膜厚やフィールド酸化の程度を任
意に変化させることによって、任意のフィールド酸化膜
を形成することができる。
また、上記実施例では、窒化膜をマスクとしているが
同様の機能を有する他のマスクであっても同様の効果を
奏する。
また、上記実施例では、2種の異なる膜厚をもとにさ
れているが、3種以上の異なる膜厚であっても適用でき
ることは言うまでもない。
さらに、上記実施例では、酸化工程に関するもののみ
記載しているが、フィールド酸化を実施する前に下敷酸
化膜や半導体基板をエッチングするなどの加工工程を含
めることができることは言うまでもない。
[発明の効果] この発明は以上説明したとおり、同一平面上で一体的
に形成された膜厚の異なるマスクを介して一度の酸化で
膜厚の異なる所望の酸化膜が形成できるので、半導体基
板に熱影響を与えることが少なく、また写真製版も平坦
面に対してできるので精度の高い信頼のおける半導体装
置となる効果がある。
【図面の簡単な説明】
第1A図〜第1H図はこの発明の一実施例を示す概略工程断
面図、第2A図〜第2F図は従来の製造方法による概略工程
断面図である。 図において、1は半導体基板、3は窒化膜、4は第1の
レジスト、5は第2のレジスト、6は第1のフィールド
酸化膜、7は第2のフィールド酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に少なくとも2以上の異なる
    膜厚を有する酸化膜を形成する半導体装置の製造方法で
    あって、 前記半導体基板上に前記酸化膜の膜厚に対応する膜厚を
    有する少なくとも2以上の異なる膜厚のマスクを同一平
    面上で一体的に形成する工程と、 前記マスクを介して前記半導体基板上を酸化することに
    よって、前記酸化膜を形成する工程とを備え、 前記マスクの膜厚に応じて、形成される前記酸化膜の膜
    厚が変化する、半導体装置の製造方法。
  2. 【請求項2】前記マスクを形成する工程は、 前記半導体基板上に前記マスクとなる層を形成する工程
    と、 前記層上にパターニングされた第1のレジストを形成す
    る工程と、 前記第1のレジストをマスクとして、露出した前記層を
    所望の厚さ除去する工程と、 所望の厚さを除去された前記層上に、さらにパターニン
    グされた第2のレジストを形成する工程と、 前記第2のレジストをマスクとして、露出した前記層を
    除去する工程とからなる、特許請求の範囲第1項記載の
    半導体装置の製造方法。
  3. 【請求項3】前記マスクは、写真製版法およびエッチン
    グ法によって形成される、特許請求の範囲第1項または
    第2項記載の半導体装置の製造方法。
  4. 【請求項4】前記マスクは、窒化膜である、特許請求の
    範囲第1項、第2項または第3項記載の半導体装置の製
    造方法。
  5. 【請求項5】前記半導体基板は、シリコン基板である、
    特許請求の範囲第1項から第4項のいずれかに記載の半
    導体装置の製造方法。
JP62079105A 1987-03-30 1987-03-30 半導体装置の製造方法 Expired - Lifetime JPH084108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62079105A JPH084108B2 (ja) 1987-03-30 1987-03-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62079105A JPH084108B2 (ja) 1987-03-30 1987-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63244627A JPS63244627A (ja) 1988-10-12
JPH084108B2 true JPH084108B2 (ja) 1996-01-17

Family

ID=13680612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62079105A Expired - Lifetime JPH084108B2 (ja) 1987-03-30 1987-03-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH084108B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374586A (en) * 1993-09-27 1994-12-20 United Microelectronics Corporation Multi-LOCOS (local oxidation of silicon) isolation process
US5369052A (en) * 1993-12-06 1994-11-29 Motorola, Inc. Method of forming dual field oxide isolation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994884A (ja) * 1982-11-24 1984-05-31 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JPS5994844A (ja) * 1982-11-24 1984-05-31 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS63244627A (ja) 1988-10-12

Similar Documents

Publication Publication Date Title
JPH084108B2 (ja) 半導体装置の製造方法
JPH0458167B2 (ja)
JPS59141222A (ja) 半導体装置の製造方法
JPS5840338B2 (ja) 半導体装置の製造法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JPS5827335A (ja) 半導体装置の製造方法
JPS586306B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JP2570729B2 (ja) 半導体装置の製造方法
JP2504239B2 (ja) 半導体装置の製造方法
JPH0497523A (ja) 半導体装置の製造方法
JPS6038872B2 (ja) 半導体装置の製造方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JP2809274B2 (ja) 半導体装置の製造方法
JPS62234333A (ja) 微細溝加工用マスクの形成方法
JPS6027144A (ja) 半導体装置の製造方法
JPH06120200A (ja) 半導体装置の製造方法
JPS63111619A (ja) 半導体装置の製造方法
JPH05226319A (ja) 半導体装置の製造方法
JPH079933B2 (ja) 半導体装置の製造方法
JPS63257248A (ja) 半導体装置の製造方法
JPH04142773A (ja) 半導体装置の製造方法
JPH03142829A (ja) 基体のエッチング方法
JPS63133646A (ja) 半導体装置の製造方法
JPS63160224A (ja) 半導体装置の製造方法
JPS596063B2 (ja) 多層配線の形成方法