JPH0587133B2 - - Google Patents
Info
- Publication number
- JPH0587133B2 JPH0587133B2 JP61279771A JP27977186A JPH0587133B2 JP H0587133 B2 JPH0587133 B2 JP H0587133B2 JP 61279771 A JP61279771 A JP 61279771A JP 27977186 A JP27977186 A JP 27977186A JP H0587133 B2 JPH0587133 B2 JP H0587133B2
- Authority
- JP
- Japan
- Prior art keywords
- metal material
- contact hole
- semiconductor device
- coating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000007769 metal material Substances 0.000 claims description 35
- 238000000576 coating method Methods 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 10
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法の改良に関し、
更に詳細には半導体装置の電極配線工程におい
て、特にアスペクト比の高い微細コンタクトホー
ルへ金属材料を平坦に埋め込み電極配線を形成す
る方法の改良に関するものである。
更に詳細には半導体装置の電極配線工程におい
て、特にアスペクト比の高い微細コンタクトホー
ルへ金属材料を平坦に埋め込み電極配線を形成す
る方法の改良に関するものである。
〈従来の技術及びその問題点〉
従来、半導体装置の製造過程における半導体装
置の電極配線工程においては、層間絶縁膜にコン
タクトホールを形成した後、金属材料を被着して
配線の形成を行なつている。
置の電極配線工程においては、層間絶縁膜にコン
タクトホールを形成した後、金属材料を被着して
配線の形成を行なつている。
第２図は従来法により形成された電極配線後の
コンタクトホール部の様子を示す基板断面図であ
り、同図において、２１はｐ型シリコン基板、２
２はフイールド酸化膜、２３はゲート電極、２４
はゲート酸化膜、２５はn+型ソース領域、２６
はn+型ドレイン領域、２７は層間絶縁膜、２８
はタングステンシリサイド（WSix）配線である。
コンタクトホール部の様子を示す基板断面図であ
り、同図において、２１はｐ型シリコン基板、２
２はフイールド酸化膜、２３はゲート電極、２４
はゲート酸化膜、２５はn+型ソース領域、２６
はn+型ドレイン領域、２７は層間絶縁膜、２８
はタングステンシリサイド（WSix）配線である。
上記第２図において層間絶縁膜２７に形成する
コンタクトホールが高アスペクト比の微細コンタ
クトになると、従来のスパツタ法あるいはCVD
法による金属材料の被着ではコンタクトホール内
あるいは段差部で断線が発生する可能性が高い。
このため最近コンタクトホールにのみ選択的にタ
ングステン（Ｗ）を埋め込む技術の研究が活発に
研究されている。しかしながらタングステン
（Ｗ）の選択成長ではエンクロチメント等のない
良質な膜を得るには成長膜厚に限界があるため、
更に金属材料を埋め込む必要があり、また成長し
たタングステン（Ｗ）の結晶粒径が大きく、これ
による基板表面の凹凸を緩和しなければならない
という問題点があつた。
コンタクトホールが高アスペクト比の微細コンタ
クトになると、従来のスパツタ法あるいはCVD
法による金属材料の被着ではコンタクトホール内
あるいは段差部で断線が発生する可能性が高い。
このため最近コンタクトホールにのみ選択的にタ
ングステン（Ｗ）を埋め込む技術の研究が活発に
研究されている。しかしながらタングステン
（Ｗ）の選択成長ではエンクロチメント等のない
良質な膜を得るには成長膜厚に限界があるため、
更に金属材料を埋め込む必要があり、また成長し
たタングステン（Ｗ）の結晶粒径が大きく、これ
による基板表面の凹凸を緩和しなければならない
という問題点があつた。
本発明は、上記の点に鑑みて創案されたもので
あり、アスペクト比の高い微細コンタクトホール
へ金属材料を平坦に埋め込み電極配線を形成する
方法を提供することを目的としている。
あり、アスペクト比の高い微細コンタクトホール
へ金属材料を平坦に埋め込み電極配線を形成する
方法を提供することを目的としている。
〈問題点を解決するための手段〉
上記の目的を達成するため、本発明の半導体装
置の製造方法は、半導体基板上もしくは配線上の
絶縁膜にコンタクトホールを開孔する工程と、こ
のコンタクトホールに高融点金属材料を選択的に
成長させる工程と、全面に金属材料を被着する工
程と、この被着した金属材料上に有機塗布膜また
は無機塗布膜を形成する工程と、ドライエツチン
グにより、上記の塗布膜及び基板上の上記金属材
料を除去する工程とを備え、該工程において基板
表面の一部に金属材料を残しておくように構成し
ている。
置の製造方法は、半導体基板上もしくは配線上の
絶縁膜にコンタクトホールを開孔する工程と、こ
のコンタクトホールに高融点金属材料を選択的に
成長させる工程と、全面に金属材料を被着する工
程と、この被着した金属材料上に有機塗布膜また
は無機塗布膜を形成する工程と、ドライエツチン
グにより、上記の塗布膜及び基板上の上記金属材
料を除去する工程とを備え、該工程において基板
表面の一部に金属材料を残しておくように構成し
ている。
より具体的には、本発明の実施態様として、半
導体基板もしくは配線上の絶縁膜の所定の場所に
コンタクトホールを開孔した後、このコンタクト
ホール内に高融点金属材料として例えばタングス
テン（Ｗ）を選択成長させて選択的に形成し、更
に全面に金属材料として例えばタングステンシリ
サイド（WSix）を被着させ、その後、有機塗布
材料として例えばフオトレジストもしはポリイミ
ド樹脂を回転塗布する。その後、この有機塗布膜
と金属膜のエツチング速度の等しい条件で反応性
イオンエツチング等のドライエツチングを行なう
ことにより、有機塗布膜及び無機塗布膜そして基
板表面の金属材料を除去し、該除去工程において
基板表面に一部の金属材料は残存させ、該金属材
料残存部を電極配線として使用するように構成し
ており、このような構成により上記除去工程中に
電極配線用金属が形成されることになる。
導体基板もしくは配線上の絶縁膜の所定の場所に
コンタクトホールを開孔した後、このコンタクト
ホール内に高融点金属材料として例えばタングス
テン（Ｗ）を選択成長させて選択的に形成し、更
に全面に金属材料として例えばタングステンシリ
サイド（WSix）を被着させ、その後、有機塗布
材料として例えばフオトレジストもしはポリイミ
ド樹脂を回転塗布する。その後、この有機塗布膜
と金属膜のエツチング速度の等しい条件で反応性
イオンエツチング等のドライエツチングを行なう
ことにより、有機塗布膜及び無機塗布膜そして基
板表面の金属材料を除去し、該除去工程において
基板表面に一部の金属材料は残存させ、該金属材
料残存部を電極配線として使用するように構成し
ており、このような構成により上記除去工程中に
電極配線用金属が形成されることになる。
〈実施例〉
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第１図ａ乃至ｅはそれぞれ本発明の半導体装置
の製造方法の一実施例の各工程を示す基板断面を
示す図である。
の製造方法の一実施例の各工程を示す基板断面を
示す図である。
第１図ａにおいて、１はｐ型シリコン基板、２
はフイールド酸化膜、３はゲート電極、４はゲー
ト酸化膜、５はn+型ソース領域、６はn+型ドレ
イン領域であり、ｐ型シリコン基板に半導体素子
を作り込んだ後、層間絶縁膜７を形成し、ソース
及びドレイン領域５，６との層間配線を行なうた
め、層間絶縁膜７の所定位置にアスペクト比の高
い微細コンタクトホール８を形成した。次に第１
図ｂに示すように選択成長法により高融点金属材
料９としてタングステン（Ｗ）を選択的にコンタ
クトホール８内に形成した。この場合、層間絶縁
膜７の層厚によつても異なるが、コンタクトホー
ル８内への高融点金属材料９の埋め込みは、第１
図ｂに示すように完全に埋め込まない状態
（Half−filling）でも良く、また完全に埋め込ん
だ状態（Over−filling）でも良い。次に第１図
ｃに示すように金属材料１０としてタングステン
シリサイド（WSix）を1μｍの厚さに被着し、更
に有機塗布膜１１としてフオトレジストまたはポ
リイミド系樹脂を全面に回転塗布により形成し
た。この有機塗布膜１１の塗布工程においては、
塗布する膜１１の厚みはコンタクト部の段差を充
分に平坦化し得る厚みがあれば良く、約2μｍ程
度の厚みがあれば問題はない。
はフイールド酸化膜、３はゲート電極、４はゲー
ト酸化膜、５はn+型ソース領域、６はn+型ドレ
イン領域であり、ｐ型シリコン基板に半導体素子
を作り込んだ後、層間絶縁膜７を形成し、ソース
及びドレイン領域５，６との層間配線を行なうた
め、層間絶縁膜７の所定位置にアスペクト比の高
い微細コンタクトホール８を形成した。次に第１
図ｂに示すように選択成長法により高融点金属材
料９としてタングステン（Ｗ）を選択的にコンタ
クトホール８内に形成した。この場合、層間絶縁
膜７の層厚によつても異なるが、コンタクトホー
ル８内への高融点金属材料９の埋め込みは、第１
図ｂに示すように完全に埋め込まない状態
（Half−filling）でも良く、また完全に埋め込ん
だ状態（Over−filling）でも良い。次に第１図
ｃに示すように金属材料１０としてタングステン
シリサイド（WSix）を1μｍの厚さに被着し、更
に有機塗布膜１１としてフオトレジストまたはポ
リイミド系樹脂を全面に回転塗布により形成し
た。この有機塗布膜１１の塗布工程においては、
塗布する膜１１の厚みはコンタクト部の段差を充
分に平坦化し得る厚みがあれば良く、約2μｍ程
度の厚みがあれば問題はない。
この後、例えばフレオンガスと酸素ガスの混合
ガス系による反応性イオンエツチング法により、
有機塗布膜１１及び金属材料（WSix膜）１０を
等速エツチング条件によつて除去した。第１図ｄ
はコンタクトホール部８のタングステン（Ｗ）膜
１２及びタングステンシリサイド（WSix）膜１
３を残し、他部分の有機塗布膜１１及びタングス
テンシリサイド（WSix）膜１０を完全に等速エ
ツチングにより除去した状態を示しており、この
ような一連の工程により、コンタクトホール８に
金属材料（Ｗ及びWSix）が平坦に埋め込まれる
ことになる。
ガス系による反応性イオンエツチング法により、
有機塗布膜１１及び金属材料（WSix膜）１０を
等速エツチング条件によつて除去した。第１図ｄ
はコンタクトホール部８のタングステン（Ｗ）膜
１２及びタングステンシリサイド（WSix）膜１
３を残し、他部分の有機塗布膜１１及びタングス
テンシリサイド（WSix）膜１０を完全に等速エ
ツチングにより除去した状態を示しており、この
ような一連の工程により、コンタクトホール８に
金属材料（Ｗ及びWSix）が平坦に埋め込まれる
ことになる。
なお、第１図ｂに示す工程において、高融点金
属材料９をコンタクトホール８内に完全に埋め込
んだ状態（Over−filling）であれば、第１図ｄ
に示す工程において、有機塗布膜１１、金属材料
１０及び９の等速エツチング条件によつて処理す
るようになせば良い。
属材料９をコンタクトホール８内に完全に埋め込
んだ状態（Over−filling）であれば、第１図ｄ
に示す工程において、有機塗布膜１１、金属材料
１０及び９の等速エツチング条件によつて処理す
るようになせば良い。
その後、残存する有機塗布膜を完全に除去し、
再度、タングステンシリサイド（WSix）膜１４
を被着形成し、第１図ｅに示すように所定の電極
配線を形成した。
再度、タングステンシリサイド（WSix）膜１４
を被着形成し、第１図ｅに示すように所定の電極
配線を形成した。
以上のようにして、アスペクト比の高い微細コ
ンタクトホール８に、タングステン（Ｗ）の選択
成長及び金属材料のエツチバツク技術によつて、
平坦に金属材料を埋め込み、コンタクトホール内
あるいは段差部で断線を生じないで電極配線を形
成した。
ンタクトホール８に、タングステン（Ｗ）の選択
成長及び金属材料のエツチバツク技術によつて、
平坦に金属材料を埋め込み、コンタクトホール内
あるいは段差部で断線を生じないで電極配線を形
成した。
なお、本発明は上記実施例に限定されるもので
はなく、その主旨を逸脱しない範囲で種々変形し
て実施することが出来、例えば半導体基板表面の
平坦化を行なうための有機塗布材料に代えて無機
塗布材料を用いても良く、また金属材料はタング
ステンシリサイド（WSix）に代えてアルミニウ
ム（Al）等の他の金属材料を用いても良いこと
は言うまでもない。
はなく、その主旨を逸脱しない範囲で種々変形し
て実施することが出来、例えば半導体基板表面の
平坦化を行なうための有機塗布材料に代えて無機
塗布材料を用いても良く、また金属材料はタング
ステンシリサイド（WSix）に代えてアルミニウ
ム（Al）等の他の金属材料を用いても良いこと
は言うまでもない。
また金属材料のエツチング除去は、その一部を
残して電極配線用の金属材料として用いるように
なしても良いことは言うまでもない。
残して電極配線用の金属材料として用いるように
なしても良いことは言うまでもない。
〈発明の効果〉
以上のように本発明によれば、エツチング除去
工程中に基板上面に電極配線用金属を形成するこ
とが出来る。
工程中に基板上面に電極配線用金属を形成するこ
とが出来る。
第１図ａ乃至ｅはそれぞれ本発明の一実施例と
しての半導体装置の製造方法の各工程を示す基板
断面を示す図、第２図は従来法により形成された
電極配線後のコンタクトホール部の様子を示す基
板断面図である。 １……ｐ型シリコン基板、２……フイールド酸
化膜、３……ゲート電極、４……ゲート酸化膜、
５……n+型ソース領域、６……n+型ドレイン領
域、７……層間絶縁膜、８……コンタクトホー
ル、９……タングステン（Ｗ）、１０……タング
ステンシリサイド（WSix）、１１……有機塗布
膜、１２……タングステン（Ｗ）、１３……タン
グステンシリサイド（WSix）、１４……電極配線
（WSix）。
しての半導体装置の製造方法の各工程を示す基板
断面を示す図、第２図は従来法により形成された
電極配線後のコンタクトホール部の様子を示す基
板断面図である。 １……ｐ型シリコン基板、２……フイールド酸
化膜、３……ゲート電極、４……ゲート酸化膜、
５……n+型ソース領域、６……n+型ドレイン領
域、７……層間絶縁膜、８……コンタクトホー
ル、９……タングステン（Ｗ）、１０……タング
ステンシリサイド（WSix）、１１……有機塗布
膜、１２……タングステン（Ｗ）、１３……タン
グステンシリサイド（WSix）、１４……電極配線
（WSix）。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上もしくは配線上の絶縁膜にコン
タクトホールを開孔する工程と、 該コンタクトホールに高融点金属材料を選択成
長させる工程と、 全面に金属材料を被着する工程と、 該被着した金属材料上に有機塗布膜または無機
塗布膜を形成する工程と、 ドライエツチングにより、上記塗布膜及び基板
表面の金属材料を除去する工程とを備え、 該除去工程において基板表面の一部に前記金属
材料を残しておくことを特徴とする半導体装置の
製造方法。 ２ 前記コンタクトホールへ選択的に埋め込む高
融点金属材料がタングステン（Ｗ）であり、金属
材料がタングステンシリサイド（WSix）である
ことを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 ３ 前記ドライエツチングは前記塗布膜と金属材
料の等速エツチング条件で行うようになしたこと
を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 ４ 前記有機塗布材料はフオトレジストまたはポ
リイミド系樹脂であることを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27977186A JPS63133550A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27977186A JPS63133550A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133550A JPS63133550A (ja) | 1988-06-06 |
| JPH0587133B2 true JPH0587133B2 (ja) | 1993-12-15 |
Family
ID=17615684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27977186A Granted JPS63133550A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589682U (ja) * | 1992-01-13 | 1993-12-07 | フクビ化学工業株式会社 | 二重床用パネルの補助脚 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223455A (en) * | 1987-07-10 | 1993-06-29 | Kabushiki Kaisha Toshiba | Method of forming refractory metal film |
| JP2507020B2 (ja) * | 1989-02-02 | 1996-06-12 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JPH0373531A (ja) * | 1989-08-14 | 1991-03-28 | Nec Corp | 多層配線構造を有する半導体装置の製造方法 |
| US4933297A (en) * | 1989-10-12 | 1990-06-12 | At&T Bell Laboratories | Method for etching windows having different depths |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197826A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61154150A (ja) * | 1984-12-27 | 1986-07-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1986
- 1986-11-26 JP JP27977186A patent/JPS63133550A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197826A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61154150A (ja) * | 1984-12-27 | 1986-07-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589682U (ja) * | 1992-01-13 | 1993-12-07 | フクビ化学工業株式会社 | 二重床用パネルの補助脚 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63133550A (ja) | 1988-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2912558B2 (ja) | 金属配線製造方法 | |
| JP3301170B2 (ja) | 半導体装置の製法 | |
| JPH0587133B2 (ja) | ||
| JPH0579165B2 (ja) | ||
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH0810693B2 (ja) | 半導体装置の製造方法 | |
| JPS6213050A (ja) | 半導体装置の製造方法 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JP2894345B2 (ja) | 半導体装置の製造方法 | |
| JP2517751B2 (ja) | 半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JPH0234930A (ja) | 半導体装置の製造方法 | |
| JP2844641B2 (ja) | シリコンの平坦化方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPS61160976A (ja) | 半導体装置の製造方法 | |
| JPH02166731A (ja) | 半導体装置の製造方法 | |
| JPH043456A (ja) | 能動層積層素子形成方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH04188833A (ja) | 配線の形成方法 | |
| JPH04216620A (ja) | 半導体装置およびその製造方法 | |
| JPH02209747A (ja) | 半導体装置の製造方法 | |
| JPH08250588A (ja) | 半導体装置の製造方法 | |
| JPH01310539A (ja) | 半導体装置の製造方法 | |
| JPH0254659B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |