JPS5853821A - 積層半導体装置の製造方法 - Google Patents

積層半導体装置の製造方法

Info

Publication number
JPS5853821A
JPS5853821A JP56151483A JP15148381A JPS5853821A JP S5853821 A JPS5853821 A JP S5853821A JP 56151483 A JP56151483 A JP 56151483A JP 15148381 A JP15148381 A JP 15148381A JP S5853821 A JPS5853821 A JP S5853821A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
seed crystal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56151483A
Other languages
English (en)
Inventor
Masaharu Toyama
外山　正春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56151483A priority Critical patent/JPS5853821A/ja
Publication of JPS5853821A publication Critical patent/JPS5853821A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数層の半導体層を積層してそれらに３次元的
に素子を集積する積層半導体装置の製造方法に関する。
大規模集積回路を単に面方向すなわち２次元方向ばかり
の集積化ではなく、立体方向すなわち３次元的に集積し
たものを３次元回路または３次元ＩＣという０その形成
方法の一つは絶縁層をはさんで何層かの半導体層を形成
し、それらの層に回路上形成する方法である０ 第１図はこのような積層半導体装置を作るための単結晶
半導体層形成に関する従来の方法ｔ示したものである。
多層の堆積膜を形成するのであるから、その工程は基本
的にはあるサイクルのくりかえしである。第１図（ａ）
は単結晶性の半導体層１０．の上に絶縁層１１．ｔ−は
さんで、次の単結晶性の半導体層１０１を形成し、その
上にさらに絶縁層１１．ｆ堆積したところである。半導
体層１０．は下の半導体層１０．とは、人１点で接して
いる。絶縁層１１．は、一部これを除去し、Ａ！点で下
の半導体層１０）全露出させている。第１図（ａ）の上
に半導体層を堆積し、Ａ１点を起点としてレーザビーム
等に↓るアニーリングを行うと、Ａ！点部分を種結晶と
してこの半導体層が単結晶化し、第１図（ｂ）に示す単
結晶性の半導体層ｉｎｓが得られる０さらに第１図（Ｃ
）の↓うに半導体層１０８の上に絶縁層１１ｓｆ形成し
、゛その人３点部分全開孔して半導体層１０．ｆ露出さ
せ、この部分を種結晶として次の単結晶性の半導体層１
０４を形成したのが第１図（ｄ）である０ この工うな工程に１って順次単結晶半導体層管積層形成
して行くことができる。尚、形成すべき半導体層は種結
晶となる下層の半導体層と同種の物質である。
従来の方法は次のような欠点管有すゐ。
第１Ｋ種結晶となるべき所は、絶縁層に開孔音形成して
得られるため、かなり深い凹部にあるｏしたがって積層
された半導体層の単結晶化はまずこの凹部の底から始ま
り、凹部の壁に沿って上り、やがて絶縁層表面の平坦な
部分に達すると、あとは面方向に進行する０こ−の凹部
の底から上部のふちに至る行程では、結晶の成長方向も
複雑に変化するため、とかく新しい核発生が起こり易く
、単結晶化の歩留りが低い０第２に半導体層の単結晶化
がうまくいっても、凹凸の多い表面となり、素子が形成
しにくくなる。例えば素子形成領域は種結晶として用い
た凹部を避けるように設計しなければならず、素子集積
上極めて能率が悪い０ 本発明は上記した従来方法のもっている欠点を解消した
積層半導体装置の製造方法を提供するものである。
本発明は、絶縁層でおおわれた単結晶性の第１の半導体
層の一部を局部的に露出させてこの上に第２の半導体層
を堆積する際に１第２の半導体層堆積の前に第１の半導
体層の露出部、つまり種結晶とすべき部分を予め突出さ
せておき、それ以外の部分をおおう絶縁層表面とほぼ同
じ面位置にしておくことを特徴とする。
第２図は本発明による半導体層積層状−態の一例を示し
たもので２０１〜２０番は絶縁層、２１、〜２１４は半
導体層であり、Ｂ１〜Ｂ。
はそれぞね半導体層２１１〜２１．の種結晶部である。
各種結晶部はそれが形成されている半導体層面より突出
してお１ハそれぞれの半導体層の上に載っている絶縁層
と同一平面になっている。第３図はこのような梢造會用
い実際にて素子音形成する場合の様子を示したものであ
る。
２２、〜２２．は各半導体層内で素子形成領域を相互に
分離するための絶縁層である。
種結晶部を突出させるＫは、たとえば、選択エピタキシ
アル成長技術を使うことができる。
ｔｆｃ予め下地層の一部を突出させ、その上に半導体層
をつければ、その部位が突出することになる。また半導
体層を厚くつけておき、次段の種結晶とすべきところだ
けを除いて他の部分の膜厚を減らす方法を用いてもよい
。
本発明は次の１うな利点を有する。
第１に、種結晶部表面が絶縁層表面と同一水準にあるの
で、次層の半導体層を無理なく単結晶化することができ
る。すなわち従来のような深い凹部の成長は必要ではな
く、成長方向も変化させる必要はなく、面内のみの２次
元的な単結晶成長で済むため新たな核発生の機会は少く
、単結晶化率が高い。
！ｓ２に、出来上った表面は常に平面とすることができ
るため、素子１回路の形成は従来のものに比べ極めて容
易であるｏしかも素子形成領域は下部の種結晶部に関係
なく設けることができるので、集積効率も高くなる。
第３に、層間の回路的結合を行う場合にも種結晶部ｔそ
の結合に用いれば、回路の長さを短かくでき、高速化す
ることができる。
なお、種結晶部を突出させて形成し、かつこの部位を単
結晶とすることは極めて容易である〇何故ならば広い単
結晶層の一部【用いるからである〇 以下、本発明の詳細な説明する。
（１）選択エピタキシアル成長を用いる実施例第４図は
選択エピタキシアル成長ｖｔＭいて種結晶を突出形成し
た場合の工程で、一層ずつ半導体層と絶縁層上交互に積
層する工程の１ｌｌ−イクルを示したものである。
まず（荀は絶縁層４０．の上に半導体層４）。
を析出させ単結晶化を行ったところである。ここｔ説明
の便宜上の起点として１サイクルの説明を行う。半導体
層４１１の上に、（ｂ）のように絶縁層４０１ｆ堆積す
る０次に半導体層４１゜のうちの種結晶とすべき部位【
定めて、（Ｃ）の１うにその部位の絶縁層を除去して開
孔【形成する。次に（ｄ）のように、絶縁層４０．１−
マスクとし、て、露出部に同質の半導体層４ｊｔ一種結
晶として選択エビタキＶアル成長させる。選択成長のマ
スクとしては上記のように絶縁層４０象そのものを用い
、成長条件の調整に１って成長の選択性管もたせてもよ
いし、あるいは絶縁層表面に成長させる半導体とは親和
性の低い別の物質を膜として予めかぶせておいてもよい
。しかし後者の場合は種結晶としての半導体層４２の成
長後はマスク膜を除去する０穐結晶は絶縁層４０、と同
じ水準になるように成長させる。次に（ｅ）のように次
層の半導体層４１．を堆積し、種結晶部の半導体層４２
′を起点としてアニール等の操作を行うと、半導体層４
１鵞の単結晶化ができる。
半導体層４１ｗｔ４１＊　と同じように考えれば以上の
サイクルの繰りかえしにより、絶縁層と結晶性半導体層
と全交互に積層形成することができる。　　　　゛ （２）下地層に突起を設ける実施例 本例は実施例（１）とは異り、半導体層の下地層を一部
突起状にしておき、その上に載った部分の半導体層を種
結晶とする場合である。工程上第５図に示したが、この
場合も、全体のくりかえし工程の中の１サイクルを示し
である。
第５図（ａ）は絶縁層５１．が形成されたところで、５
０は下層の半導体層の種結晶部で、表面は絶縁層５１．
と同一水準となっている。この状態を説明のための便宜
上の起点として、工程の１サイクルの説明を行うＯ 絶縁層５１１の上に、次層の半導体層のうちのその次の
ね結晶とすべき部位を決め、そこに第５図（ｂ）の↓う
に選択的に絶縁物突起５２ｆ形成する。絶縁物突起５２
は（ｂ）に示したように台形をしていることがその後の
工程上望ましい。
次に（ｃ）の↓うに半導体層５３ｔｌ−堆積し、種結晶
部５０’ｉ起点としてアニーリングを行い、単結晶化す
る０アニールの際には突起５２０部分は最後に行う↓う
にするのがよい。すなわち、周囲の膜が全て単結晶化し
た後ならば、このような突起部でも単結晶化の方向は周
囲に工ってコントａ−ルされ、別の新しい被発生は妨げ
られ、完全な単結晶とすることができる。次に（ｄ）の
ように絶縁層５１．を堆積すゐ０厚さは突起５２Ｌり厚
くする０過常の堆積では、突起５Ｊの上にも堆積し、図
のような形ができ上る。侃）のような平らな表面にする
ためには、次のようにする０すなわち、（ｅ）のように
、まず表面に十分な厚さの流動性物質ｓｓ１’５とえは
樹脂を塗布し、絶縁物突起部ｖｍ設させて表面を平坦に
し、その上で流動性物質ｓ５を硬化させる。次に該流動
性物質５５の硬化したものと絶縁層５２と七等しい速度
でエツチングするような方法でこれｔ−表面からエツチ
ングする。方法としてはたと八゛ えばプラズマエツチングのガスの組輌管適当に選ぶとい
った方法を用いることができる。このようにして半導体
層５３の種結晶部５４の表面でエツチングを止めると（
ｆ）が得られる。
（１）の５４．５１．ｆそれぞれ（ａ）の５０．５１゜
と考えれば、本葉イクルのくりかえしＫより、絶縁層と
半導体層とｔ交互に積層形成することができる。
（３）半導体膜厚を減らして突起部ｔ−残す実施例本例
は実施例（１）　、　（２）とは異り、各半導体層は予
め十分厚く堆積し、その一部を残して他の部位をエツチ
ング等で薄くシ、残った突出部分を次層の次めの種結晶
とする場合である。工程の１サイクルを第６図に示す。
第６図（、ａ）の６１は絶縁層で６０は下層の半導体層
の種結晶部である。まず（ｂ）のように半導体層６２を
十分−厚く堆積し、半導体層６０ｔ一種結晶としてこれ
を単結晶化する。次に（Ｃ）のようにこの半導体層６２
の一部を種結晶部６３として残して他の部分をエツチン
グして薄くする０以下実施例（２）と同様の方法により
、（ｄ）のように絶縁層６１．を堆積し、（−）のよう
に流動性物質６４ｆ：表面が平坦になるように堆積して
これを硬化させた後、均一エツチングを行って半導体層
６２０種結晶部６３の表面を露出させた（ｆ）の状態會
得る。（ｆ）の６１！。
６３會それぞれ（＆）の６１．．６０と考えれば、本サ
イクルのくりかえしにＬす、絶縁層と半導体層とを交互
に堆積形成することができる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は従来の半導体層積層構造の製造
工程を示す図、第２図は本発明による半導体層積層構造
の一例を示す図、菖３図はその積層構造に素子管集積し
た様子を示す図、第４図−）〜（、）は本発明の第１の
実施例の製造工程を示す図、第５図（ｊＬ）〜（ｆ）は
第２の実施例の製造工程管示す図、第６図（ａ）〜（ｆ
）は第３の実施例の製造工程を示す図である。 ２０１〜２０４・・・絶縁層、２１．〜２１４・・・半
導体層、Ｂ、〜Ｂ、・・・種結晶部％４０ｇｅ４Ｏ２・
・・絶縁層、４１１．４１．・・・半導体層、４２・・
・種結晶半導体層（選択エピタキシアル成長層）、６０
．５４・・・種結晶部、５１．．５１゜・・・絶縁層、
５２・・・絶縁物突起、５３・・・半導体層、５６・・
・体動性物質、６０．６１・・・種結晶部、６１、．６
１．・・・絶縁層、６２・・・半導体層、６４・・・流
動性物質。 第１図 ＩＩＩ　　　　　１（Ｊｌ ｉ２図 才３図　。 才４図 牙５図

Claims (4)

    【特許請求の範囲】
  1. （１）　　絶縁層でおおわれた単結晶性の第１の半導体
    層の一部を局部的に露出させてこの上に謔２０半導体層
    を堆積し、アニーリングにより前記第１０半導体層の露
    出部を種結晶として謔２の半導体層を単結晶化する工程
    管含む積層半導体装置の製造方法において、前記第１の
    半導体層の種結晶となる露出部音信の部分より突出させ
    ておくことを特徴とする積層半導体装置の製造方法０
  2. （２）前記露出部を突出させる方法として、前記第１の
    半導体層を絶縁層でおおい、この絶縁層に開孔を形成し
    、この開孔部に種結晶半導体層の選択エピタキシャル成
    長上行う１つにした特許請求の範囲籐１項記載の積層半
    導体装置の製造方法。
  3. （３）前記露出部管突出させる方法として、前記第１の
    半導体層を堆積する前にその種結晶とすべき部分で下地
    層に予め突起を設けておくようにした特許請求の範囲第
    １項記載の積層半導体装置の製造方法。・
  4. （４）前記露出部を突出させる方法として、前記第１の
    半導体層ｔ−堆積した後その種結晶部以２ト 後の膜厚を減するようＫした特許請求の範囲第１項記載
    の積層半導体装置の製造方法。
JP56151483A 1981-09-25 1981-09-25 積層半導体装置の製造方法 Pending JPS5853821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56151483A JPS5853821A (ja) 1981-09-25 1981-09-25 積層半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56151483A JPS5853821A (ja) 1981-09-25 1981-09-25 積層半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5853821A true JPS5853821A (ja) 1983-03-30

Family

ID=15519484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56151483A Pending JPS5853821A (ja) 1981-09-25 1981-09-25 積層半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5853821A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPS63300510A (ja) * 1987-05-30 1988-12-07 Agency Of Ind Science & Technol 積層型半導体装置
JPS64720A (en) * 1987-06-23 1989-01-05 Agency Of Ind Science & Technol Manufacture of single crystal thin-film
JPS64721A (en) * 1987-06-23 1989-01-05 Agency Of Ind Science & Technol Manufacture of single crystal thin-film

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system
JPS5678155A (en) * 1979-11-30 1981-06-26 Hitachi Ltd Semiconductor device and manufacture thereof
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system
JPS5678155A (en) * 1979-11-30 1981-06-26 Hitachi Ltd Semiconductor device and manufacture thereof
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63300510A (ja) * 1987-05-30 1988-12-07 Agency Of Ind Science & Technol 積層型半導体装置
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPS64720A (en) * 1987-06-23 1989-01-05 Agency Of Ind Science & Technol Manufacture of single crystal thin-film
JPS64721A (en) * 1987-06-23 1989-01-05 Agency Of Ind Science & Technol Manufacture of single crystal thin-film

Similar Documents

Publication Publication Date Title
JPH0210825A (ja) 単結晶半導体材料層及び絶縁材料層の交互層製造方法
JPH04137723A (ja) 半導体積層基板の製造方法
US3692574A (en) Method of forming seeding sites on a semiconductor substrate
JPS5853821A (ja) 積層半導体装置の製造方法
JPS5893220A (ja) 半導体単結晶膜の製造方法
JPS62118543A (ja) 半導体集積回路装置
JPS6351622A (ja) 半導体膜の製造方法
JPS6047239B2 (ja) 単結晶シリコン薄膜の製造方法
US7189638B2 (en) Method for manufacturing metal structure using trench
JPH043455A (ja) Ｓｏｉトランジスタ積層半導体装置とその製造方法
JPS5945996A (ja) 半導体の気相成長方法
JPS62119914A (ja) 半導体層の固相成長方法
CN111816661B (zh) 一种半导体器件及其制造方法
JPH043457A (ja) 能動層積層素子用配線形成方法
JPS6154265B2 (ja)
JPS5840337B2 (ja) 半導体集積回路の製造方法
JPS58162031A (ja) 多結晶膜の熱処理方法
JPH043456A (ja) 能動層積層素子形成方法
JPH0233918A (ja) 三次元素子製造方法
JPS60101945A (ja) 半導体装置の製造方法
JPH01259526A (ja) 絶縁膜上単結晶シリコン膜形成方法
JPS61263138A (ja) 半導体装置の製造方法
JPS62147743A (ja) 半導体装置の製造方法
JPS63126261A (ja) 三次元半導体集積回路の製造方法
JPS59215746A (ja) 半導体装置の製造方法