CN111816661B - 一种半导体器件及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体器件及其制造方法，采用氢气对衬底内的底部沟道孔在第一温度下进行退火处理，以形成第一凹槽，然后采用刻蚀剂对第一凹槽的表面在第二温度下进行刻蚀，以形成第二凹槽，可以去除底部沟道孔表面的氧化物、聚合物及碎晶，从而修复衬底损伤，进而在第二凹槽中良好地生长SEG，同时可以降低修复热处理的温度和减少在高温下退火的时间，避免出现上下沟道孔的对准问题，提高产品质量。

Description

一种半导体器件及其制造方法

技术领域

本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制造方法。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底上来提高集成密度。现有的3D NAND存储器的形成过程通常需要在沟道孔的底部形成选择性外延生长层(Selective EpitaxialGrowth,SEG)，SEG与后续形成的沟道层连接。SEG是适于仅在衬底的选定部分上生长单晶层的一种外延类型，该选定部分被称为沟道孔中的晶种窗口区域，而为了防止漏电，沟道孔底部需要生长高质量、且没有空隙的SEG。

然而在半导体器件中形成沟道孔时可能发生底部的衬底晶格损伤，使底部衬底表面发生氧化、产生聚合物和碎晶，这都会影响SEG的外延生长速率和质量，所以对沟道孔底部表面的处理和修复非常重要。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，旨在修复底部沟道孔的刻蚀损伤的同时，降低热处理温度，避免沟道孔发生形变，从而防止后续形成上层沟道孔的光刻图案出现对准偏差。

一方面，本发明提供一种半导体器件的制造方法，包括：

提供衬底；

在所述衬底上形成由绝缘层和牺牲层交替层叠的堆栈；

形成贯穿所述堆栈的沟道孔，并使所述沟道孔延伸至所述衬底内而形成底部沟道孔；

采用氢气对所述底部沟道孔在第一温度下进行退火处理，以形成第一凹槽；

采用刻蚀剂对所述第一凹槽的表面在第二温度下进行刻蚀，以形成第二凹槽，所述第二温度小于所述第一温度；

在所述第二凹槽中生长选择性外延生长层。

进一步优选的，所述第一凹槽的宽度大于所述沟道孔在与所述第一凹槽相接处的宽度，所述第二凹槽的宽度大于所述第一凹槽的宽度。

进一步优选的，所述第一温度为950℃，所述退火处理的时间大于30min。

进一步优选的，所述刻蚀剂为氯化氢，所述第二温度为700-750℃。

进一步优选的，所述刻蚀剂为氯气，所述第二温度为300-450℃。

进一步优选的，所述刻蚀剂还包括氯化氢与氯气，所述第二温度包括适用于氯化氢的700-750℃与适用于氯气的300-450℃。

另一方面，本发明提供一种半导体器件，包括：

衬底；

位于所述衬底上的堆栈，所述堆栈包括交替层叠的绝缘层和牺牲层；

贯穿所述堆栈的沟道孔；

与所述沟道孔相通且位于所述衬底内的第二凹槽，所述第二凹槽是经第一温度下的退火处理及第二温度下的刻蚀处理而形成，所述第二温度小于所述第一温度；

形成在所述第二凹槽中的选择性外延生长层；

其中，所述第二凹槽的横向宽度大于所述沟道孔在与所述第二凹槽相接处的横向宽度。

进一步优选的，所述第一温度为950℃，所述退火处理的时间大于30min。

进一步优选的，所述刻蚀处理采用的刻蚀剂为氯化氢，所述第二温度为700-750℃。

进一步优选的，所述刻蚀处理采用的刻蚀剂为氯气，所述第二温度为300-450℃；

进一步优选的，所述刻蚀处理采用的刻蚀剂还包括氯化氢与氯气，所述第二温度包括适用于氯化氢的700-750℃与适用于氯气的300-450℃。

本发明的有益效果是：提供一种半导体器件及其制造方法，包括提供衬底，在所述衬底上形成由绝缘层和牺牲层交替层叠的堆栈，然后形成贯穿所述堆栈的沟道孔，并使所述沟道孔延伸至所述衬底内而形成底部沟道孔，接着采用氢气对所述底部沟道孔在第一温度下进行退火处理，以形成第一凹槽，再采用刻蚀剂对所述第一凹槽的表面在第二温度下进行刻蚀，以形成第二凹槽，这样可以消除底部沟道孔表面的损伤，在所述第二凹槽中很好地生长SEG。由于所述第二温度小于所述第一温度，可以在消除底部沟道孔损伤的同时降低处理温度，避免后续出现沟道孔的对准问题。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

图1是本发明实施例提供的半导体器件的制造方法的流程示意图；

图2是本发明实施例提供的半导体器件的制造方法中步骤S3完成后的半导体器件的剖面结构示意图；

图3是本发明实施例提供的半导体器件的制造方法中步骤S4完成后的半导体器件的剖面结构示意图；

图4是本发明实施例提供的半导体器件的制造方法中步骤S5完成后的半导体器件的剖面结构示意图；

图5是本发明实施例提供的半导体器件的制造方法中步骤S6完成后的半导体器件的剖面结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。

应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。

如本文所使用的，术语“层”是指具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上方和/或其下方具有一个或多个层。层可以包括多个层，例如，互连层可以包括一个或多个导体和接触层和一个或多个电介质层。

如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直/垂直地”标称地指垂直于衬底的横向表面。

需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。

研究发现，高温氢气退火工艺可以将沟道孔刻蚀产生的衬底损伤进行修复和消除，但是高温时间过长会使得后续上下沟道孔的对准出现偏差，而且很难纠正。

因此本发明实施例提供了一种半导体器件及半导体器件的制造方法，图1是本发明实施例提供的半导体器件的制造方法的流程示意图，该半导体器件的制造方法包括如下步骤S1至S6。

请参阅图1中的步骤S1-S3及图2，图2是本发明实施例提供的半导体器件的制造方法中步骤S3完成后的半导体器件的剖面结构示意图。

步骤S1：提供衬底10。

在本实施例中，衬底10为半导体衬底，例如可以为硅(Si)、锗(Ge)、SiGe、绝缘体上硅(Silicon on Insulator，SOI)或绝缘体上锗(Germanium On Insulator，GOI)等。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅；还可以为叠层结构，例如Si/SiGe等。

步骤S2：在衬底10上形成由绝缘层201和牺牲层202交替层叠的堆栈20。

在本实施例中，绝缘层201可以为氧化硅、氧化铪、氧化铝、氧化钽等介电材料，牺牲层202可以为氮化硅，也可以为其他导电材料。绝缘层201和牺牲层202具有不同的刻蚀选择性。该牺牲层202在后续工艺中被去除，并在相应位置替换成栅极层，该栅极层可以为如多晶硅、铜、铝、钨、钛、氮化钛、钽、氮化钽等材料，但并不限于此处所列举的示例。其中，绝缘层201和牺牲层202的沉积方法可以采用但不限于化学气相沉积(Chemical VaporDeposition,CVD)、原子层沉积(Atom Layer Deposition,ALD)，物理气相沉积(PhysicalVapor Deposition,PVD)如热氧化、蒸发、溅射等各种方法。

堆栈20中的绝缘层201/牺牲层202对的数量可以是32、64、96或128等等，具体的数量可以根据实际需要进行设定，此处不做限定。

步骤S3：形成贯穿堆栈20的沟道孔21，并使所述沟道孔21延伸至衬底10内而形成底部沟道孔11。

例如，可以采用光刻工艺和刻蚀工艺执行步骤S3，步骤S3可以包括：

1)在堆栈20上依次形成硬掩膜层和光刻胶，对光刻胶进行光刻工艺得到图案化光刻胶，然后基于该图案化光刻胶对该硬掩膜层进行刻蚀，得到具有同样图案的硬掩膜层(即图案化硬掩膜层)，该图案化硬掩膜层内形成有定义出沟道孔21的形状及位置的开口图形。

2)基于所述图案化硬掩膜层刻蚀堆栈20以形成沟道孔21。具体地，可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀堆栈20。其中，还可以在形成沟道孔21时控制刻蚀的时间来控制刻蚀的深度，使沟道孔21延伸至衬底10内而形成底部沟道孔11。

3)去除该图案化硬掩膜层。

由于刻蚀工艺会造成底部沟道孔11的表面损伤，比如产生自然氧化层、聚合物和碎晶，这都会影响后续SEG的生长。如果SEG生长的速率不同，有的地方快，有的地方慢，就会产生空隙，从而产生漏电风险。

可以理解的是，图2所示仅以一个沟道孔21为例，不用限制本发明实施例中沟道孔的个数和位置分布。在具体实施例中，沟道孔21的个数及其在堆栈20中的位置分布视具体应用而定。

请参阅图1中的步骤S4及图3，图3是本发明实施例提供的半导体器件的制造方法中步骤S4完成后的半导体器件的剖面结构示意图。

步骤S4：采用氢气对底部沟道孔11在第一温度下进行退火处理，以形成第一凹槽12。

在本实施例中，可以在950℃下，通入氢气进行高温退火处理，退火的时间至少30min，以保证能够去除底部沟道孔11表面的氧化物和聚合物，也可以去除部分碎晶，此时形成第一凹槽12。沟道孔21与第一凹槽12相接触的地方具有横向宽度W0，而第一凹槽12的宽度W1大于W0。

在一些实施例中，可以通过一种或多种加热工艺完成退火。例如，可以通过闪光灯加热、激光加热、磁加热、电阻加热、感应加热、加热炉加热和/或任何其他适当退火方法来完成退火。

在其他实施例中，可以使半导体器件在大于900℃的条件下，通入氢气进行高温退火处理，处理时间大于180min就可以很好地修复底部沟道孔11由于刻蚀带来的衬底损伤，但是器件长时间处于高温下，会使得沟道孔变形而发生倾斜或偏移，对半导体器件也会有其他影响。而在后续制作更高层的沟道孔时还是会形成与之前相同的光刻图案，这样就会导致形成的更高层沟道孔与下层的沟道孔位置发生偏移。

请参阅图1中的步骤S5及图4，图4是本发明实施例提供的半导体器件的制造方法中步骤S5完成后的半导体器件的剖面结构示意图。

步骤S5：采用刻蚀剂对第一凹槽12的表面在第二温度下进行刻蚀，以形成第二凹槽13，所述第二温度小于第一温度。

在本实施例中，刻蚀处理使得第二凹槽13的宽度W2>W1>W0。

可以采用氯化氢(HCL)刻蚀剂，在700-750℃对第一凹槽12的表面进行刻蚀，以继续除去剩下的碎晶。

也可以采用氯气(CL₂)在300-450℃对第一凹槽12的表面进行刻蚀，也可以去除剩下的碎晶。

还可以用HCL在700-750℃对第一凹槽12的表面刻蚀一段时间，再用CL₂在300-450℃下继续刻蚀一段时间，形成第二凹槽13。

在本实施例中，第二温度(也就是刻蚀的温度)小于第一温度(也就是氢气退火处理的温度)，可以降低热处理修复底部沟道孔11损伤的温度，避免沟道孔21长时间处于高温下发生形变。

请参阅图1中的步骤S6及图5，图5是本发明实施例提供的半导体器件的制造方法中步骤S6完成后的半导体器件的剖面结构示意图。

步骤S6：在第二凹槽13中生长选择性外延生长层14。

外延是晶体层的生长，其通常是从晶种层开始的。外延包括同质外延(即，一种材料)、异性外延(即，两种或更多种不同材料)、异性拓扑(即、3D生长的形式)、悬吊外延(即，3D的形式)或者其它等同形式。SEG是适于仅在衬底的选定部分上生长单晶层的一种外延类型，所述选定部分被称为沟道孔中的晶种窗口区域。SEG受到差异化成核作用的控制，并且可能受到衬底晶格非均匀性和缺陷生成的影响。晶种窗口区域是指其中要生长外延层的暴露表面的二维大小。晶种窗口区域对外延生长速率具有显着影响，可以选择性地暴露衬底表面，以形成晶种窗口区域。

本实施例中的晶种窗口区域为第二凹槽13的表面。

在本实施例中，选择性外延生长层14可以是外延生长的半导体层，例如硅、硅锗、锗、Ⅲ-Ⅴ化合物材料、Ⅱ-Ⅵ化合物材料、有机半导体材料和/或其他适当半导体材料，选择性外延生长层14可以是单晶的。

SEG过程的基础是安排适当的注入条件，从而使SEG材料按照合理的速率生长在每个相应的晶种窗口区域中，大约控制生长一个小时，就可以生长到如图5所示的位置。

在本实施例中，SEG形成之后还包括在沟道孔的上方形成第二层沟道孔，具体包括：

在所述堆栈上形成由所述绝缘层和牺牲层交替层叠的第二堆栈；

在所述第二堆栈上涂覆光刻胶，并曝光形成光刻图案；

刻蚀所述第二堆栈形成第二层沟道孔。

本实施例提供的修复损伤衬底的方法由于降低了热处理的温度，不会造成沟道孔21的变形，从而可以避免形成第二层沟道孔时的光刻图案出现对准问题。

在本实施例中，SEG形成之后，上述半导体器件的制造方法还包括：

1)在沟道孔21中形成电荷存储层，所述电荷存储层包括依次形成的阻挡层、电荷捕获层、及隧穿层；

2)去除底部的电荷存储层以暴露出选择性外延生长层的部分上表面；

3)在所述电荷存储层表面形成沟道层，使所述沟道层与选择性外延生长层的部分上表面连接。

其中，可以采用CVD或ALD等在沟道孔21的表面沉积阻挡层，所述阻挡层可以为二氧化硅，然后采用CVD或ALD等在所述阻挡层表面沉积电荷捕获层，所述电荷捕获层可以为氮化硅，再采用CVD或ALD等在所述电荷捕获层表面沉积隧穿层，所述隧穿层的材料可以为二氧化硅。需要说明的是，沟道孔21的底部也会沉积电荷存储层，所以要去除底部的电荷存储层以暴露出SEG的部分上表面。然后在电荷存储层的表面沉积沟道层，使所述沟道层与SEG的部分上表面连接，所述沟道层可以为多晶硅。

本发明实施例提供的半导体器件的制造方法，采用氢气对底部沟道孔11在第一温度下进行退火处理，以形成第一凹槽12，然后采用刻蚀剂对第一凹槽12的表面在第二温度下进行刻蚀，以形成第二凹槽13，就可以在第二凹槽13中很好地生长SEG，不会产生空隙而出现漏电现象。由于第二温度小于第一温度，可以降低热处理的温度和在第一温度下退火的时间，避免出现上下沟道孔的对准问题，提高产品质量。

本发明实施例还提供了一种由上述制造方法制造而成的半导体器件，如图5所示，该半导体器件包括：衬底10和位于衬底10上的堆栈20，贯穿堆栈20的沟道孔21,与沟道孔21相通且位于衬底10内的第二凹槽13，以及形成在第二凹槽13中的SEG14。所述第二凹槽13是经第一温度下的退火处理及第二温度下的刻蚀处理而形成的，所述第二温度小于第一温度。

其中，第二凹槽13的横向宽度W2大于沟道孔21在与第二凹槽13相接处的横向宽度W0。

本发明实施例提供的半导体器件消除了衬底10内表面的氧化物、聚合物及碎晶，修复衬底损伤，具有良好生长的SEG14。而且制造过程可以降低修复热处理的温度和减少在第一温度(相对来说是高温)下退火的时间，不会出现上下沟道孔的对准问题，提高产品质量。

以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (11)

1.一种半导体器件的制造方法，其特征在于，包括：

提供衬底；

在所述衬底上形成由绝缘层和牺牲层交替层叠的堆栈；

形成贯穿所述堆栈的沟道孔，并使所述沟道孔延伸至所述衬底内而形成底部沟道孔；

采用氢气对所述底部沟道孔在第一温度下进行退火处理，以形成第一凹槽；

采用气体刻蚀剂对所述第一凹槽的表面在第二温度下进行干法刻蚀，以形成第二凹槽，所述第二温度小于所述第一温度；

在所述第二凹槽中生长选择性外延生长层。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一凹槽的宽度大于所述沟道孔在与所述第一凹槽相接处的宽度，所述第二凹槽的宽度大于所述第一凹槽的宽度。

3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一温度为950℃，所述退火处理的时间大于30min。

4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述刻蚀剂为氯化氢，所述第二温度为700-750℃。

5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述刻蚀剂为氯气，所述第二温度为300-450℃。

6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述刻蚀剂还包括氯化氢与氯气，所述第二温度包括适用于氯化氢的700-750℃与适用于氯气的300-450℃。

7.一种半导体器件，其特征在于，包括：

衬底；

位于所述衬底上的堆栈，所述堆栈包括交替层叠的绝缘层和牺牲层；

贯穿所述堆栈的沟道孔；

与所述沟道孔相通且位于所述衬底内的第二凹槽，所述第二凹槽是经第一温度下的退火处理及第二温度下的干法刻蚀处理而形成，所述第二温度小于所述第一温度；

形成在所述第二凹槽中的选择性外延生长层；

其中，所述第二凹槽的横向宽度大于所述沟道孔在与所述第二凹槽相接处的横向宽度。

8.根据权利要求7所述的半导体器件，其特征在于，所述第一温度为950℃，所述退火处理的时间大于30min。

9.根据权利要求7所述的半导体器件，其特征在于，所述刻蚀处理采用的刻蚀剂为氯化氢，所述第二温度为700-750℃。

10.根据权利要求7所述的半导体器件，其特征在于，所述刻蚀处理采用的刻蚀剂为氯气，所述第二温度为300-450℃。

11.根据权利要求7所述的半导体器件，其特征在于，所述刻蚀处理采用的刻蚀剂还包括氯化氢与氯气，所述第二温度包括适用于氯化氢的700-750℃与适用于氯气的300-450℃。

Images