CN107731735A - 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺 - Google Patents

一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺 Download PDF

Info

Publication number
CN107731735A
CN107731735A CN201711167888.8A CN201711167888A CN107731735A CN 107731735 A CN107731735 A CN 107731735A CN 201711167888 A CN201711167888 A CN 201711167888A CN 107731735 A CN107731735 A CN 107731735A
Authority
CN
China
Prior art keywords
seg
raceway groove
groove hole
silicon
dhf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711167888.8A
Other languages
English (en)
Other versions
CN107731735B (zh
Inventor
吴良辉
蒋阳波
张静平
汪亚军
顾立勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711167888.8A priority Critical patent/CN107731735B/zh
Publication of CN107731735A publication Critical patent/CN107731735A/zh
Application granted granted Critical
Publication of CN107731735B publication Critical patent/CN107731735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供了一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺，所述工艺包括：在刻蚀N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；然后，对沟道孔采用稀释的硫酸和双氧水混合物(DSP)进行处理，随后进行刻蚀后处理以及刻蚀后处理的剥离步骤；在SEG生长前的预清洗中，依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗，然后进行SEG生长沉积。上述工艺对外延生长界面的损伤小；可为SEG提供良好的生长界面，使得SEG的生长形态更好，生长高度更趋于一致，提高产品良率；从而提高了3D NAND闪存的性能。

Description

一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中改善SEG 生长形态的方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。目前，在 3D NAND的发展过程中，随着堆叠层数的增加，对刻蚀、沉积等制备工艺提出了更高的要求。
其中，对于刻蚀沟道孔(Channel Hole)和在沟道孔底部选择性外延生长 (SEG)，现有技术的方法通常包括如下步骤：
S1：在衬底O/N堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
S2：刻蚀形成沟道孔；
S3：对沟道孔进行湿法剥离(WET Strip)，例如采用热的硫酸和双氧水混合物(HotSPM)进行160秒剥离；
S4：刻蚀后处理(PET)；
S5：刻蚀后处理(PET)的灰化(Asher)；
S6：刻蚀后处理的湿法剥离(WET Strip)；
S7：SEG前的预清洗(Preclean)；
S8：进行SEG沉积生长。
然而随着堆叠层数的增加，需要刻蚀的沟道孔更深后，从衬底生产出来的 SEG的形态也出现了各种质量问题，例如如图1的微观形貌所示，显示的是SEG 没有生长出来，再例如图2的微观形貌所示，生长出来的SEG的高度参差不齐。造成这一结果的原因有如下几个方面：
首先，由于堆叠层数增加，进行沟道孔刻蚀时需要更大的刻蚀功率，这难免会损伤衬底的外延生长(EPI)界面，例如刻蚀的等离子对衬底的“轰击”，将EPI界面打的松散；
其次，在随后进行的高温硫酸和双氧水混合物(SPM)清洗时，很容易氧化被刻蚀等离子损伤的衬底外延生长界面；例如，松散的EPI界面被氧化为 SiO2；
再次，在刻蚀后处理(PET)后，在SEG沉积前的预清洗操作，一种方式是采用Ulvac机台处理，即采用NF3+NH3并加等离子(Plasma)处理，虽然该处理可以去除原生氧化物(native Oxide)，但这又导致外延生长界面再一次被等离子(Plasma)打散并加速氧化；另一种方式采用稀氢氟酸(DHF)处理，但稀氢氟酸去除SiO2的能力不够，采用该工艺处理后进行生长的SEG的形貌如图4所示，可见SEG的生长形态依然参差不齐。
而SEG只能从没有被氧化的外延生长界面生长出来，外延生长界面被氧化，存在SiO2界面的情况下，SEG则不易生长或生长形态异常。
SEG没有长出或长出形态异常如高度不一致将影响3D NAND闪存整体的性能，因此，如何改善SEG生长形态，使其能够长出并且高度均匀一致一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种通过温和湿法刻蚀改善SEG生长形态的SEG 制备工艺，通过对沉积前湿法刻蚀工艺的改进，为SEG沉积生长提供良好的先决条件，从而改善SEG的生长形态；进而提高良率。
为了实现上述目的，本发明采用的技术方案如下：
一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺，包括以下步骤：
提供一个衬底N/O堆叠结构；
在所述衬底N/O堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
刻蚀所述N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
沟道孔剥离(Strip)，具体为对沟道孔采用稀释的硫酸和双氧水混合物 (DSP)进行处理；
刻蚀后处理(PET)；
刻蚀后处理的剥离(Strip)；
选择性外延生长硅层(SEG)生长前的预清洗(Preclean)，具体为依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗；
形成选择性外延生长硅层(SEG)，具体为，在所述第一硅槽处进行硅的外延生长形成选择性外延生长硅层(SEG)。
进一步，所述稀释的硫酸和双氧水混合物(DSP)的配制比例为去离子水：硫酸(H2SO4)：双氧水(H2O2)＝88:8:4，并且其中含有600ppm的氢氟酸(HF)；处理时间为170s-300s，处理温度为常温。
进一步，处理时间为200s。
进一步，所述稀氢氟酸的浓度为200:1，第一次稀氢氟酸(DHF)清洗时间为60s，碱性标准溶液清洗(SC1)时间为600s，第二次稀氢氟酸(DHF)清洗时间为30s。
进一步，所述N/O堆叠结构为多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间，且所述层间介质层为氧化硅层；牺牲介质层为氮化硅层。
进一步，所述沟道孔剥离(Strip)工艺后，刻蚀后处理(PET)工艺前，还具有衬底N/O堆叠结构进行退火处理的步骤。
与现有技术相比，本发明的有益效果主要体现在：
第一，稀释的硫酸和双氧水混合物(DSP)处理刻蚀沟道孔后的聚合物，属于较为温和的处理工艺，对外延生长(EPI)界面的损伤小。
第二，用第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗去除刻蚀后处理的残留物，包括原生氧化物，也属于温和的处理工艺，对外延生长(EPI)界面的损伤也较小；可防止生成SiO2界面。
第三，由于采用DSP和DHF+SC1+DHF联合处理后，对外延生长(EPI) 界面的损伤小；可为选择性外延生长硅层(SEG)提供良好的生长界面，使得 SEG的生长形态更好，生长高度更趋于一致，提高产品良率；从而提高了3D NAND闪存的性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1，为显示现有技术中SEG没有生长出来的堆叠结构微观形貌照片；
图2，为显示现有技术中SEG生长形态参差不齐的堆叠结构微观形貌照片；
图3，为显示本发明实施例一的采用DSP和DHF+SC1+DHF联合处理后的 SEG生长形态的堆叠结构微观形貌照片，其中DSP的处理时间为200s；
图4，为显示本发明实施例二的采用DSP和DHF+SC1+DHF联合处理后的 SEG生长形态的堆叠结构微观形貌照片，其中DSP的处理时间为170s；
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺，包括以下步骤：
S1：提供一个衬底N/O堆叠结构，所述N/O堆叠结构为多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间，且所述层间介质层为氧化硅层；牺牲介质层为氮化硅层。
S2：在衬底N/O堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
S3：刻蚀所述N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
S4：沟道孔剥离(Strip)，具体为对沟道孔采用稀释的硫酸和双氧水混合物 (DSP)进行处理；所述稀释的硫酸和双氧水混合物(DSP)的配制比例为去离子水：硫酸(H2SO4)：双氧水(H2O2)＝88:8:4，并且其中含有600ppm的氢氟酸(HF)；处理时间为200s，处理温度为常温；
S5：衬底N/O堆叠结构进行退火处理；
S6：刻蚀后处理(PET)；
S7：刻蚀后处理的剥离(Strip)；
S8：选择性外延生长硅层(SEG)生长前的预清洗(Preclean)，具体为依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗；所述稀氢氟酸的浓度为200:1，第一次稀氢氟酸(DHF) 清洗时间为60s，碱性标准溶液清洗(SC1)时间为600s，第二次稀氢氟酸(DHF) 清洗时间为30s；
S9：形成选择性外延生长硅层(SEG)，具体为，在所述第一硅槽处进行硅的外延生长形成选择性外延生长硅层(SEG)。
实施例一的工艺外延生长形成选择性外延生长硅层(SEG)的堆叠结构微观形貌照片如图3所示，可见，SEG的生长形态基本高度一致，均匀平整。
实施例二
一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺，包括以下步骤：
S1：提供一个衬底N/O堆叠结构，所述N/O堆叠结构为多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间，且所述层间介质层为氧化硅层；牺牲介质层为氮化硅层。
S2：在衬底N/O堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
S3：刻蚀所述N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
S4：沟道孔剥离(Strip)，具体为对沟道孔采用稀释的硫酸和双氧水混合物 (DSP)进行处理；所述稀释的硫酸和双氧水混合物(DSP)的配制比例为去离子水：硫酸(H2SO4)：双氧水(H2O2)＝88:8:4，并且其中含有600ppm的氢氟酸(HF)；处理时间为170s，处理温度为常温；
S5：衬底N/O堆叠结构进行退火处理；
S6：刻蚀后处理(PET)；
S7：刻蚀后处理的剥离(Strip)；
S8：选择性外延生长硅层(SEG)生长前的预清洗(Preclean)，具体为依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗；所述稀氢氟酸的浓度为200:1，第一次稀氢氟酸(DHF) 清洗时间为60s，碱性标准溶液清洗(SC1)时间为600s，第二次稀氢氟酸(DHF) 清洗时间为30s；
S9：形成选择性外延生长硅层(SEG)，具体为，在所述第一硅槽处进行硅的外延生长形成选择性外延生长硅层(SEG)。
实施例一的工艺外延生长形成选择性外延生长硅层(SEG)的堆叠结构微观形貌照片如图4所示，可见，SEG的生长形态基本高度一致，均匀平整。
实施例三
一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺，包括以下步骤：
S1：提供一个衬底N/O堆叠结构，所述N/O堆叠结构为多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间，且所述层间介质层为氧化硅层；牺牲介质层为氮化硅层。
S2：在衬底N/O堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
S3：刻蚀所述N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
S4：沟道孔剥离(Strip)，具体为对沟道孔采用稀释的硫酸和双氧水混合物 (DSP)进行处理；所述稀释的硫酸和双氧水混合物(DSP)的配制比例为去离子水：硫酸(H2SO4)：双氧水(H2O2)＝88:8:4，并且其中含有600ppm的氢氟酸(HF)；处理时间为300s，处理温度为常温；
S5：衬底N/O堆叠结构进行退火处理；
S6：刻蚀后处理(PET)；
S7：刻蚀后处理的剥离(Strip)；
S8：选择性外延生长硅层(SEG)生长前的预清洗(Preclean)，具体为依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗；所述稀氢氟酸的浓度为200:1，第一次稀氢氟酸(DHF) 清洗时间为60s，碱性标准溶液清洗(SC1)时间为600s，第二次稀氢氟酸(DHF) 清洗时间为30s；
S9：形成选择性外延生长硅层(SEG)，具体为，在所述第一硅槽处进行硅的外延生长形成选择性外延生长硅层(SEG)。
对比例一
一种SEG生长制备工艺，包括以下步骤：
S1：提供一个衬底N/O堆叠结构，所述N/O堆叠结构为多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间，且所述层间介质层为氧化硅层；牺牲介质层为氮化硅层。
S2：在衬底N/O堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
S3：刻蚀所述N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
S4：沟道孔剥离(Strip)，具体为对沟道孔采用稀释的硫酸和双氧水混合物 (DSP)进行处理；所述稀释的硫酸和双氧水混合物(DSP)的配制比例为去离子水：硫酸(H2SO4)：双氧水(H2O2)＝88:8:4，并且其中含有600ppm的氢氟酸(HF)；处理时间为170s，处理温度为常温；
S5：衬底N/O堆叠结构进行退火处理；
S6：刻蚀后处理(PET)；
S7：刻蚀后处理的剥离(Strip)；
S8：选择性外延生长硅层(SEG)生长前的预清洗(Preclean)，具体为采用Ulvac机台处理，即采用NF3+NH3并加等离子(Plasma)处理；
S9：形成选择性外延生长硅层(SEG)，具体为，在所述第一硅槽处进行硅的外延生长形成选择性外延生长硅层(SEG)。
采用该工艺处理后进行生长的SEG的形貌如图1所示，可见衬底的外延生长(EPI)界面被损伤严重，SEG没有生长出来。
对比例二
一种SEG生长制备工艺，包括以下步骤：
S1：提供一个衬底N/O堆叠结构，所述N/O堆叠结构为多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间，且所述层间介质层为氧化硅层；牺牲介质层为氮化硅层。
S2：在衬底N/O堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
S3：刻蚀所述N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
S4：沟道孔剥离(Strip)，具体为对沟道孔采用500:1的稀氢氟酸(DHF) 处理4s，然后用5:1的硫酸(H2SO4)和双氧水(H2O2)处理30s；在采用碱性标准溶液清洗(SC1)32s；
S5：衬底N/O堆叠结构进行退火处理；
S6：刻蚀后处理(PET)；
S7：刻蚀后处理的剥离(Strip)；
S8：选择性外延生长硅层(SEG)生长前的预清洗(Preclean)，具体为依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗；所述稀氢氟酸的浓度为200:1，第一次稀氢氟酸(DHF) 清洗时间为60s，碱性标准溶液清洗(SC1)时间为600s，第二次稀氢氟酸(DHF) 清洗时间为30s；
S9：形成选择性外延生长硅层(SEG)，具体为，在所述第一硅槽处进行硅的外延生长形成选择性外延生长硅层(SEG)。
采用该工艺处理后进行生长的SEG的形貌如图2所示，可见SEG的生长形态参差不齐。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺，其特征在于，包括以下步骤：
提供一个衬底N/O堆叠结构；
在所述衬底N/O堆叠结构的上面涂覆光刻胶，并曝光形成沟道孔光刻图案；
刻蚀所述N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
沟道孔剥离(Strip)，具体为对沟道孔采用稀释的硫酸和双氧水混合物(DSP)进行处理；
刻蚀后处理(PET)；
刻蚀后处理的剥离(Strip)；
选择性外延生长硅层(SEG)生长前的预清洗(Preclean)，具体为依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗；
形成选择性外延生长硅层(SEG)，具体为，在所述第一硅槽处进行硅的外延生长形成选择性外延生长硅层(SEG)。
2.如权利要求1所述的SEG制备工艺，其特征在于，所述稀释的硫酸和双氧水混合物(DSP)的配制比例为去离子水：硫酸(H2SO4)：双氧水(H2O2)＝88:8:4，并且其中含有600ppm的氢氟酸(HF)；处理时间为170s-300s，处理温度为常温。
3.如权利要求2所述的SEG制备工艺，其特征在于，处理时间为200s。
4.如权利要求1所述的SEG制备工艺，其特征在于，所述稀氢氟酸的浓度为200:1，第一次稀氢氟酸(DHF)清洗时间为60s，碱性标准溶液清洗(SC1)时间为600s，第二次稀氢氟酸(DHF)清洗时间为30s。
5.如权利要求1所述的SEG制备工艺，其特征在于，所述N/O堆叠结构为多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构，所述牺牲介质层形成于相邻的层间介质层之间，且所述层间介质层为氧化硅层；牺牲介质层为氮化硅层。
6.如权利要求1所述的SEG制备工艺，其特征在于，所述沟道孔剥离(Strip)工艺后，刻蚀后处理(PET)工艺前，还具有衬底N/O堆叠结构进行退火处理的步骤。
CN201711167888.8A 2017-11-21 2017-11-21 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺 Active CN107731735B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711167888.8A CN107731735B (zh) 2017-11-21 2017-11-21 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711167888.8A CN107731735B (zh) 2017-11-21 2017-11-21 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺

Publications (2)

Publication Number Publication Date
CN107731735A true CN107731735A (zh) 2018-02-23
CN107731735B CN107731735B (zh) 2020-02-14

Family

ID=61217911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711167888.8A Active CN107731735B (zh) 2017-11-21 2017-11-21 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺

Country Status (1)

Country Link
CN (1) CN107731735B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103190A (zh) * 2018-08-24 2018-12-28 长江存储科技有限责任公司 半导体结构的形成方法
CN111816661A (zh) * 2020-06-23 2020-10-23 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN113437083A (zh) * 2021-06-29 2021-09-24 长江存储科技有限责任公司 三维存储器的制备方法
US11499236B2 (en) 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114583A (zh) * 2006-06-28 2008-01-30 意法半导体股份有限公司 半导体功率器件及其制造工艺
US20080022924A1 (en) * 2006-07-31 2008-01-31 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
US20120210932A1 (en) * 2011-02-23 2012-08-23 International Business Machines Corporation Low-temperature selective epitaxial growth of silicon for device integration
US20150128850A1 (en) * 2011-11-23 2015-05-14 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial Films
CN107305896A (zh) * 2016-04-22 2017-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114583A (zh) * 2006-06-28 2008-01-30 意法半导体股份有限公司 半导体功率器件及其制造工艺
US20080022924A1 (en) * 2006-07-31 2008-01-31 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
US20120210932A1 (en) * 2011-02-23 2012-08-23 International Business Machines Corporation Low-temperature selective epitaxial growth of silicon for device integration
US20150128850A1 (en) * 2011-11-23 2015-05-14 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial Films
CN107305896A (zh) * 2016-04-22 2017-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11499236B2 (en) 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess
CN109103190A (zh) * 2018-08-24 2018-12-28 长江存储科技有限责任公司 半导体结构的形成方法
CN109103190B (zh) * 2018-08-24 2020-12-11 长江存储科技有限责任公司 半导体结构的形成方法
CN111816661A (zh) * 2020-06-23 2020-10-23 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN111816661B (zh) * 2020-06-23 2021-03-23 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN113437083A (zh) * 2021-06-29 2021-09-24 长江存储科技有限责任公司 三维存储器的制备方法

Also Published As

Publication number Publication date
CN107731735B (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
CN107731735A (zh) 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺
CN103189966B (zh) 硅基板的洗净方法和太阳能电池的制造方法
US20150162482A1 (en) Method for forming solar cell with selective emitters
JP2013505562A (ja) 水性酸エッチング溶液、単結晶及び多結晶のシリコン基板の表面のテクスチャリング方法
CN101024882B (zh) 硅表面清洁溶液以及用其制造半导体器件的方法
CN103730359A (zh) 复合栅介质SiC MISFET器件的制作方法
KR20130024691A (ko) 향상된 반도체 채널 기판 물질을 위한 방법 및 구조
CN116936687B (zh) 联合钝化背接触电池及去除侧蚀残留掩膜层的后制绒方法
CN107591409A (zh) 一种3d nand闪存中沟道结构的制作方法
CN110571309B (zh) 一种去除Poly绕镀清洗方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN105826181B (zh) 防止ono结构剥落缺陷的方法
CN104393094B (zh) 一种用于hit电池的n型硅片清洗制绒方法
CN113496949B (zh) 一种改善栅极结构表面形成金属硅化层后漏电现象的方法
CN107968050A (zh) 沟道孔的底部刻蚀方法
CN101894786A (zh) 浅沟槽隔离制备方法
CN108091662A (zh) 提高离子注入区的深宽比的制造方法
CN101447530B (zh) 一种用于刻蚀二氧化硅掩膜的浆料的清洗工艺
CN110277313A (zh) 侧墙的制造方法
CN107968040A (zh) 一种提高硅外延生长均匀性的工艺
TW201523898A (zh) 太陽電池之製造方法
CN110634729B (zh) 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
CN107611007A (zh) 一种深沟槽的预清洗方法及3d nand制备工艺
JP2006253726A (ja) 半導体基板の粗面化法
JP2005336008A (ja) シリコン膜の製造方法および太陽電池の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant