CN110634729B - 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法 - Google Patents

避免晶圆边缘非完整曝光单元表面薄膜剥离的方法 Download PDF

Info

Publication number
CN110634729B
CN110634729B CN201910862489.6A CN201910862489A CN110634729B CN 110634729 B CN110634729 B CN 110634729B CN 201910862489 A CN201910862489 A CN 201910862489A CN 110634729 B CN110634729 B CN 110634729B
Authority
CN
China
Prior art keywords
wafer
exposure
graph
incomplete
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910862489.6A
Other languages
English (en)
Other versions
CN110634729A (zh
Inventor
王泽逸
龙吟
王恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910862489.6A priority Critical patent/CN110634729B/zh
Publication of CN110634729A publication Critical patent/CN110634729A/zh
Application granted granted Critical
Publication of CN110634729B publication Critical patent/CN110634729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，在晶圆表面生长多晶硅层并进行单一源种离子注入；生长第一氮化物层以及氧化物层；将晶圆表面分为四个区域以不同曝光图形进行曝光；刻蚀四个区域的多晶硅层并去除氧化物；再次注入相同单一源种的离子；生长第二氮化物层。通过结构分析还原了表面剥离缺陷形成机理；通过光刻版图设计实验确认剥离缺陷与版图位置相关性；通过炉管温度、时间、膜厚实验确认剥离缺陷工艺窗口；通过对光刻版图选择区域进行定义解决非完整shot剥离缺陷源；通过湿法去除晶圆表面薄膜解决非完整shot剥离缺陷源；通过全面积干刻制程解决非完整shot剥离缺陷源。

Description

避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
技术领域
本发明涉及半导体制造领域，特别是涉及避免晶圆边缘非完整曝光单元表面薄膜剥离的方法。
背景技术
在半导体芯片制造工艺过程中，经常会发现晶圆边缘有龟裂剥离缺陷问题出现，这些剥离缺陷会落在晶圆内造成后续制成障碍或变形。
现有的解决方法是增加对应洗边站点洗边距离，减少光刻胶残留；增加晶边刻蚀制成，去除晶边残留薄膜；在容易发生剥离的站点后增加湿法清洗制程，将大块剥离缺陷移除。
由于薄膜站点掉落缺陷后即使被去除也可能对薄膜造成缺口，在后续刻蚀制成会放大缺陷表现，将会导致铜线断路或异常连接等问题。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，用于解决现有技术中晶圆边缘有龟裂剥离缺陷的问题。
为实现上述目的及其他相关目的，本发明提供避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，至少包括：步骤一、在晶圆表面生长多晶硅层；步骤二、在所述多晶硅层表面进行单一源种离子注入；步骤三、在所述多晶硅层表面生长第一氮化物层以及在所述第一氮化物层上生长氧化物层；步骤四、将所述晶圆表面分为四个区域进行曝光，每个区域采用不同的曝光图形；步骤五、按照曝光图形分别刻蚀所述四个区域的多晶硅层，并去除晶圆表面氧化物；步骤六、对晶圆表面再次注入与步骤二中相同源种的离子；步骤七、在晶圆表面生长第二氮化物层。
优选地，步骤二中在所述多晶硅表面进行的单一源种离子注入为N型离子注入。
优选地，步骤三中在所述多晶硅表面生长的第一氮化物层为氮化硅层，在所述第一氮化物层生长的氧化物层为二氧化硅层。
优选地，步骤四中将所述晶圆表面分为四个区域进行曝光是将该晶圆表面划分为四个象限进行曝光。
优选地，步骤四中晶圆表面划分为四个象限进行曝光，其中第一象限的曝光图形为SRAM图形；第二象限的曝光图形由SRAM图形、逻辑图形、条形图形和孤立矩形图形组成；第三象限的曝光图形为条形排列的图形；第四象限曝光图形为一个孤立矩形图形。
优选地，步骤五中按照曝光图形分别刻蚀所述四个区域的多晶硅层时，其中所述第四象限的孤立矩形图形内部的多晶硅不被刻蚀。
优选地，步骤七中采用炉管高温制程在所述晶圆表面生长第二氮化物层。
优选地，所述第二氮化物层为氮化硅层。
优选地，该方法还包括步骤八、对晶圆边缘非完整曝光单元进行多晶硅光刻曝光，保留多晶硅。
优选地，该方法还包括步骤八、制程前先对晶圆进行磷酸预处理，去除表面氮化物。
优选地，该方法还包括步骤八、对所述晶圆边缘进行整体过刻蚀，对非完整曝光单元进行氮化物刻蚀，去除非完整die表面的氮化物。
优选地，所述第二象限的曝光图形由SRAM图形、逻辑图形、条形图形和孤立矩形图形组成，该四种图形中，所述SRAM图形位于左上方；所述逻辑图形位于右上方；所述条形图形位于左下方；所述孤立矩形图形位于右下方。
如上所述，本发明的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，具有以下有益效果：通过结构分析还原了表面剥离缺陷形成机理；通过光刻版图设计实验确认剥离缺陷与版图位置相关性；通过炉管温度、时间、膜厚实验确认剥离缺陷工艺窗口；通过对光刻版图选择区域进行定义解决非完整shot剥离缺陷源；通过湿法去除晶圆表面薄膜解决非完整shot剥离缺陷源；通过全面积干刻制程解决非完整shot剥离缺陷源。
附图说明
图1显示为本发明的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法流程示意图；
图2显示为本发明的四种不同的曝光图形；
图3显示为本发明中将晶圆表面分为四个曝光区域的示意图；
图4显示为本发明中多晶硅表面进行离子注入的示意图；
图5显示为本发明中多晶硅表面正常曝光区域示意图；
图6显示为本发明中多晶硅表面未曝光区域示意图；
图7显示为本发明中多晶硅表面薄膜剥离的示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，图1显示为本发明的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法流程示意图。本发明提供一种避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，至少包括以下步骤：
步骤一、在晶圆表面生长多晶硅层；
步骤二、在所述多晶硅层表面进行单一源种离子注入；例如为单一的N型离子注入或P型离子注入。进一步地，步骤二中在所述多晶硅表面进行的单一源种离子注入为N型离子注入。如图4所示，图4显示为本发明中多晶硅表面进行离子注入的示意图。
步骤三、在所述多晶硅层表面生长第一氮化物层以及在所述第一氮化物层上生长氧化物层；进一步地，步骤三中在所述多晶硅表面生长的第一氮化物层为氮化硅层，在所述第一氮化物层生长的氧化物层为二氧化硅层。
步骤四、将所述晶圆表面分为四个区域进行曝光，每个区域采用不同的曝光图形；进一步地，步骤四中将所述晶圆表面分为四个区域进行曝光是将该晶圆表面划分为四个象限进行曝光。步骤四中晶圆表面划分为四个象限进行曝光，其中第一象限的曝光图形为SRAM图形；第二象限的曝光图形由SRAM图形、逻辑图形、条形图形和孤立矩形图形组成；第三象限的曝光图形为条形排列的图形；第四象限曝光图形为一个孤立矩形图形。如图2所示，图2显示为本发明的四种不同的曝光图形；其中四种不同的曝光图形中，第一象限的图形为SRAM图形，第二象限的图形为混合图形，所述混合图形由SRAM图形、逻辑图形、条形图形和孤立矩形图形组成。第三象限中为条形图形(条形排列的图形)；第四象限的图形为孤立矩形图形，也就是说只有一个矩形图形。
本发明更进一步地，如图2和图3所示，所述第二象限的曝光图形由SRAM图形、逻辑图形、条形图形和孤立矩形图形组成，该四种图形中，所述SRAM图形位于左上方；所述逻辑图形位于右上方；所述条形图形位于左下方；所述孤立矩形图形位于右下方。
步骤五、按照曝光图形分别刻蚀所述四个区域的多晶硅层，并去除晶圆表面氧化物；进一步地，步骤五中按照曝光图形分别刻蚀所述四个区域的多晶硅层时，其中所述第四象限的孤立矩形图形内部的多晶硅不被刻蚀。也就是说，所述孤立矩形图形的外部的多晶硅被全部去除，保留其内部的多晶硅。
步骤六、对晶圆表面再次注入与步骤二中相同源种的离子；本实施例中，该步骤中注入到所述晶圆表面的离子在N型离子，实现的是N型离子注入。如图4所示，图4显示为本发明中多晶硅表面进行离子注入的示意图。
步骤七、在晶圆表面生长第二氮化物层。进一步地，步骤七中采用炉管高温制程在所述晶圆表面生长第二氮化物层。所述第二氮化物层为氮化硅层。
本实施例中晶圆边缘缺陷形成的机理为：多晶硅生长后会对多晶硅表面进行N/P离子注入，使多晶硅表面产生正或负电荷；在离子注入后多晶硅表面进行薄膜生长；正常多晶硅曝光区域对多晶硅进行刻蚀；多晶硅未曝光区域残留大面积氮化物薄膜；当后续工艺对晶元进行同电荷离子注入后，正常曝光区域电荷会沉积至AA/STI内，未曝光区域则沉积于表面薄膜。如图5和图6所示，图5显示为本发明中多晶硅表面正常曝光区域示意图；图6显示为本发明中多晶硅表面未曝光区域示意图。
当注入同性电荷后多晶硅与薄膜之间电荷相斥产生不稳定结构；后续进行高温制程会加强不稳定性产生表面薄膜剥离缺陷。如图7所示，图7显示为本发明中多晶硅表面薄膜剥离的示意图。
因此，本发明中存在大块空旷区域(含有孤立图形的区域)的混合区域将会产生大量剥离缺陷问题；再以炉管制程温度、时间、膜厚等控制实验确认剥离缺陷工艺窗口，从而改善剥离缺陷发生频率及控制剥离缺陷发生区域。
本发明给出解决晶圆边缘薄膜剥离问题的方案为：
本发明还包括步骤八、对晶圆边缘非完整曝光单元进行多晶硅光刻曝光，保留多晶硅。或者本发明还包括步骤八为：制程前先对晶圆进行磷酸预处理，去除表面氮化物。或者本发明包括的步骤八为：对所述晶圆边缘进行整体过刻蚀，对非完整曝光单元进行氮化物刻蚀，去除非完整die表面的氮化物。以上三个步骤(步骤八)中的任意一个步骤中的解决方案均可以有效降低晶圆边缘薄膜的剥离现象。
综上所述，本发明通过结构分析还原了表面剥离缺陷形成机理；通过光刻版图设计实验确认剥离缺陷与版图位置相关性；通过炉管温度、时间、膜厚实验确认剥离缺陷工艺窗口；通过对光刻版图选择区域进行定义解决非完整shot剥离缺陷源；通过湿法去除晶圆表面薄膜解决非完整shot剥离缺陷源；通过全面积干刻制程解决非完整shot剥离缺陷源。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于，至少包括：
步骤一、在晶圆表面生长多晶硅层；
步骤二、在所述多晶硅层表面进行单一源种离子注入；
步骤三、在所述多晶硅层表面生长第一氮化物层以及在所述第一氮化物层上生长氧化物层；
步骤四、将所述晶圆表面分为四个区域进行曝光，每个区域采用不同的曝光图形；
步骤五、按照曝光图形分别刻蚀所述四个区域的多晶硅层，并去除晶圆表面氧化物；
步骤六、对晶圆表面再次注入与步骤二中相同源种的离子；
步骤七、在晶圆表面生长第二氮化物层。
2.根据权利要求1所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：步骤二中在所述多晶硅层 表面进行的单一源种离子注入为N型离子注入。
3.根据权利要求1所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：步骤三中在所述多晶硅层 表面生长的第一氮化物层为氮化硅层，在所述第一氮化物层生长的氧化物层为二氧化硅层。
4.根据权利要求1所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：步骤四中将所述晶圆表面分为四个区域进行曝光是将该晶圆表面划分为四个象限进行曝光。
5.根据权利要求4所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：步骤四中晶圆表面划分为四个象限进行曝光，其中第一象限的曝光图形为SRAM图形；第二象限的曝光图形由SRAM图形、逻辑图形、条形图形和孤立矩形图形组成；第三象限的曝光图形为条形排列的图形；第四象限曝光图形为一个孤立矩形图形。
6.根据权利要求5所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：步骤五中按照曝光图形分别刻蚀所述四个区域的多晶硅层时，其中所述第四象限的孤立矩形图形内部的多晶硅不被刻蚀。
7.根据权利要求1所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：步骤七中采用炉管高温制程在所述晶圆表面生长第二氮化物层。
8.根据权利要求7所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：所述第二氮化物层为氮化硅层。
9.根据权利要求1所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：该方法还包括步骤八、对晶圆边缘非完整曝光单元进行多晶硅光刻曝光，保留多晶硅。
10.根据权利要求7所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：该方法还包括步骤八、制程前先对晶圆进行磷酸预处理，去除表面氮化物。
11.根据权利要求7所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：该方法还包括步骤八、对所述晶圆边缘进行整体过刻蚀，对非完整曝光单元进行氮化物刻蚀，去除非完整die表面的氮化物。
12.根据权利要求5所述的避免晶圆边缘非完整曝光单元表面薄膜剥离的方法，其特征在于：所述第二象限的曝光图形由SRAM图形、逻辑图形、条形图形和孤立矩形图形组成，该四种图形中，所述SRAM图形位于左上方；所述逻辑图形位于右上方；所述条形图形位于左下方；所述孤立矩形图形位于右下方。
CN201910862489.6A 2019-09-12 2019-09-12 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法 Active CN110634729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910862489.6A CN110634729B (zh) 2019-09-12 2019-09-12 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910862489.6A CN110634729B (zh) 2019-09-12 2019-09-12 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法

Publications (2)

Publication Number Publication Date
CN110634729A CN110634729A (zh) 2019-12-31
CN110634729B true CN110634729B (zh) 2021-08-10

Family

ID=68972671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910862489.6A Active CN110634729B (zh) 2019-09-12 2019-09-12 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法

Country Status (1)

Country Link
CN (1) CN110634729B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675083A (zh) * 2021-10-25 2021-11-19 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916722A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 防止晶圆边缘产生镀金属剥离的方法
CN105070645A (zh) * 2015-07-21 2015-11-18 上海华力微电子有限公司 一种避免晶边铝剥落缺陷源头的方法及装置
CN105185703A (zh) * 2014-06-18 2015-12-23 上海华力微电子有限公司 一种晶圆边缘找平的方法
CN105575984A (zh) * 2014-10-30 2016-05-11 全视技术有限公司 用于供结合背面照明式光传感器数组的电路的特别用途的集成电路的接地系统传感器集成电路
CN106158586A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶片边缘剥落缺陷源头的清除方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916722A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 防止晶圆边缘产生镀金属剥离的方法
CN105185703A (zh) * 2014-06-18 2015-12-23 上海华力微电子有限公司 一种晶圆边缘找平的方法
CN105575984A (zh) * 2014-10-30 2016-05-11 全视技术有限公司 用于供结合背面照明式光传感器数组的电路的特别用途的集成电路的接地系统传感器集成电路
CN106158586A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶片边缘剥落缺陷源头的清除方法
CN105070645A (zh) * 2015-07-21 2015-11-18 上海华力微电子有限公司 一种避免晶边铝剥落缺陷源头的方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675083A (zh) * 2021-10-25 2021-11-19 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
CN113675083B (zh) * 2021-10-25 2021-12-21 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法

Also Published As

Publication number Publication date
CN110634729A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN110634729B (zh) 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
CN111128713A (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN108717931A (zh) 一种改善浮栅缺陷的方法及半导体结构
CN102243995A (zh) 高压工艺中不同厚度栅氧的集成方法
US20130183821A1 (en) Method for manufacturing double-layer polysilicon gate
US5804493A (en) Method for preventing substrate damage during semiconductor fabrication
CN103021855B (zh) 分离栅闪存的有源区制造方法
KR20080084423A (ko) 반도체 소자의 제조 방법
CN108878275A (zh) 半导体器件的制备方法
CN117059482B (zh) 一种二氧化硅湿法刻蚀方法
CN107946177A (zh) 一种减少光刻胶剥离工艺对器件性能影响的方法
JP2005033165A (ja) 半導体素子のトレンチ形成方法
KR100508661B1 (ko) 반도체 소자의 제조 방법
US10510870B2 (en) Techniques for forming device having etch-resistant isolation oxide
KR100302612B1 (ko) 모스 트랜지스터 제조방법
KR930008843B1 (ko) 매물산화를 이용한 트렌치 격리영역 형성방법
CN107346794A (zh) Pin光电二极管的制作方法
CN102005376A (zh) 构造浮栅的方法
CN117998861A (zh) Nor闪存器件的制造方法
KR0179019B1 (ko) 고전압 소자 제조방법
CN101364544B (zh) 轻掺杂区、源/漏区形成方法和膜层图形化方法
KR100478486B1 (ko) 반도체 소자의 트렌치 산화막 형성 방법
CN116705828A (zh) 高压半导体器件及其制备方法
CN117832161A (zh) 浅沟槽隔离单元及其制备方法、半导体器件及其制备方法
CN114256204A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant