CN108878275A - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN108878275A CN108878275A CN201710325868.2A CN201710325868A CN108878275A CN 108878275 A CN108878275 A CN 108878275A CN 201710325868 A CN201710325868 A CN 201710325868A CN 108878275 A CN108878275 A CN 108878275A
- Authority
- CN
- China
- Prior art keywords
- groove
- material layers
- gate material
- semiconductor devices
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 29
- 238000000137 annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010054949 Metaplasia Diseases 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000015689 metaplastic ossification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件的制备方法，包括：提供一衬底，在衬底上形成栅极材料层；对栅极材料层进行第一次刻蚀，形成至少一个第一凹槽，暴露出衬底；通过第一凹槽对衬底进行离子注入，形成DPB结构；对栅极材料层进行第二次刻蚀，形成多个栅极。本发明首先在栅极材料层上形成第一凹槽进行离子注入形成深P型体区，然后再对栅极材料层进行刻蚀形成栅极，避免了现有技术中先形成栅极再进行离子注入导致的离子注入区与预定区存在偏差的问题，在一定程度上提高了制造工艺的精确度，提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件的制备方法。
背景技术
在半导体器件的制造过程中，形成栅极(Gate)以及栅极之间的DPB(DeepPositiveHole Body，深P型体区)结构的步骤一般是先通过曝光与刻蚀在半导体衬底上形成多个栅极，然后在所述栅极上形成光刻胶层，通过曝光与显影在所述光刻胶层上形成凹槽，暴露出相邻两个栅极之间的半导体衬底，然后进行深P型离子注入，在半导体衬底内形成DPB结构。
但是，由于在所述光刻胶层上形成的凹槽与相邻两个栅极之间所构成的凹槽是在两个工艺步骤中形成的，存在两者不完全重合的风险，会导致通过离子注入形成的DPB结构与预定DPB结构的位置有一定的偏差，从而影响后续半导体器件的制备，影响最终半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，避免出现离子注入区的位置偏差，提高半导体器件的性能。
为实现上述目的，本发明提供一种半导体器件的制备方法，包括以下步骤：
提供一衬底，在所述衬底上形成栅极材料层；
对所述栅极材料层进行第一次刻蚀，形成至少一个第一凹槽，暴露出所述衬底；
通过所述第一凹槽对所述衬底进行离子注入，形成深P型体区结构；
对所述栅极材料层进行第二次刻蚀，形成多个栅极。
可选的，形成所述第一凹槽的步骤包括：
在所述栅极材料层上形成第一光刻胶层；
图形化所述第一光刻胶层，暴露出部分所述栅极材料层；
对暴露出的所述栅极材料层进行第一次刻蚀，形成所述第一凹槽。
可选的，形成深P型体区结构之后，所述半导体器件制备方法还包括：去除所述第一光刻胶层。
可选的，形成栅极的步骤包括：
对所述栅极材料层进行第二次刻蚀，形成第二凹槽，暴露出所述衬底；
相邻的所述第一凹槽与所述第二凹槽之间的栅极材料层构成栅极。
可选的，形成所述第二凹槽的步骤包括：
在所述栅极材料层上形成第二光刻胶层；
图形化所述第二光刻胶层，暴露出部分所述栅极材料层；
对暴露出的所述栅极材料层进行第二次刻蚀，形成所述第二凹槽。
可选的，形成所述第二凹槽之后，所述半导体器件制备方法还包括：去除所述第二光刻胶层。
可选的，所述离子注入为深P型离子注入。
可选的，所述栅极材料层为多晶硅层。
可选的，所述第一次刻蚀与所述第二次刻蚀均采用等离子体干法刻蚀。
可选的，所述第一次刻蚀与第二次刻蚀的工艺条件相同。
与现有技术相比，本发明提供的半导体器件的制备方法，首先在栅极材料层上形成第一凹槽进行离子注入形成DPB结构，然后再对栅极材料层进行刻蚀形成栅极，避免了现有技术中先形成栅极再进行离子注入导致的离子注入区与预定区存在偏差的问题，在一定程度上提高了制造工艺的精确度，提高了半导体器件的性能。
附图说明
图1～4为一半导体器件的制备方法的各步骤结构示意图。
图5为本发明一实施例所提供的半导体器件的制备方法的流程图。
图6～图10为本发明一实施例所提供的半导体器件的制备方法的各步骤结构示意图。
具体实施方式
图1～4为一半导体器件的制备方法的各步骤部分结构示意图。请参考图1～图4所示，一般情况下，所述半导体器件的制备方法包括以下步骤：
第一步骤：提供一半导体衬底1，在所述半导体衬底1上形成栅极材料层2，在栅极材料层2上形成光刻胶层3，对所述光刻胶层3进行图形化，暴露出部分所述栅极材料层2，如图1所示。
第二步骤，通过所述图形化的光刻胶层3对所述栅极材料2进行刻蚀至暴露出所述半导体衬底1，在所述半导体衬底1上形成多个栅极4，如图2所示。相邻的所述栅极4之间形成凹槽，如图2中的凹槽42。
第三步骤，在所述半导体衬底1以及栅极4上形成光刻胶层5，通过曝光与显影在所述光刻胶层内形成凹槽52，暴露出所述半导体衬底1，所述凹槽52与所述凹槽42相重合，如图3所示。
第四步骤，以图形化的光刻胶层5为掩膜，通过所述凹槽52对所述半导体衬底1进行深P型离子注入，形成DPB结构6，然后去除所述光刻胶层5，形成如图4所示的结构。
理论上，对所述光刻胶层5进行曝光与显影形成的凹槽52，应该与栅极之间形成的凹槽42相重合，但是由于凹槽42是在第二步骤中形成的，凹槽52是在第三步骤中形成的，在实际的制造工艺中，并不能保证光刻胶层5中进行曝光与显影的位置与凹槽42完全重合，即并不能保证凹槽52完全与凹槽42相重合，存在一定的偏移风险，最终会导致通过离子注入形成的DPB结构与预定DPB结构的位置有一定的偏差，从而影响后续半导体器件的制备，影响最终半导体器件的性能。
发明人针对以上问题，提出了一种半导体器件的制备方法。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
本发明提供一种半导体器件的制备方法，如图5所示，包括以下步骤：
步骤S100，提供一衬底，在所述衬底上形成栅极材料层；
步骤S200，对所述栅极材料层进行第一次刻蚀，形成至少一个第一凹槽，暴露出所述衬底；
步骤S300，通过所述第一凹槽对所述衬底进行离子注入，形成DPB结构；
步骤S400，对所述栅极材料层进行第二次刻蚀，形成多个栅极。
本发明提供的半导体器件的制备方法中，首先在栅极材料层上形成第一凹槽进行离子注入形成DPB结构，然后再对栅极材料层进行刻蚀形成栅极，避免了现有技术中先形成栅极再进行离子注入导致的离子注入区与预定区存在偏差的问题，在一定程度上提高了制造工艺的精确度，提高了半导体器件的性能。
图6～图10为本发明一实施例所提供的半导体器件的制备方法的各步骤的结构示意图，请参考图5所示，并结合图6～图10，详细说明本发明提出的半导体器件的制备方法：
如图6所示，在步骤S100中，提供一衬底10，在所述衬底10上形成栅极材料层11。
所述衬底10内可以设有浅沟槽隔离(图中未示出)，所述衬底10的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料，在所述衬底10中还可以形成掺杂区或者其它半导体结构等，本发明对此不做限定。
在所述衬底10上形成栅极材料层11。形成所述栅极材料层11的方法可以为化学气相沉积、物理气相沉积、原子层沉积或外延生长法。所述栅极材料层11优选为多晶硅层，也可以为金属，或本领域技术人员已知的其他材料。在其他实施例中，在所述衬底10上形成栅极材料层11之前，可以在所述衬底10上先形成栅介质层，然后在所述栅介质层上形成栅极材料层11。所述栅介质层可以采用化学气相沉积形成，或者所述栅介质层还可以采用热氧化生长法形成，采用热氧化生长法形成的栅介质层具有更好的致密结构。
在步骤S200中，对所述栅极材料层11进行第一次刻蚀，形成至少一个第一凹槽112，暴露出所述衬底10，如图7所示。
具体的，形成所述第一凹槽112的步骤包括：步骤S201，在所述栅极材料层11上形成第一光刻胶层12，如图6所示，优选的可以采用旋涂的方法在所述栅极材料层11上形成所述第一光刻胶层12。
步骤S202，图形化所述第一光刻胶层12，暴露出部分所述栅极材料层11，例如可以在所述第一光刻胶层12的上侧设置掩膜版，所述掩膜版暴露出部分所述第一光刻胶层12，然后进行曝光，之后对所述第一光刻胶层12进行显影，去除暴露出的所述第一光刻胶层12(所述第一光刻胶层12为正光刻胶)，形成图形化的第一光刻胶层12，如图6所示。
步骤S203，对暴露出的所述栅极材料层11进行第一次刻蚀，形成所述第一凹槽112，如图7所示。可以但不限于采用等离子体干法刻蚀，对所述栅极材料层11进行第一次刻蚀，最终在所述栅极材料层11内形成第一凹槽112，暴露出所述衬底10。
在步骤S300中，通过所述第一凹槽112对所述衬底10进行离子注入，形成DPB结构13，如图8所示。
以所述第一光刻胶层12为掩膜，通过所述第一凹槽112对所述衬底10进行离子注入，在所述衬底内形成DPB结构13，然后去除所述第一光刻胶层12。所述离子注入为深P型离子注入，注入的离子可以为硼、铟等P型离子。优选的，离子注入的方向为垂直于所述第一光刻胶层12的上表面所在的方向，如图8所示的竖直方向，由此形成的DPB结构13与所述第一凹槽112相对称，即所述DPB结构13在图8所示的水平方向上的尺寸大于所述第一凹槽112在水平方向上的尺寸，且多出的尺寸在所述第一凹槽112的左右两侧相对称。可以理解的是，所述离子注入方向也可以与水平方向呈一锐角，使得形成的所述DPB结构13与所述第一凹槽112相比偏左或者偏右，其具体注入角度由实际需求及实际工艺条件来决定，本发明对此不作限定。同样的，离子注入的能量、注入浓度等参数均根据实际需求或实际工艺条件来决定。
另外，完成离子注入之后，还可以进行退火处理，例如，可以采用高温炉退火或快速热退火等退火方式，以消除所述衬底10经过离子注入之后造成的晶格损伤。
在步骤S400中，对所述栅极材料层11进行第二次刻蚀，形成多个栅极15，如图10所示。
对所述栅极材料层11进行第二次刻蚀，形成第二凹槽114，所述第二凹槽114暴露出所述衬底10；所述第一凹槽112为两个时，所述第二凹槽114位于两个所述第一凹槽112之间，所述第一凹槽112大于两个时，所述第二凹槽114与所述第一凹槽112间隔排列，相邻的所述第一凹槽112与所述第二凹槽114之间的栅极材料层构成栅极15。
具体的，形成所述第二凹槽114的步骤包括：步骤S401，在所述栅极材料层11上形成第二光刻胶层14，例如可以采用旋涂的方法形成所述第二光刻胶层14。所述第二光刻胶层14覆盖所述栅极材料层11以及暴露出的所述DPB结构13，如图9所示。
步骤S402，图形化所述第二光刻胶层14，暴露出部分所述栅极材料层11，例如对所述第二光刻胶层14进行曝光与显影，形成图形化的第二光刻胶层14，如图9所示。
在该步骤中，暴露出的所述栅极材料层11是后续要形成第二凹槽的地方，第二凹槽与第一凹槽之间的栅极材料层11构成栅极，因此，需要根据所需栅极的尺寸以及第一凹槽所在的位置精确确定所要暴露出的栅极材料层11的具体位置。优选的，可以采用自对准工艺，实现第二凹槽与第一凹槽的自对准。
步骤S403，对暴露出的所述栅极材料层11进行第二次刻蚀，形成所述第二凹槽114，然后去除所述第二光刻胶层14，形成多个栅极15，如图10所示。可以但不限于采用等离子体干法刻蚀，对所述栅极材料层11进行第二次刻蚀，最终在所述栅极材料层11内形成第二凹槽114，暴露出所述衬底10。所述第二凹槽114位于相邻的两个所述第一凹槽112之间，所述第二凹槽114与所述第一凹槽112间隔排列，相邻的所述第一凹槽112与所述第二凹槽114之间的栅极材料层构成栅极15。
所述第一次刻蚀形成第一凹槽112，形成栅极15的一侧壁，所述第二次刻蚀形成第二凹槽114，形成栅极15的另一侧壁。因此，优选的，所述第一次刻蚀与第二次刻蚀采用的工艺条件相同，例如，都采用等离子体干法刻蚀，采用的等离子体以及等离子体的相关参数均相同，使得两次刻蚀的刻蚀速率、刻蚀量等均相同，使得最终形成的栅极15的两侧壁的轮廓相同。
将形成半导体器件的两种方法进行对比，在先形成栅极再形成DPB结构的方法中，第一凹槽暴露出的衬底为后续形成DPB结构的预定区域，第一凹槽与第二凹槽完全重合，才能保证最终形成的DPB结构与预定区域重合。由此需要不断的提高工艺的精度，但是由于第一凹槽与第二凹槽在不同的步骤中形成，不可避免的会存在一偏差，从而影响了后续半导体器件的制备。而本发明所提供的半导体器件的制备方法中，先形成DPB结构后形成栅极，即在预定形成DPB结构的区域的栅极材料上形成第一凹槽，然后通过第一凹槽直接进行离子注入，在衬底内形成DPB结构，然后再刻蚀形成栅极，可以避免上述离子注入区域与预定区域存在偏差的问题，能够在一定程度上提高制造工艺的精确度，提高半导体器件的性能。
综上所述，本发明提供的半导体器件的制备方法，首先在栅极材料层上形成第一凹槽进行离子注入形成DPB结构，然后再对栅极材料层进行刻蚀形成栅极，避免了现有技术中先形成栅极再进行离子注入导致的离子注入区与预定区存在偏差的问题，在一定程度上提高了制造工艺的精确度，提高了半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上形成栅极材料层；
对所述栅极材料层进行第一次刻蚀，形成至少一个第一凹槽，暴露出所述衬底；
通过所述第一凹槽对所述衬底进行离子注入，形成深P型体区结构；
对所述栅极材料层进行第二次刻蚀，形成多个栅极。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述第一凹槽的步骤包括：
在所述栅极材料层上形成第一光刻胶层；
图形化所述第一光刻胶层，暴露出部分所述栅极材料层；
对暴露出的所述栅极材料层进行第一次刻蚀，形成所述第一凹槽。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，形成深P型体区结构之后，所述半导体器件制备方法还包括：去除所述第一光刻胶层。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，形成栅极的步骤包括：
对所述栅极材料层进行第二次刻蚀，形成第二凹槽，暴露出所述衬底；
相邻的所述第一凹槽与所述第二凹槽之间的栅极材料层构成栅极。
5.如权利要求4所述的半导体器件的制备方法，其特征在于，形成所述第二凹槽的步骤包括：
在所述栅极材料层上形成第二光刻胶层；
图形化所述第二光刻胶层，暴露出部分所述栅极材料层；
对暴露出的所述栅极材料层进行第二次刻蚀，形成所述第二凹槽。
6.如权利要求5所述的半导体器件的制备方法，其特征在于，形成所述第二凹槽之后，所述半导体器件制备方法还包括：去除所述第二光刻胶层。
7.如权利要求1～6中任一项所述的半导体器件的制备方法，其特征在于，所述离子注入为深P型离子注入。
8.如权利要求1～6中任一项所述的半导体器件的制备方法，其特征在于，所述栅极材料层为多晶硅层。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述第一次刻蚀与所述第二次刻蚀均采用等离子体干法刻蚀。
10.如权利要求9所述的半导体器件的制备方法，其特征在于，所述第一次刻蚀与第二次刻蚀的工艺条件相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710325868.2A CN108878275A (zh) | 2017-05-10 | 2017-05-10 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710325868.2A CN108878275A (zh) | 2017-05-10 | 2017-05-10 | 半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108878275A true CN108878275A (zh) | 2018-11-23 |
Family
ID=64287983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710325868.2A Pending CN108878275A (zh) | 2017-05-10 | 2017-05-10 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878275A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933521A (zh) * | 2020-09-09 | 2020-11-13 | 南京晶驱集成电路有限公司 | 一种半导体器件制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268586A (en) * | 1992-02-25 | 1993-12-07 | North American Philips Corporation | Vertical power MOS device with increased ruggedness and method of fabrication |
| CN102104068A (zh) * | 2009-12-18 | 2011-06-22 | 上海华虹Nec电子有限公司 | 功率mos晶体管的结构及其制备方法 |
| CN102832268A (zh) * | 2012-09-10 | 2012-12-19 | 中国科学院半导体研究所 | 硼铝共掺背面场硅太阳能电池及其制备方法 |
| CN104701164A (zh) * | 2013-12-04 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| CN104737298A (zh) * | 2013-12-23 | 2015-06-24 | 梁嘉进 | 分裂栅功率半导体场效应晶体管 |
| CN104867829A (zh) * | 2014-02-20 | 2015-08-26 | 北大方正集团有限公司 | 金属氧化物半导体器件制作方法和金属氧化物半导体器件 |
| CN106033726A (zh) * | 2015-03-10 | 2016-10-19 | 无锡华润上华半导体有限公司 | 场效应晶体管的制作方法 |
| CN106469646A (zh) * | 2015-08-21 | 2017-03-01 | 南京励盛半导体科技有限公司 | 一种碳化硅器件用离子注入来形成高掺杂的制造方法 |
-
2017
- 2017-05-10 CN CN201710325868.2A patent/CN108878275A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268586A (en) * | 1992-02-25 | 1993-12-07 | North American Philips Corporation | Vertical power MOS device with increased ruggedness and method of fabrication |
| CN102104068A (zh) * | 2009-12-18 | 2011-06-22 | 上海华虹Nec电子有限公司 | 功率mos晶体管的结构及其制备方法 |
| CN102832268A (zh) * | 2012-09-10 | 2012-12-19 | 中国科学院半导体研究所 | 硼铝共掺背面场硅太阳能电池及其制备方法 |
| CN104701164A (zh) * | 2013-12-04 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| CN104737298A (zh) * | 2013-12-23 | 2015-06-24 | 梁嘉进 | 分裂栅功率半导体场效应晶体管 |
| CN104867829A (zh) * | 2014-02-20 | 2015-08-26 | 北大方正集团有限公司 | 金属氧化物半导体器件制作方法和金属氧化物半导体器件 |
| CN106033726A (zh) * | 2015-03-10 | 2016-10-19 | 无锡华润上华半导体有限公司 | 场效应晶体管的制作方法 |
| CN106469646A (zh) * | 2015-08-21 | 2017-03-01 | 南京励盛半导体科技有限公司 | 一种碳化硅器件用离子注入来形成高掺杂的制造方法 |
Non-Patent Citations (3)
| Title |
|---|
| 刘海: "《电子专业综合实践与设计》", 31 July 2016, 中国矿业大学出版社 * |
| 肖国玲: "《微电子制造工艺技术》", 30 September 2008, 西安电子科技大学出版社 * |
| 高宏伟 等: "《电子制造装备技术》", 30 September 2015, 西安电子科技大学出版社 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933521A (zh) * | 2020-09-09 | 2020-11-13 | 南京晶驱集成电路有限公司 | 一种半导体器件制造方法 |
| CN111933521B (zh) * | 2020-09-09 | 2021-01-01 | 南京晶驱集成电路有限公司 | 一种半导体器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10607890B2 (en) | Selective removal of semiconductor fins | |
| US10204909B2 (en) | Non-uniform gate oxide thickness for DRAM device | |
| CN102637595B (zh) | 沟槽式肖特基二极管及其制作方法 | |
| TWI543301B (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
| WO2016209579A1 (en) | Finfet spacer etch with no fin recess and no gate-spacer pull-down | |
| US9490315B2 (en) | Power semiconductor device and method of fabricating the same and cutoff ring | |
| CN111799161B (zh) | 低压屏蔽栅场效应晶体管制作方法 | |
| CN106449404B (zh) | 半导体结构及其形成方法 | |
| WO2016172034A1 (en) | Method for fabricating three dimensional device | |
| CN108878275A (zh) | 半导体器件的制备方法 | |
| CN109727851A (zh) | 一种多重间距曝光图案及其制备方法 | |
| US9076668B2 (en) | Method of manufacturing the trench of U-shape | |
| CN111128725A (zh) | 一种igbt器件制备方法 | |
| CN114256077A (zh) | 低压分离栅沟槽mos器件的制作方法 | |
| CN107170704A (zh) | 半导体结构及其形成方法 | |
| CN107256892B (zh) | 半导体器件、其制作方法及其制作的存储器 | |
| CN102479713B (zh) | Mosfet制造方法及mosfet | |
| KR100744088B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN105845591B (zh) | 一种监测离子注入角度的方法 | |
| CN104576346A (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| CN107887277A (zh) | 一种制作sigma型锗硅的沟槽及器件的方法 | |
| CN113539971B (zh) | 半导体结构及其形成方法 | |
| CN113964036B (zh) | 半导体结构的制作方法及电子设备 | |
| CN104882372A (zh) | 一种半导体器件的制作方法 | |
| KR20070076811A (ko) | 모스펫 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |