CN107887277A - 一种制作sigma型锗硅的沟槽及器件的方法 - Google Patents
一种制作sigma型锗硅的沟槽及器件的方法 Download PDFInfo
- Publication number
- CN107887277A CN107887277A CN201711107170.XA CN201711107170A CN107887277A CN 107887277 A CN107887277 A CN 107887277A CN 201711107170 A CN201711107170 A CN 201711107170A CN 107887277 A CN107887277 A CN 107887277A
- Authority
- CN
- China
- Prior art keywords
- germanium silicon
- silicon
- sigma type
- type germanium
- ion injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000002347 injection Methods 0.000 claims abstract description 34
- 239000007924 injection Substances 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 230000006835 compression Effects 0.000 abstract description 4
- 238000007906 compression Methods 0.000 abstract description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种非晶化离子注入制作SIGMA型锗硅沟槽及器件的方法，包括以下步骤：S201，在硅衬底上形成有源层；S202，在有源层上形成晶硅栅极；S203，形成晶硅栅极侧墙；S204，形成锗硅硬掩化膜；S205，锗硅光刻；S206，锗硅干法刻蚀形成U型浅沟槽；S207，对U型浅沟槽在常温下进行非晶化离子注入，使所述浅沟槽底部形成非晶化层；S208，光刻胶干法剥离；S209，TMAH处理形成SIGMA型锗硅沟槽；S210，锗硅外延生长。本发明在保证SIGMA型锗硅中部尖端与栅极边缘垂直的情况下，栅极底部到SIGMA型锗硅中部尖端的深度的缩小，最大化锗硅对栅极沟道的压应力，提高了栅极沟道载流子迁移率，改善了PMOS器件的性能。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及一种制作SIGMA型锗硅的沟槽及器件的方法。
背景技术
在半导体制造工艺中，为提高PMOS器件载流子迁移率，业界普通采用锗硅沉积技术，在应力作用下，轻空穴带与重空穴带在布里渊区中心(价带顶)递减并消失，自旋-轨道分裂能增大，价带曲率半径变小，从而使得空穴的有效质量和带间散射几率都大大减小，迁移率得到明显改善。然而，当使用西格玛(SIGMA)型锗硅结构时，PMOS锗硅沟槽制作技术面临一种新的挑战，如图1-3所示，现有技术中制作SIGMA型锗硅沟槽的方法包括以下步骤：
S101，在衬底上形成有源层；
S102，在有源层上形成晶硅栅极层；
S103，形成晶硅栅极侧墙；
S104，形成锗硅硬掩模层；
S105，锗硅光刻；
S106，锗硅干法刻蚀形成U型沟槽；
S107，光刻胶干法剥离和湿法清洗；
S108，TMAH处理形成SIGMA型锗硅沟槽；
S109，锗硅外延沉积。
如图2所示，即在保证SIGMA型锗硅中部尖端(Tip)与栅极边缘垂直的情况下，又要保证锗硅体结构深度达到要求时，如何实现PMOS区的栅极底部到SIGMA型锗硅中部尖端的深度A的缩小，最大化锗硅对栅极沟道的压应力，提高了栅极沟道载流子迁移率，进而改善了PMOS器件的性能。如图1-3所示，目前的方法是在U型的锗硅沟槽上进行较深的等离子刻蚀，然后干法剥离光刻胶并湿法清洗，然后用四甲基氢氧化铵(TMAH)形成SIGMA型的锗硅沟槽，然后外延生长特定深度的锗硅。图2-3中附图标记如下，300为硅衬底，301为有源层，302为晶硅栅极，303为晶硅栅极侧墙，304为晶硅栅极硬掩膜，305为锗硅硬掩化膜，306为U型沟槽406，307为SIGMA型的锗硅沟槽，308为外延生长结构。这种方法虽然实现了特定深度的锗硅体结构，但是仍然不能缩小PMOS区的栅极底部到SIGMA型锗硅中部尖端的深度A，因为A的经验值大约为U型的锗硅沟槽上等离子刻蚀后的沟槽深度。
发明内容
本发明所要解决的技术问题是，提供了一种非晶化离子注入制作SIGMA型锗硅沟槽的方法，以同时在保证SIGMA型锗硅中部尖端与栅极边缘垂直的情况下，PMOS区的栅极底部到SIGMA型锗硅中部尖端的深度的缩小，最大化锗硅对栅极沟道的压应力，提高了栅极沟道载流子迁移率，进而改善了PMOS器件的性能。
为了解决上述技术问题，本发明的技术方案是：一种非晶化离子注入制作SIGMA型锗硅沟槽的方法，包括以下步骤：
S201，在硅衬底上形成有源层；
S202，在有源层上形成晶硅栅极；
S203，形成晶硅栅极侧墙；
S204，形成锗硅硬掩化膜；
S205，锗硅光刻；
S206，锗硅干法刻蚀形成U型浅沟槽；
S207，对U型浅沟槽在常温下进行非晶化离子注入，使所述浅沟槽底部形成非晶化层；
S208，光刻胶干法剥离；
S209，TMAH处理形成SIGMA型锗硅沟槽；
S210，锗硅外延生长。
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，在步骤S206中，锗硅干法刻蚀形成U型浅沟槽的深度小于不采用非晶化离子注入形成的沟槽的深度。
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，在步骤S207中，非晶化离子注入的离子为Ⅳ族元素。
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，所述的Ⅳ族元素为硅元素或者锗元素。
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，离子注入能量范围为0.5K-10K，注入剂量范围为9.0E13/cm3-9.0E14/cm3，注入深度范围为
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，在步骤207中，离子注入的环境温度为20℃-30℃。
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，晶硅栅极薄膜堆栈包括厚度为的晶硅薄膜、的氮化硅、的非晶碳化物、的氧化硅盖帽层。
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，U型锗硅浅沟槽的深度范围为
进一步的，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，在步骤209中，TMAH的浓度范围为1.0wt％-30.5wt％，温度范围为20℃～80℃，并且TMAH溶液中包含低浓度的稀氟氢酸DHF。
为了解决上述技术问题，本发明还提供一种SIGMA型锗硅半导体器件的制作方法，采用如上述的非晶化离子注入制作SIGMA型锗硅沟槽的方法。
与现有技术相比，本发明提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法以及SIGMA型锗硅半导体器件的制作方法，利用常温环境下非晶化离子注入，在锗硅沟槽底部形成非晶化层，以便提高TMAH刻蚀SIGMA型沟槽时的刻蚀速率，即对晶片的<100>面的刻蚀速度，而且常温环境离子注入可减少对沟槽的应力损伤，同时在保证SIGMA型锗硅中部尖端与栅极边缘垂直的情况下，栅极底部到SIGMA型锗硅中部尖端的深度的缩小，最大化锗硅对栅极沟道的压应力，提高了栅极沟道载流子迁移率，进而改善了PMOS器件的性能。
附图说明
图1是现有技术中制作SIGMA型锗硅沟槽的方法的流程图；
图2是现有技术中半导体器件的U型沟槽的剖面结构示意图；
图3是现有技术中SIGMA型锗硅器件沟槽的剖面结构示意图；
图4是现有技术中SIGMA型锗硅器件外延生长后的剖面结构示意图；
图5本发明制作SIGMA型锗硅沟槽的方法的流程图；
图6是本发明U型沟槽的剖面结构示意图；
图7是本发明带有离子注入光刻胶的U型沟槽的剖面结构示意图；
图8是本发明离子注入后在U型沟槽底部形成非晶化层的剖面结构示意图；
图9是本发明SIGMA型锗硅器件沟槽的剖面结构示意图；
图10是本发明SIGMA型锗硅器件外延生长后的剖面结构示意图。
具体实施方式
下面结合附图对本发明作详细描述：
实施例一
请参考图5-10，本实施例一提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法，包括以下步骤：
S201，在硅衬底400上形成有源层401；请参考图6，具体为在硅衬底300上生长一定厚度的垫氧化层、氮化硅层、非晶碳化物、氧化物盖帽层，接着进行有源层图形曝光显影刻蚀形成浅沟槽，进而在沟槽填充一定厚度的氧化物并高温快速退火，接着进行化学机械研磨形成平坦的表面，然后调整既定目标的台阶高度并去除剩余氮化硅层，形成有源层401。本实施例一的硅衬底400为PMOS型衬底。
S202，在有源层401上形成晶硅栅极402；请参考图6，具体为在上述硅片的有源层401上生长形成不同厚度的栅氧化层，接着生长一定厚度的氮化硅硬掩膜层、非晶碳化物、氧化物盖帽层，接着进行栅极图形曝光显影刻蚀形成一定关键尺寸的晶硅栅极402。其中晶硅栅极402的上方形成有晶硅栅极硬掩膜404。晶硅栅极402薄膜堆栈包括厚度为的晶硅薄膜、的氮化硅、的非晶碳化物、的氧化硅盖帽层。
S203，形成晶硅栅极侧墙403；请参考图6，具体为对上述硅片预清洗若干时间，接着生长一定厚度的氮化硅侧墙层，然后进行等离子刻蚀清洗，形成一定关键尺寸的晶硅栅极侧墙403。
S204，形成锗硅硬掩化膜405；请参考图6，具体为对上述硅片预清洗若干时间，接着生长一定厚度的氮化硅硬掩膜层并进行氧化处理，形成锗硅硬掩化膜405。
S205，锗硅光刻；具体为对锗硅图形曝光显影，露出PMOS区锗硅生长区域。
S206，锗硅干法刻蚀形成U型浅沟槽406；请参考图6，具体为对上述硅片进行等离子刻蚀，在PMOS区形成一定深度的U型浅沟槽406。在步骤S206中，锗硅干法刻蚀形成U型浅沟槽的深度小于不采用非晶化离子注入形成的沟槽的深度。本步骤中，U型锗硅浅沟槽的深度范围为
S207，对U型浅沟槽在常温下进行非晶化离子注入，使所述浅沟槽底部形成非晶化层408；请参考图7-8，具体为在U型沟槽406的两侧有源层401的上部结构中的任意一侧或者两侧涂布光刻胶407，也可以在U型沟槽406底部涂布光刻胶，在常温环境下对上述硅片上注入一定剂量、特定浓度的硅或锗元素，并控制在一定深度，使U型浅沟槽406的底部形成非晶化层408。图8中向下阵列的箭头方向为离子注入的方向。图8中，PMOS区氮化硅掩膜层因离子注入而非晶化。在本步骤中，非晶化离子注入的离子为Ⅳ族元素，例如硅元素或者锗元素。本步骤中，离子注入能量范围为0.5K-10K，注入剂量范围为9.0E13/cm3-9.0E14/cm3，注入深度范围为离子注入的环境温度为20℃-30℃；
S208，光刻胶干法剥离；请参考图9，具体为对上述硅片进行一定时间的O2氧化处理，去除光刻胶407。此步骤中，与现有技术相比，减少了锗硅等离子刻蚀后的湿法清洗的步骤，其作用是为了避免酸对浅沟道隔绝层的钻蚀。本实施方式由于离子注入时，在U型沟槽406的有源层401的右侧上部结构涂布光刻胶407，因此，右侧上部结构在离子注入后的厚度增加。
S209，TMAH处理形成SIGMA型锗硅沟槽；请参考图9，具体为将上述硅片浸入TMAH溶液中，利用TMAH组分在不同晶面上的刻蚀速度差异，形成一定深度的SIGMA型的锗硅沟槽409。在步骤209中，TMAH的浓度范围为1.0wt％-30.5wt％，温度范围为20℃～80℃，并且TMAH溶液中包含低浓度的稀氟氢酸DHF。
S210，锗硅外延生长。请参考图10，即锗硅外延沉积，形成外延生长结构410。
请参考图3、图9，本发明制作SIGMA型锗硅沟槽的方法，栅极底部距离SIGMA型沟槽中部尖端的深度a小于前者，即a<A；后者锗硅硬掩膜边缘到SIGMA型沟槽中部尖端的距离b与锗硅硬掩膜边缘到栅极边缘的距离相等，即b＝B。图中A、a分别表示现有技术和本发明方案栅极表面距离SIGMA型沟槽尖端的深度；B、b分别表示现有技术和本发明方案锗硅硬掩膜边缘距离SIGMA型沟槽尖端的距离。其中a<A,B＝b。
图9、图10中的PMOS区氮化硅厚度因非晶化，所以在TMAH工艺过程中厚度变得更薄。
上述改进主要是在保证SIMGA型沟槽中部尖端与栅极边缘垂直的情况下，缩小栅极底部距离SIGMA型沟槽中部尖端的深度，最大化锗硅的压应力作用，提高栅极沟道载流子迁移率。
本发明制作SIGMA型锗硅沟槽的方法，锗硅等离子刻蚀等干法刻蚀U型沟槽的深度要相对较浅，其深度要与后续的非晶化离子注入深度相呼应。
本发明制作SIGMA型锗硅沟槽的方法，在锗硅干法刻蚀U型沟槽之后增加一步常温下非晶化离子浅注入的步骤，使所述浅沟槽底部形成非晶化层，其深度要与前面锗硅等离子刻蚀U型沟槽深度相呼应。
实施例二
本实施例二提供一种SIGMA型锗硅半导体器件的制作方法，采用实施例一提供的非晶化离子注入制作SIGMA型锗硅沟槽的方法。
实施例三
本实施例三提供一种基础实施例二的SIGMA型锗硅半导体器件的制作方法制造的SIGMA型锗硅PMOS器件。
本发明不限于上述具体实施方式，凡在本发明的精神和范围内所作出的任何变化，均在本发明的保护范围之内。
Claims (10)
1.一种非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，包括以下步骤：
S201，在硅衬底上形成有源层；
S202，在有源层上形成晶硅栅极；
S203，形成晶硅栅极侧墙；
S204，形成锗硅硬掩化膜；
S205，锗硅光刻；
S206，锗硅干法刻蚀形成U型浅沟槽；
S207，对U型浅沟槽在常温下进行非晶化离子注入，使所述浅沟槽底部形成非晶化层；
S208，光刻胶干法剥离；
S209，TMAH处理形成SIGMA型锗硅沟槽；
S210，锗硅外延生长。
2.如权利要求1所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，在步骤S206中，锗硅干法刻蚀形成U型浅沟槽的深度小于不采用非晶化离子注入形成的沟槽的深度。
3.如权利要求1所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，在步骤S207中，非晶化离子注入的离子为Ⅳ族元素。
4.如权利要求3所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，所述的Ⅳ族元素为硅元素或者锗元素。
5.如权利要求4所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，离子注入能量范围为0.5K-10K，注入剂量范围为9.0E13/cm3-9.0E14/cm3，注入深度范围为
6.如权利要求1所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，在步骤207中，离子注入的环境温度为20℃-30℃。
7.如权利要求1所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，晶硅栅极薄膜堆栈包括厚度为的晶硅薄膜、 的氮化硅、的非晶碳化物、的氧化硅盖帽层。
8.如权利要求1所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，U型锗硅浅沟槽的深度范围为
9.如权利要求1所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法，其特征在于，在步骤209中，TMAH的浓度范围为1.0wt％-30.5wt％，温度范围为20℃～80℃，并且TMAH溶液中包含低浓度的稀氟氢酸。
10.一种SIGMA型锗硅半导体器件的制作方法，其特征在于，采用如权利要求1-9中任一项所述的非晶化离子注入制作SIGMA型锗硅沟槽的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711107170.XA CN107887277A (zh) | 2017-11-10 | 2017-11-10 | 一种制作sigma型锗硅的沟槽及器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711107170.XA CN107887277A (zh) | 2017-11-10 | 2017-11-10 | 一种制作sigma型锗硅的沟槽及器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107887277A true CN107887277A (zh) | 2018-04-06 |
Family
ID=61780146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711107170.XA Pending CN107887277A (zh) | 2017-11-10 | 2017-11-10 | 一种制作sigma型锗硅的沟槽及器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887277A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103107A (zh) * | 2018-08-15 | 2018-12-28 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881656A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN102969247A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构及其形成方法，一种晶体管及其形成方法 |
| CN103426766A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
| CN105529265A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法及mos晶体管 |
| CN106960795A (zh) * | 2016-01-11 | 2017-07-18 | 中芯国际集成电路制造(北京)有限公司 | Pmos晶体管的形成方法 |
| US9716165B1 (en) * | 2016-06-21 | 2017-07-25 | United Microelectronics Corporation | Field-effect transistor and method of making the same |
-
2017
- 2017-11-10 CN CN201711107170.XA patent/CN107887277A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881656A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN102969247A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构及其形成方法，一种晶体管及其形成方法 |
| CN103426766A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
| CN105529265A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法及mos晶体管 |
| CN106960795A (zh) * | 2016-01-11 | 2017-07-18 | 中芯国际集成电路制造(北京)有限公司 | Pmos晶体管的形成方法 |
| US9716165B1 (en) * | 2016-06-21 | 2017-07-25 | United Microelectronics Corporation | Field-effect transistor and method of making the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103107A (zh) * | 2018-08-15 | 2018-12-28 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN101378080A (zh) | 半导体器件及其制造方法 | |
| CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
| KR20040037223A (ko) | 자기 정렬된 이중 산화물 ｕｍｏｓｆｅｔ 디바이스 및이의 형성 방법 | |
| EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN102403227A (zh) | 台阶状硅锗源/漏结构的制造方法 | |
| CN109841572A (zh) | 制造半导体器件的方法 | |
| CN103456673A (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 | |
| CN103021849A (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN105655284A (zh) | 沟槽隔离结构的形成方法 | |
| CN107887277A (zh) | 一种制作sigma型锗硅的沟槽及器件的方法 | |
| CN105448722B (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN103178014B (zh) | 一种u型沟槽的制造方法 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN106856190A (zh) | 半导体结构的形成方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| US20110084332A1 (en) | Trench termination structure | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN111128725B (zh) | 一种igbt器件制备方法 | |
| CN103839823B (zh) | 晶体管的形成方法 | |
| CN103378006B (zh) | 应力记忆技术中形成应力层的方法 | |
| US9590083B2 (en) | ITC-IGBT and manufacturing method therefor | |
| CN109216173B (zh) | 半导体器件的栅极结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |