CN101673685A - 一种掩膜数量减少的沟槽mosfet器件制造工艺 - Google Patents
一种掩膜数量减少的沟槽mosfet器件制造工艺 Download PDFInfo
- Publication number
- CN101673685A CN101673685A CN200910017545A CN200910017545A CN101673685A CN 101673685 A CN101673685 A CN 101673685A CN 200910017545 A CN200910017545 A CN 200910017545A CN 200910017545 A CN200910017545 A CN 200910017545A CN 101673685 A CN101673685 A CN 101673685A
- Authority
- CN
- China
- Prior art keywords
- groove
- polysilicon
- mosfet device
- manufacturing technology
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，包括如下步骤：选择衬底材料；在所述衬底材料上生长外延层；形成阱区域；形成沟槽；氧化生长栅氧化层；淀积多晶硅并进行多晶硅刻蚀；形成N+区域；淀积隔离介质层；进行接触孔的刻蚀，形成P+区域，沉积一层金属，然后光刻金属，刻蚀金属；使生产沟槽MOSFET器件的掩膜数量减少到四。
Description
技术领域：
本发明属于半导体器件制造领域，具体的涉及一种掩膜数量减少，沟槽MOSFET器件的制造工艺。
背景技术：
随着电力电子技术的发展，功率MOSFET器件的应用越来越广泛。为了达到更好的器件性能，出现沟槽结构的MOSFET。沟槽技术使MOSFET的导电沟道从横向变为纵向，增加了元胞密度，提高了功率器件的电流处理能力。
已有沟槽MOSFET的制造工艺包括许多光刻掩膜工艺和掩膜对准工艺，每道工艺都需要生产时间和费用，并且每道工艺都可能产生器件缺陷。减少生产器件所需要的掩膜数量和工艺步骤，可以降低生产成本，并提高产品的成品率。
发明内容：
本发明的目的在于为了避免以上的不足，提供一种掩膜数量减少的沟槽MOSFET器件制造工艺。
本发明所采用的技术方案是：一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，包括如下步骤：选择衬底材料；在所述衬底材料上生长外延层；形成阱区域；形成沟槽；氧化生长栅氧化层；淀积多晶硅并进行多晶硅刻蚀；形成N+区域；淀积隔离介质层；进行接触孔的刻蚀，形成P+区域，沉积一层金属，然后光刻金属，刻蚀金属。
所述的衬底材料为N+(100)晶向，电阻率为0.001～0.002ohm*cm的硅抛光片；外延层的厚度为4～10um左右，且电阻率控制在0.1～10ohm*cm。
在所述的材料上形成沟槽的步骤包括：
在硅材料上生长氧化层，注入硼，并对其推进；
在氧化层上再淀积一层氮化硅或二氧化硅，涂上光致抗蚀剂，进行光刻构图，以暴露沟槽区域；
刻蚀暴露区域的二氧化硅或氮化硅，并去除光致抗蚀剂，然后再刻蚀硅，形成沟槽。沟槽的深度0.8～2.5um。沟槽宽度0.2～2um。
所述的淀积的多晶硅厚度为0.5～1.5um左右。
所述的形成沟槽栅和栅电极的步骤包括：在所述的沟槽形成后，生长一层氧化层，再淀积一层多晶硅。多晶硅覆盖整个硅片，并填充进沟槽，然后再刻蚀多晶硅。将硅片表面的多晶硅全部刻蚀完，只留下沟槽中的多晶硅，作为栅电极。
所述的形成N+区域的步骤包括：注入砷，淀积一层磷硅玻璃，涂附一层光致抗蚀剂，进行接触孔区域的构图，通过干法刻蚀的方法，去除接触孔区域的磷硅玻璃。再进行N+推进。
所述的接触孔区P+区域的形成步骤包括：在N+推进后，注入硼，然后进行推进。
包括：
衬底和外延材料；
形成于外延材料上的P型层；
形成于外延材料中的薄氧化层和沟槽；
生长于氧化层上方，沟槽中的多晶硅层；
形成于外延材料中、沟槽旁边的N+型区域和P+型区域；
在多晶硅层的上方沉积一层的硼磷硅玻璃；
在外延层的表面淀积一层金属。
本发明的有益效果是：使生产沟槽MOSFET器件的掩膜数量减少到四。
附图说明：
图1是原始硅片的示意图；
图2是依据本发明进行阱注入后的示意图；
图3是依据本发明进行氮化硅淀积、阱推进后的示意图；
图4是依据本发明进行沟槽光刻、沟槽刻蚀后的示意图；
图5是依据本发明进行栅氧化层生长后的示意图；
图6是依据本发明多晶硅淀积后的示意图；
图7是依据本发明进行多晶硅刻蚀后的示意图；
图8是依据本发明进行源区注入后的示意图；
图9是依据本发明进行介质隔离层淀积后的示意图；
图10是依据本发明进行接触孔区光刻、刻蚀后的示意图；
图11是依据本发明进行源区推进后的示意图；
图12是依据本发明进行接触区注入后的示意图；
图13是依据本发明进行金属淀积、金属刻蚀后的示意图；
图14是依据本发明生产出的MOSFET器件元胞剖面示意图。
具体实施方式：
下面结合附图详细说明本发明的实施例。
以下参照图1到图13所描述的一个较佳实例对本发明的沟槽MOSFET制造方法进行进一步的说明，以更好地理解本发明及其优点。
图1所示的是原始硅片的示意图。在图1中，原始硅片衬底20可采用N+(100)晶向，电阻率为0.001～0.002ohm*cm，外延层30N-电阻率为0.1～10ohm*cm的硅抛光片；
首先在硅材料上生长一层200～800A左右的氧化层31，作为预注入氧化层；然后，对整个硅片进行硼注入。如图2所示。
再淀积一层氮化硅或氧化层32，厚度约200～5000A，然后对前一步注入的硼进行推进，形成P阱层40，推进温度1100～1175℃，在N2的气氛下进行，如图3所示。
在氮化硅上涂一层光致抗蚀剂(掩膜一)，进行光刻构图，以暴露形成沟槽的区域。刻蚀暴露区域的氮化硅和氧化层。刻蚀时，当接触到硅表面时，停止刻蚀。然后去除光致抗蚀剂，再刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽。如图4所示。
然后湿法刻蚀去除掉氮化硅或氧化层，之后再生长一层300～1000A左右的氧化层33，作为MOSFET器件的栅氧化层。如图5所示。
淀积多晶硅层35，厚度5000～15000A，覆盖整个硅片，并填充进沟槽。如图6所示。
然后进行多晶硅刻蚀。硅片表面的多晶硅全部刻蚀完，只留下沟槽中的多晶硅，作为MOSFET器件的栅电极。如图7所示。
多晶硅刻蚀后，涂一层光致抗蚀剂(掩膜二)，进行光刻构图，暴露源极区域，进行砷注入，形成源极50。如图8所示。
淀积一层大于5000A的硼磷硅玻璃(BPSG)如图9所示；
涂附一层光致抗蚀剂(掩膜三)，进行接触孔区域的构图，通过干法刻蚀的方法，去除接触孔区域的BPSG(硼磷硅玻璃)和硅。如图10所示。
去除光致抗蚀剂，再进行硼磷硅玻璃(BPSG)流动，同时对源极区域的砷进行推进。如图11所示。
进行接触区硼注入形成P+区41，然后采用快速退火工艺，激活注入的硼离子。如图12所示。
溅射一层4～8um左右厚的金属80，然后涂一层光致抗蚀剂(掩膜四)，进行光刻构图，暴露需要隔离的区域。然后进行金属刻蚀，将器件表面的终端、源极和栅极区域的金属分隔开。如图13所示。
最后生产出的器件元胞剖面示意图如图14。
Claims (8)
1、一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，包括如下步骤：选择衬底材料；在所述衬底材料上生长外延层；形成阱区域；形成沟槽；氧化生长栅氧化层；淀积多晶硅并进行多晶硅刻蚀；形成N+区域；淀积隔离介质层；进行接触孔的刻蚀，形成P+区域，沉积一层金属，然后光刻金属，刻蚀金属。
2、根据权利要求1所述的一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，所述的衬底材料为N+(100)晶向，电阻率为0.001～0.002ohm*cm的硅抛光片；外延层的厚度为4～10um左右，且电阻率控制在0.1～10ohm*cm。
3、根据权利要求1所述的一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，在所述的材料上形成沟槽的步骤包括：
在硅材料上生长氧化层，注入硼，并对其推进；
在氧化层上再淀积一层氮化硅或二氧化硅，涂上光致抗蚀剂，进行光刻构图，以暴露沟槽区域；
刻蚀暴露区域的二氧化硅或氮化硅，并去除光致抗蚀剂，然后再刻蚀硅，形成沟槽。沟槽的深度0.8～2.5um。沟槽宽度0.2～2um。
4、根据权利要求1所述的一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，所述的淀积的多晶硅厚度为0.5～1.5um左右。
5、根据权利要求1所述的一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，所述的形成沟槽栅和栅电极的步骤包括：在所述的沟槽形成后，生长一层氧化层，再淀积一层多晶硅。多晶硅覆盖整个硅片，并填充进沟槽，然后再刻蚀多晶硅。将硅片表面的多晶硅全部刻蚀完，只留下沟槽中的多晶硅，作为栅电极。
6、根据权利要求1所述的一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，所述的形成N+区域的步骤包括：注入砷，淀积一层磷硅玻璃，涂附一层光致抗蚀剂，进行接触孔区域的构图，通过干法刻蚀的方法，去除接触孔区域的磷硅玻璃。再进行N+推进。
7、根据权利要求1所述的一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，所述的接触孔区P+区域的形成步骤包括：在N+推进后，注入硼，然后进行推进。
8、根据权利要求1所述的一种掩膜数量减少的沟槽MOSFET器件制造工艺，其特征在于，包括：
衬底和外延材料；
形成于外延材料上的P型层；
形成于外延材料中的薄氧化层和沟槽；
生长于氧化层上方，沟槽中的多晶硅层；
形成于外延材料中、沟槽旁边的N+型区域和P+型区域；
在多晶硅层的上方沉积一层的硼磷硅玻璃；
在外延层的表面淀积一层金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910017545A CN101673685A (zh) | 2009-08-05 | 2009-08-05 | 一种掩膜数量减少的沟槽mosfet器件制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910017545A CN101673685A (zh) | 2009-08-05 | 2009-08-05 | 一种掩膜数量减少的沟槽mosfet器件制造工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101673685A true CN101673685A (zh) | 2010-03-17 |
Family
ID=42020831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910017545A Pending CN101673685A (zh) | 2009-08-05 | 2009-08-05 | 一种掩膜数量减少的沟槽mosfet器件制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101673685A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012034371A1 (en) * | 2010-09-14 | 2012-03-22 | Csmc Technologies Fab1 Co., Ltd. | Mos transistor |
| CN103187291A (zh) * | 2011-12-29 | 2013-07-03 | 立新半导体有限公司 | 一种制备沟槽半导体功率分立器件的方法 |
| CN108428628A (zh) * | 2018-03-05 | 2018-08-21 | 华润微电子（重庆）有限公司 | 一种可降低功率mos器件栅极电阻的制造方法 |
| CN111508830A (zh) * | 2020-04-23 | 2020-08-07 | 中国电子科技集团公司第五十八研究所 | 一种低压高密度trench DMOS器件制造方法 |
-
2009
- 2009-08-05 CN CN200910017545A patent/CN101673685A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012034371A1 (en) * | 2010-09-14 | 2012-03-22 | Csmc Technologies Fab1 Co., Ltd. | Mos transistor |
| CN102403352A (zh) * | 2010-09-14 | 2012-04-04 | 无锡华润上华半导体有限公司 | 一种mos晶体管 |
| CN103187291A (zh) * | 2011-12-29 | 2013-07-03 | 立新半导体有限公司 | 一种制备沟槽半导体功率分立器件的方法 |
| CN103187291B (zh) * | 2011-12-29 | 2016-02-10 | 立新半导体有限公司 | 一种制备沟槽半导体功率分立器件的方法 |
| CN108428628A (zh) * | 2018-03-05 | 2018-08-21 | 华润微电子（重庆）有限公司 | 一种可降低功率mos器件栅极电阻的制造方法 |
| CN108428628B (zh) * | 2018-03-05 | 2020-07-28 | 华润微电子（重庆）有限公司 | 一种可降低功率mos器件栅极电阻的制造方法 |
| CN111508830A (zh) * | 2020-04-23 | 2020-08-07 | 中国电子科技集团公司第五十八研究所 | 一种低压高密度trench DMOS器件制造方法 |
| CN111508830B (zh) * | 2020-04-23 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种低压高密度trench DMOS器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116A (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN107958928A (zh) | 一种基于横向沟道调制的增强型场效应晶体管及其制作方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN105118857B (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN111370306B (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| CN117832067A (zh) | 一种SiC功率器件的注入掩膜刻蚀方法 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN107302022A (zh) | 低损伤表面处理高效率器件及其制作方法 | |
| CN106952959A (zh) | 一种锗硅沟道鳍式场效应晶体管及其制备方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN104637799B (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
| CN104701169A (zh) | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 | |
| CN104900701B (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN107887277A (zh) | 一种制作sigma型锗硅的沟槽及器件的方法 | |
| CN116190227B (zh) | 一种igbt芯片制备方法和igbt芯片 | |
| CN108054099A (zh) | 半导体功率器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100317 |