CN111508830A - 一种低压高密度trench DMOS器件制造方法 - Google Patents
一种低压高密度trench DMOS器件制造方法 Download PDFInfo
- Publication number
- CN111508830A CN111508830A CN202010327725.7A CN202010327725A CN111508830A CN 111508830 A CN111508830 A CN 111508830A CN 202010327725 A CN202010327725 A CN 202010327725A CN 111508830 A CN111508830 A CN 111508830A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- etching
- trench
- layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种低压高密度trench DMOS器件制造方法，属于半导体功率器件技术领域。trench阵列完成后，不做氧化层的去除，直接做牺牲氧化修复trench阵列内表面损伤。trench阵列中多晶硅表面比硅表面高2000~3000Å。再通过氧化层刻蚀技术，把硅表面氧化层干法刻掉，剩余一定厚度的氧化层作为阱注入阻挡层。本发明利用trench阵列刻蚀中掩蔽氧化层来抬高栅引出位置多晶硅高度，避免多晶硅上孔腐蚀打穿栅多晶，提高产品良率和可靠性；通过优化工艺，降低栅极接触孔打穿栅多晶硅短路问题，从而提高产品良率与可靠性。
Description
技术领域
本发明涉及半导体功率器件技术领域，特别涉及一种低压高密度trench DMOS器件制造方法。
背景技术
随着VDMOS产品应用领域的不断扩大和工艺线能力的不断提升，业界对产品能效的要求也越来越高。普通低压Trench DMOS产品，因其沟道电阻占比较大，优化方向为缩小原胞尺寸和沟道浅结工艺。以N20V产品为例，目前市面上批量产品原胞单元已经降低到0.9um，阱深度约0.5~0.7um，这种产品栅电极一般都是通过大trench栅槽在管芯边缘引出。在目前的工艺条件下，由于集成度高，trench为浅槽，栅极多晶硅在引出接触孔时容易被孔打穿，产品出现低良问题。
发明内容
本发明的目的在于提供一种低压高密度trench DMOS器件制造方法，以解决目前的工艺在栅极多晶硅引出接触孔时容易被孔打穿、造成产品良率低的问题。
为解决上述技术问题，本发明提供一种低压高密度trench DMOS器件制造方法，包括：
在硅材料上淀积氧化层，刻蚀出trench阵列并去除损伤的硅表面；
在trench阵列中生长栅氧化层，并淀积多晶硅栅；
刻蚀掉表面多晶硅栅同时增加过刻蚀量，保证工艺窗口；再刻蚀trench阵列之间的部分氧化层；
将剩余的氧化层作为注入阻挡层，利用B离子注入工艺对硅材料实现阱注入，并通过高温推结把阱推到合适深度；
通过光刻和高剂量As离子在原胞区域注入，并激活形成源区；
淀积USG、BPSG、TEOS形成介质层，通过光刻和腐蚀工艺，做正面源极和栅极接触孔引出；
溅射金属并利用光刻腐蚀做出源极和栅极。
可选的，刻蚀出trench阵列包括：
通过光刻和干法腐蚀工艺，先对氧化层进行刻蚀；
将氧化层作为掩蔽层，刻蚀出trench阵列。
可选的，在溅射金属并利用光刻腐蚀做出源极和栅极之后，所述低压高密度trench DMOS器件制造方法还包括：
在器件整体淀积钝化介质，并光刻腐蚀，除栅极和源极需要打线引出区域外，其他区域覆盖上钝化层。
可选的，所述氧化层为TEOS材料。
可选的，所述氧化层的高度为4000~8000Å。
在本发明中提供了一种低压高密度trench DMOS器件制造方法，trench阵列完成后，不做氧化层的去除，直接做牺牲氧化修复trench阵列内表面损伤。trench阵列中多晶硅表面比硅表面高2000~3000Å。再通过氧化层刻蚀技术，把硅表面氧化层干法刻掉，剩余一定厚度的氧化层作为阱注入阻挡层。本发明利用trench阵列刻蚀中掩蔽氧化层来抬高栅引出位置多晶硅高度，避免多晶硅上孔腐蚀打穿栅多晶，提高产品良率和可靠性；通过优化工艺，降低栅极接触孔打穿栅多晶硅短路问题，从而提高产品良率与可靠性。
附图说明
图1是在外延材料上淀积氧化层的示意图；
图2是对氧化层进行刻蚀的示意图；
图3是刻蚀出trench阵列的示意图；
图4是生长栅氧化层和淀积多晶硅栅的示意图；
图5是刻蚀多晶硅栅和去除氧化层的示意图；
图6是实现阱注入的示意图；
图7是形成有源区的示意图；
图8是做正面源极和栅极接触孔引出示意图；
图9是做出源极和栅极的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种低压高密度trench DMOS器件制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种低压高密度trench DMOS器件制造方法，包括如下步骤：
在合适的外延材料上淀积一层氧化层，在本实施例一中选用硅作为外延材料，淀积的氧化层为TEOS材料，TEOS材料的高度为4000~8000Å，如图1所示；
在硅材料上利用光刻和干法腐蚀工艺，先对氧化层进行刻蚀，如图2所示；
利用剩余的氧化层作为掩蔽层，刻蚀出trench阵列，如图3；
保留作为掩蔽层的氧化层，通过牺牲氧化工艺去除trench阵列中表面硅损伤，利用热氧化生长一定厚度栅氧化层，在trench阵列中淀积多晶硅栅Poly，如图4所示；
利用干法回刻工艺，刻蚀掉表面多晶硅栅同时增加一定的过刻蚀量，保证工艺窗口；在利用氧化层干法刻蚀工艺，刻蚀trench阵列之间的硅表面上用作掩蔽层的氧化层，保留少量氧化层作为后续注入阻挡层，此时trench阵列中的多晶硅栅高于硅表面3000Å左右，如图5；
利用B离子注入工艺，对硅材料实现阱注入，并通过高温推结把阱推到合适深度，如图6；
通过光刻和高剂量As离子在原胞区域注入，并选择合适温度激活形成源区，如图7；
淀积USG、BPSG、TEOS形成介质层，通过光刻和腐蚀工艺，做正面源极和栅极接触孔引出，如图8；
溅射金属（例如ALCU：铝铜合金），并利用光刻腐蚀做出源极和栅极，如图9；
在器件整体淀积钝化介质，并光刻腐蚀，除栅极和源极需要打线引出区域外，其他区域覆盖上钝化层，钝化层可根据实际需要选择是否作业。以上注入是以N型DMOS为例，P型DMOS注入类型相反。
本发明的方法通过优化工艺，把作为栅极引出的多晶硅加厚，以免栅极接触孔引出打穿多晶硅导致参数失效，从而提高产品良率与可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (5)
1. 一种低压高密度trench DMOS器件制造方法，其特征在于，包括：
在硅材料上淀积氧化层，刻蚀出trench阵列并去除损伤的硅表面；
在trench阵列中生长栅氧化层，并淀积多晶硅栅；
刻蚀掉表面多晶硅栅同时增加过刻蚀量，保证工艺窗口；再刻蚀trench阵列之间的部分氧化层；
将剩余的氧化层作为注入阻挡层，利用B离子注入工艺对硅材料实现阱注入，并通过高温推结把阱推到合适深度；
通过光刻和高剂量As离子在原胞区域注入，并激活形成源区；
依次淀积USG、BPSG、TEOS形成介质层，通过光刻和腐蚀工艺，做正面源极和栅极接触孔引出；
溅射金属并利用光刻腐蚀做出源极和栅极。
2.如权利要求1所述的低压高密度trench DMOS器件制造方法，其特征在于，刻蚀出trench阵列包括：
通过光刻和干法腐蚀工艺，先对氧化层进行刻蚀；
将氧化层作为掩蔽层，刻蚀出trench阵列。
3.如权利要求1所述的低压高密度trench DMOS器件制造方法，其特征在于，在溅射金属并利用光刻腐蚀做出源极和栅极之后，所述低压高密度trench DMOS器件制造方法还包括：
在器件整体淀积钝化介质，并光刻腐蚀，除栅极和源极需要打线引出区域外，其他区域覆盖上钝化层。
4.如权利要求1所述的低压高密度trench DMOS器件制造方法，其特征在于，所述氧化层为TEOS材料。
5.如权利要求1所述的低压高密度trench DMOS器件制造方法，其特征在于，所述氧化层的高度为4000~8000Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010327725.7A CN111508830B (zh) | 2020-04-23 | 2020-04-23 | 一种低压高密度trench DMOS器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010327725.7A CN111508830B (zh) | 2020-04-23 | 2020-04-23 | 一种低压高密度trench DMOS器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111508830A true CN111508830A (zh) | 2020-08-07 |
| CN111508830B CN111508830B (zh) | 2022-08-02 |
Family
ID=71864197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010327725.7A Active CN111508830B (zh) | 2020-04-23 | 2020-04-23 | 一种低压高密度trench DMOS器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111508830B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| CN101673685A (zh) * | 2009-08-05 | 2010-03-17 | 科达半导体有限公司 | 一种掩膜数量减少的沟槽mosfet器件制造工艺 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
| CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
-
2020
- 2020-04-23 CN CN202010327725.7A patent/CN111508830B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| CN101673685A (zh) * | 2009-08-05 | 2010-03-17 | 科达半导体有限公司 | 一种掩膜数量减少的沟槽mosfet器件制造工艺 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
| CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111508830B (zh) | 2022-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101371337B (zh) | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 | |
| CN100365826C (zh) | 沟槽型功率金属氧化物半导体栅器件 | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| US8753963B2 (en) | Manufacturing method of multi-trench termination structure for semiconductor device | |
| CN111463281A (zh) | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN111430453A (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN111463283A (zh) | 集成启动管、采样管和二极管的dmos结构及其制备方法 | |
| CN108231913A (zh) | 一种沟槽肖特基二极管的结构及其制造方法 | |
| CN106298544B (zh) | 沟槽dmos器件的制造方法和结构 | |
| JP2017525139A (ja) | スプリットゲート型パワーデバイスの製造方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN111508830B (zh) | 一种低压高密度trench DMOS器件制造方法 | |
| WO2021169381A1 (zh) | 一种优化电特性的dmos | |
| CN108922888B (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN110707155A (zh) | 能改善反向恢复特性的屏蔽栅mos结构及其制作方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN102214603A (zh) | 具有肖特基二极管的功率半导体结构及其制造方法 | |
| CN111710714B (zh) | 场板和半导体器件的制作方法及半导体器件 | |
| CN210605712U (zh) | 一种rc-igbt器件版图 | |
| CN110197791B (zh) | 多晶硅作为源区的沟槽mosfet结构及其制备方法 | |
| CN111769157A (zh) | 高密度沟槽器件结构及其制造方法 | |
| CN113793873A (zh) | 金属层作为源区的p型mosfet结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |