CN105845735A - 一种mosfet及其制备方法 - Google Patents
一种mosfet及其制备方法 Download PDFInfo
- Publication number
- CN105845735A CN105845735A CN201610273663.XA CN201610273663A CN105845735A CN 105845735 A CN105845735 A CN 105845735A CN 201610273663 A CN201610273663 A CN 201610273663A CN 105845735 A CN105845735 A CN 105845735A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- contact hole
- polysilicon
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000000873 masking effect Effects 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 238000001259 photo etching Methods 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 239000013049 sediment Substances 0.000 claims description 30
- 238000002347 injection Methods 0.000 claims description 29
- 239000007924 injection Substances 0.000 claims description 29
- 230000005465 channeling Effects 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。一种MOSFET的制备方法，在掩蔽层的掩蔽下对外延层进行漏区通孔的刻蚀；生长氧化层，进行各向异性刻蚀，去除漏区通孔底部的氧化层，表面掩蔽层仍有一定厚度保留；淀积多晶硅，多晶硅刻蚀，去除掩蔽层表面的多晶硅，重新淀积掩蔽层形成沟槽；栅氧生长和多晶硅淀积；多晶硅刻蚀和沟道区光刻和注入、退火、源区光刻和注入；进行接触孔光刻，刻蚀；淀积第一金属层，填充源极接触孔和漏极接触孔及栅极接触孔；对第一金属层进行化学机械抛光。本发明将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。
Description
技术领域
本发明涉及半导体领域，更确切地说是一种MOSFET及其制备方法。
背景技术
随着封装技术的发展，电子行业中出现了多种新型的封装形式，这些封装形式对芯片的要求也发生了不同的变化，在某一些封装形式中，要求芯片的引出端必须都在芯片的表面，而传统MOSFET器件的漏端引出是在芯片背面。因此，传统MOSFET器件无法满足某些封装要求，特别是目前应用广泛的多芯片封装(MCP)和芯片尺寸封装(CSP)。
传统MOSFET器件的漏端引出是在芯片背面，无法满足在芯片正面打线接触的封装要求，本发明在传统MOSFET器件的工艺中引入通孔工艺，将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。
传统MOSFET器件工艺有五次光刻和四次光刻两种(实际工艺中钝化层光刻不计算在内)，五次光刻工艺按照先后顺序分别为沟槽，沟道区，源区，接触孔和金属层，四次光刻工艺按照先后顺序分别为沟槽，源区，接触孔和金属层。
现有技术的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出。
发明内容
本发明的目的是提供一种MOSFET及其制备方法，其可以解决现有技术中的MOSFET的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出的缺点。
本发明采用以下技术方案：
一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。
还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成 的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。
还包括一漏极通孔，所述漏极通孔设于所述外延层，所述漏极通孔的侧壁上淀设有氧化层，所述氧化层内淀设有多晶硅，且所述多晶硅将所述漏极通孔淀设满。
还包括漏极接触孔，其设于所述漏极通孔内的多晶硅内，且所述漏极接触孔穿过所述介质层，且所述漏极通孔内淀设有第一金属。
还包括一源区注入区，所述源区注入区为所述沟道区内杂质注入形成。
还包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述源区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅将所述第一栅极沟槽内部填满。
还包括源极接触孔，且所述源极接触孔设于所述沟道注入区内，且所述源极接触孔穿过所述介质层，且所述源极接触孔内淀设有第一金属，且对所述源极接触孔的底部注入，形成源极接触孔注入区，且所述源极接触孔注入区位于所述沟道注入区内。
还包括若干栅极沟槽，且所述栅极沟槽设于所述沟道注入区内，且所述栅极沟槽的底部设于所述外延层内，所述栅极沟槽内设有栅氧化层及多晶硅，所述栅极沟槽包括一第二栅极沟槽、若干第三栅极沟槽及一第四栅极沟槽，所述第三栅极沟槽设于所述第二栅极沟槽及所述第四栅极沟槽的中间，且所述第二栅极沟槽及所述第三栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅将所述第二栅极沟槽和所述第三栅极沟槽的内部填满，所述第四栅极沟槽的侧壁上淀设有多晶硅，且所述栅氧化层淀设于所述第四栅极沟槽的侧壁及底部外围上，且所述第四栅极沟槽内部还淀设有介质层，且所述介质层将所述第四栅极沟槽填满。
还包括栅极接触孔，其穿过所述介质层，且所述栅极接触孔包括第一栅极接触孔、第二栅极接触孔和第三栅极接触孔，所述第一栅极接触孔设于所述第二栅极沟槽的多晶硅内，且所述第二栅极接触孔设于所述第四栅极沟槽远离第三栅极沟槽侧壁的多晶硅内，所述第三栅极接触孔设于所述沟道注入区内，且所述第三栅极接触孔穿过所述介质层，且对所述第三栅极接触孔的底部注入，且所述第二栅极接触孔和所述第三栅极接触孔通过第二金属层连接。
一种制备MOSFET的制备方法，包括以下步骤：
在掩蔽层的掩蔽下对外延层进行漏区通孔的刻蚀；
生长氧化层，进行各向异性刻蚀，去除漏区通孔底部的氧化层，表面掩蔽层仍有一定厚度保留；
淀积多晶硅，填充漏区通孔，并对多晶硅进行掺杂；
多晶硅刻蚀，去除掩蔽层表面的多晶硅，重新淀积掩蔽层，在掩蔽层的掩蔽下对外延层进行沟槽刻蚀，形成沟槽；
栅氧生长和多晶硅淀积；
多晶硅刻蚀和沟道区光刻和注入、退火、源区光刻和注入；
进行接触孔光刻，刻蚀；
去除光刻胶，进行接触孔注入，淀积第一金属层，填充源极接触孔和漏极接触孔及栅极接触孔；
对第一金属层进行化学机械抛光，；
淀积第二金属层，并进行光刻，刻蚀；
钝化层淀积及引出孔光刻、刻蚀。
本发明的优点是：将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。
附图说明
下面结合实施例和附图对本发明进行详细说明，其中：
图 1是本发明的MOSFET的结构示意图。
图 2至图 13是本发明的场效应晶体管制备方法的中间体的结构示意图。
具体实施方式
下面结合附图进一步阐述本发明的具体实施方式：
如 图 1所示，本发明公开了一种MOSFET,包括漏极130、源极120和栅极110，且所述漏极130、源极120和栅极110设于同侧。
本发明的MOSFET将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。
本发明包括一基片10及设于所述基片10一侧的外延层20，且所述外延层20的另一侧还淀设有介质形成的介质层70，且所述外延层内设有沟道注入区60，且所述沟道注入区60为所述外延层杂质注入形成。本发明包括一源区注入区50，所述源区注入区50为沟道注入区内杂质注入形成。
本发明漏极通孔27内部淀设有第一金属80，且所述漏极通孔27设于所述外延层20内，穿过介质层30和沟道注入区，所述漏极通孔27的侧壁上淀设有氧化层30，内部淀设有多晶硅40，且所述多晶硅40将所述漏极通孔淀设满，还包括漏极接触孔87，其设于所述漏极通孔27内的多晶硅40内，且所述漏极接触孔87穿过所述介质层70，且所述漏极接触孔87内淀设有第一金属80。通过该漏极通孔和漏极接触孔将漏端从芯片的背面引到了芯片的正面，从而满足了封装的要求。
本发明包括若干第一栅极沟槽23，且所述第一栅极沟槽设于所述源区注入区50内，且所述第一栅极沟槽23的底部设于所述外延层20内，所述第一栅极沟槽23内淀设有栅氧化层30及多晶硅40，且所述第一栅极沟槽23的底部及侧壁上淀设有栅氧化层30，所述多晶硅40将所述第一栅极沟槽23内部填满。
本发明还包括源极接触孔82、83，且所述源极接触孔82、83设于所述沟道注入区50内，且所述源极接触孔82、83穿过所述介质层，且所述源极接触孔82、83内淀设有第一金属，且对所述源极接触孔82、83的底部注入区88，且所述源极接触孔注入区设于沟道注入区内。
本发明还包括第二金属层90，其淀设于介质层70上，且所述第二金属层90与源极接触
孔82、83内的第一金属80接触，形成源极的引出极。
本发明还包括若干栅极沟槽24、25、26，且所述栅极沟槽24、25、26设于所述沟道注入区60内，且所述栅极沟槽24、25、26的底部设于所述外延层20内，所述栅极沟槽24、25、26内设有栅氧化层30及多晶硅40，所述栅极沟槽包括一第二栅极沟槽24、若干第三栅极沟槽25及一第四栅极沟槽26，所述第三栅极沟槽25设于所述第二栅极沟槽24及所述第四栅极沟槽26的中间，且所述第二栅极沟槽24及所述第三栅极沟槽25的底部及侧壁上淀设有栅氧化层30，所述多晶硅40将所述第二栅极沟槽24和所述第三栅极沟槽25的内部填满，所述第四栅极沟槽26的底部外围及侧壁上淀设有栅氧化层30，且所述第四栅极沟槽26内部还淀设有介质层74，且所述介质层74将所述第四栅极沟槽26填满。
本发明还包括栅极接触孔84、85、86，且所述栅极接触孔包括第一栅极接触孔84、第二栅极接触孔85和第三栅极接触孔86，所述第一栅极接触孔84设于所述第二栅极沟槽21的多晶硅40内，且所述第二栅极接触孔85设于所述第四栅极沟槽26远离第三栅极沟槽侧壁的多晶硅40内，所述第三栅极接触孔86设于所述沟道注入区60内，且所述第三栅极接触孔穿过所述介质层70，且对所述第三栅极接触孔86的底部注入形成接触孔注入部88，且所述第二栅极接触孔和所述第三栅极接触孔通过第二金属层连接。
本发明还包括第二金属层90，其淀设于介质层70上，且所述第二金属层90与栅极接触孔84、85、86内的第一金属80接触，形成栅极的引出极，第一栅极接触孔84与第二栅极接触孔85和第三栅极接触孔的第二金属相互断开。
本发明还公开了MOSFET的制备方法，具体包括以下步骤：
在基片上进行外延生长：根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成，如图 3所示。选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成，在外延层上生长一层掩蔽层，该掩蔽层的作用是为后面的漏区通孔刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合；
淀积掩蔽层，进行漏区通孔光刻，掩蔽层刻蚀：进行漏区通孔光刻，并对掩蔽层进行刻蚀，刻蚀出漏区通孔刻蚀窗口271，如图 4所示。
去除光刻胶，进行漏区通孔刻蚀：去除光刻胶，进行漏区通孔刻蚀，在掩蔽层的掩蔽作用下形成漏区通孔27，如图 5所示。
淀积多晶硅，填充漏区通孔，并对多晶硅40进行掺杂，降低电阻率，如图 6所示。生长氧化层，并进行各向异性刻蚀，将漏区通孔底部的氧化层刻蚀掉，保留漏区通孔侧壁的氧化层，淀积多晶硅，如图 6所示，填充漏区通孔，并对多晶硅进行重掺杂，降低电阻率，掺杂方式可以为多晶硅淀积时直接掺杂，也可以为多晶硅淀积后，注入再退火。
多晶硅刻蚀，去除掩蔽层表面的多晶硅，重新淀积掩蔽层，进行沟槽光刻，并刻蚀掩蔽层，，该掩蔽层21的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合，进行沟槽光刻光刻胶22，并对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口，如图 7所示。
去除光刻胶，进行沟槽刻蚀：在掩蔽层的掩蔽作用下形成沟槽23、24、25、26，且该沟槽包括第一栅极沟槽23和栅极沟槽，且栅极沟槽包括第一栅极槽24、第三栅极沟槽25和第四栅极沟槽26，且其中第四栅极沟槽26为大尺寸沟槽，如图 8所示。
去除掩蔽层，生长栅氧，淀积多晶硅，并进行多晶硅掺杂：去除掩蔽层，进行牺牲氧化，并去掉氧化层；生长栅氧化层30，淀积多晶硅40，并对多晶硅40进行重掺杂，降低电阻率，如图 9所示。
多晶硅刻蚀，去除外延表面的多晶硅，进行沟道区光刻、注入、退火，源区光刻、注入、退火：刻蚀掉多余的多晶硅40，使多晶硅表面40与源区表面相平，即源区表面的多晶硅被刻蚀掉，但沟槽内的多晶硅保留，形成MOSFET的栅极；进行沟道注入区60光刻、注入，去除光刻胶，并进行退火，得到期望的沟道区杂质分布，形成注入沟道区60，并在第四栅极沟槽26的底部形成注入区61；进行源区光刻、注入，去除光刻胶，并进行退火，激活杂质，形成源区注入区50，如图 10所示。
淀积介质层，进行接触孔光刻，刻蚀介质层，并刻蚀外延层，深度应在源区结深与沟道区结深之间：淀积介质层70，介质层的成分为氧化硅，再淀积一层掩蔽层71，掩蔽层71材料 为氮化硅，进行漏区通孔光刻，去除光刻胶72，形成漏区通孔的刻蚀窗口和掩蔽层刻蚀，将漏区通孔位置上的掩蔽层刻蚀掉，如图 11所示。
淀积介质层，进行接触孔光刻，刻蚀介质层，并刻蚀外延层，深度应在源区结深与沟道区结深之间，如图 11所示，得到源极接触孔和栅极接触孔。
去除光刻胶，进行接触孔注入，并进行退火；淀积第一金属层，填充源极接触孔和漏极接触孔及栅极接触孔，如图 12所示，第一金属的材料为钨。
对第一金属层进行化学机械抛光，通过化学机械抛光去除硅片表面多余的第一层金属，保留源极接触孔、漏极通孔和栅极接触孔内的第一层金属，如图 13所示。
淀积第二金属层，并进行光刻，刻蚀：淀积第二层金属90，并进行光刻、刻蚀，形成MOSFET引出电极，第二层金属材料为铝铜合金或者铝硅铜合金，其成分组成为半导体行业常用材料，如图13所示。
钝化层淀积及引出孔光刻、刻蚀，淀积钝化层100，钝化层材料为氧化硅、氮化硅或其复合材料制成，对芯片表面形成保护，进行光刻、刻蚀，将第二层金属表面的钝化层去除，留出封装打线接触的引出孔。
本发明中漏极引出孔制备步骤可以在源极引出孔的制备之前或之后。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种MOSFET,其特征在于，包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。
2.根据权利要求1所述的MOSFET,其特征在于，还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。
3.根据权利要求2所述的MOSFET，其特征在于，还包括一漏极通孔，所述漏极通孔设于所述外延层内，且所述漏极通孔穿过所述沟道注入区，所述漏极通孔的侧壁上淀设有氧化层，所述氧化层内淀设有多晶硅，且所述多晶硅将所述漏极通孔淀设满。
4.根据权利要求3所述的MOSFET，其特征在于，还包括漏极接触孔，其设于所述漏极通孔内的多晶硅内，且所述漏极接触孔穿过所述介质层，且所述漏极通孔内淀设有第一金属。
5.根据权利要求1至4中任意一项所述的MOSFET，其特征在于，还包括一源区注入区，所述源区注入区为所述沟道区内杂质注入形成。
6.根据权利要求5所述的MOSFET，其特征在于，还包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述源区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅将所述第一栅极沟槽内部填满。
7.根据权利要求6所述的MOSFET，其特征在于，还包括源极接触孔，且所述源极接触孔设于所述沟道注入区内，且所述源极接触孔穿过所述介质层，且所述源极接触孔内淀设有第一金属，且对所述源极接触孔的底部注入，形成源极接触孔注入区，且所述源极接触孔注入区位于所述沟道注入区内。
8.根据权利要求5所述的MOSFET，其特征在于，还包括一第二栅极沟槽、若干第三栅极沟槽及一第四栅极沟槽，且所述第二栅极沟槽、第三栅极沟槽及第四栅极沟槽设于所述沟道注入区内，且所述第二栅极沟槽、第三栅极沟槽及第四栅极沟槽的底部设于所述外延层内，所述第二栅极沟槽、第三栅极沟槽及第四栅极沟槽内设有栅氧化层及多晶硅，所述第三栅极沟槽设于所述第二栅极沟槽及所述第四栅极沟槽的中间，且所述第二栅极沟槽及所述第三栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅将所述第二栅极沟槽和所述第三栅极沟槽的内部填满，所述第四栅极沟槽的侧壁上淀设有多晶硅，且所述栅氧化层淀设于所述第四栅极沟槽的侧壁及底部外围上，且所述第四栅极沟槽内部还淀设有介质层，且所述介质层将所述第四栅极沟槽填满。
9.根据权利要求8所述的MOSFET，其特征在于，还包括栅极接触孔，其穿过所述介质层，且所述栅极接触孔包括第一栅极接触孔、第二栅极接触孔和第三栅极接触孔，所述第一栅极接触孔设于所述第二栅极沟槽的多晶硅内，且所述第二栅极接触孔设于所述第四栅极沟槽远离第三栅极沟槽侧壁的多晶硅内，所述第三栅极接触孔设于所述沟道注入区内，且对所述第三栅极接触孔的底部注入，且所述第二栅极接触孔和所述第三栅极接触孔通过第二金属层连接。
10.一种制备如权利要求1至9中任意一项所述的MOSFET的制备方法，其特征在于，包括以下步骤：
在掩蔽层的掩蔽下对外延层进行漏区通孔的刻蚀；
生长氧化层，进行各向异性刻蚀，去除漏区通孔底部的氧化层，表面掩蔽层仍有一定厚度保留；
淀积多晶硅，填充漏区通孔，并对多晶硅进行掺杂；
多晶硅刻蚀，去除掩蔽层表面的多晶硅，重新淀积掩蔽层，在掩蔽层的掩蔽下对外延层进行沟槽刻蚀，形成沟槽；
栅氧生长和多晶硅淀积；
多晶硅刻蚀和沟道区光刻和注入、退火、源区光刻和注入；
进行接触孔光刻，刻蚀；
去除光刻胶，进行接触孔注入，淀积第一金属层，填充源极接触孔和漏极接触孔及栅极接触孔；
对第一金属层进行化学机械抛光；
淀积第二金属层，并进行光刻，刻蚀；
钝化层淀积及引出孔光刻、刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610273663.XA CN105845735A (zh) | 2016-04-28 | 2016-04-28 | 一种mosfet及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610273663.XA CN105845735A (zh) | 2016-04-28 | 2016-04-28 | 一种mosfet及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105845735A true CN105845735A (zh) | 2016-08-10 |
Family
ID=56590265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610273663.XA Pending CN105845735A (zh) | 2016-04-28 | 2016-04-28 | 一种mosfet及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105845735A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190030A (zh) * | 2019-06-24 | 2019-08-30 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
| CN111508830A (zh) * | 2020-04-23 | 2020-08-07 | 中国电子科技集团公司第五十八研究所 | 一种低压高密度trench DMOS器件制造方法 |
| CN116031153A (zh) * | 2023-03-28 | 2023-04-28 | 江苏长晶科技股份有限公司 | 一种沟槽mosfet器件的制造方法及其结构 |
| CN110190030B (zh) * | 2019-06-24 | 2024-06-04 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877528A (en) * | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
| US20060071271A1 (en) * | 2004-09-24 | 2006-04-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
| CN101095218A (zh) * | 2004-08-03 | 2007-12-26 | 飞兆半导体公司 | 使用沉陷沟槽具有顶部漏极的半导体功率器件 |
| CN101145572A (zh) * | 2005-12-06 | 2008-03-19 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101339958A (zh) * | 2007-07-03 | 2009-01-07 | 三洋电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN101656268A (zh) * | 2009-07-24 | 2010-02-24 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN101887915A (zh) * | 2009-05-15 | 2010-11-17 | 精材科技股份有限公司 | 功率金属氧化物半导体场效应晶体管封装体 |
| JP4617688B2 (ja) * | 2004-03-12 | 2011-01-26 | 富士電機システムズ株式会社 | トレンチ横型半導体装置およびその製造方法 |
| CN103730494A (zh) * | 2012-10-10 | 2014-04-16 | 深圳市力振半导体有限公司 | 一种芯片尺寸封装半导体功率器件的结构 |
| CN205900549U (zh) * | 2016-04-28 | 2017-01-18 | 上海格瑞宝电子有限公司 | 一种mosfet |
-
2016
- 2016-04-28 CN CN201610273663.XA patent/CN105845735A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877528A (en) * | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
| JP4617688B2 (ja) * | 2004-03-12 | 2011-01-26 | 富士電機システムズ株式会社 | トレンチ横型半導体装置およびその製造方法 |
| CN101095218A (zh) * | 2004-08-03 | 2007-12-26 | 飞兆半导体公司 | 使用沉陷沟槽具有顶部漏极的半导体功率器件 |
| US20080142883A1 (en) * | 2004-08-03 | 2008-06-19 | Grebs Thomas E | Power Transistor with Trench Sinker for Contacting the Backside |
| CN100576466C (zh) * | 2004-08-03 | 2009-12-30 | 飞兆半导体公司 | 使用沉陷沟槽具有顶部漏极的半导体功率器件 |
| US20060071271A1 (en) * | 2004-09-24 | 2006-04-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
| CN101145572A (zh) * | 2005-12-06 | 2008-03-19 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101339958A (zh) * | 2007-07-03 | 2009-01-07 | 三洋电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN101887915A (zh) * | 2009-05-15 | 2010-11-17 | 精材科技股份有限公司 | 功率金属氧化物半导体场效应晶体管封装体 |
| CN101656268A (zh) * | 2009-07-24 | 2010-02-24 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN103730494A (zh) * | 2012-10-10 | 2014-04-16 | 深圳市力振半导体有限公司 | 一种芯片尺寸封装半导体功率器件的结构 |
| CN205900549U (zh) * | 2016-04-28 | 2017-01-18 | 上海格瑞宝电子有限公司 | 一种mosfet |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190030A (zh) * | 2019-06-24 | 2019-08-30 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
| CN110190030B (zh) * | 2019-06-24 | 2024-06-04 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
| CN111508830A (zh) * | 2020-04-23 | 2020-08-07 | 中国电子科技集团公司第五十八研究所 | 一种低压高密度trench DMOS器件制造方法 |
| CN111508830B (zh) * | 2020-04-23 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种低压高密度trench DMOS器件制造方法 |
| CN116031153A (zh) * | 2023-03-28 | 2023-04-28 | 江苏长晶科技股份有限公司 | 一种沟槽mosfet器件的制造方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100848968B1 (ko) | 싱커 트렌치를 사용하는 상부 드레인을 구비한 전력 반도체장치 | |
| DE102015113250B4 (de) | Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur | |
| CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| DE102015114904A1 (de) | Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| CN106981488A (zh) | 半导体器件及其制造方法 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN106328540B (zh) | 半导体器件结构及其形成方法 | |
| US10164037B2 (en) | Semiconductor device structure and method for forming the same | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN111952237B (zh) | 半导体元件及其制备方法 | |
| TW202137570A (zh) | 半導體元件及其製造方法 | |
| CN106298934B (zh) | 一种鞘层沟道结构的垂直纳米线器件及其制备方法 | |
| CN105762193A (zh) | 一种mosfet及其制备方法 | |
| CN106684126A (zh) | 一种沟槽型晶体管器件结构及制作方法 | |
| CN205900549U (zh) | 一种mosfet | |
| CN105845735A (zh) | 一种mosfet及其制备方法 | |
| CN105870172A (zh) | 一种mosfet及其制备方法 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN104124145B (zh) | 一种半导体器件的制造方法 | |
| CN110400845A (zh) | 半导体器件及其制造方法 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN205723550U (zh) | 一种mosfet | |
| US11735471B2 (en) | Semiconductor structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160810 |
|
| RJ01 | Rejection of invention patent application after publication |