CN110190030B - 一种通过连接孔改善uis的方法及功率器件 - Google Patents
一种通过连接孔改善uis的方法及功率器件 Download PDFInfo
- Publication number
- CN110190030B CN110190030B CN201910550408.9A CN201910550408A CN110190030B CN 110190030 B CN110190030 B CN 110190030B CN 201910550408 A CN201910550408 A CN 201910550408A CN 110190030 B CN110190030 B CN 110190030B
- Authority
- CN
- China
- Prior art keywords
- connecting hole
- layer
- upper side
- oxide layer
- mixed gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 210000000746 body region Anatomy 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 13
- 239000007924 injection Substances 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 238000004026 adhesive bonding Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 230000000873 masking effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Abstract
本发明公开了一种通过连接孔改善UIS的方法及功率器件。该方法在介质层上侧进行孔涂胶及曝光处理，在第一混合气体下将源区上侧的介质层和栅氧化层刻蚀出第一连接孔；在第二混合气体下将第一连接孔下侧的源区和体区内刻蚀出第二连接孔；向第二连接孔下侧的体区内进行孔注入和退火操作，以形成月牙状的接触区。本发明通过将源区连接孔分成两个步骤制作，在第二混合气体下刻蚀时，第二混合气体形成的保护膜较薄，进而将第二连接孔设置成圆形或椭圆形状，在进行孔注入和扩散后，形成的接触区呈月牙状，接触区分布的面积更广，有利于基区电阻的减小，从而防止寄生三极管的导通，进而提高了UIS能力，效果显著。
Description
技术领域
本发明涉及半导体领域，具体涉及一种通过连接孔改善UIS的方法及功率器件。
背景技术
UIS原理：N+源极/P-基区/N-EPI层形成寄生三极管，P-基区的浓度过低会导致基区电阻Rb大，基区通过电流时，当Vb＝Ib*Rb>0.7V时寄生三极管会导通并形成正反馈，Ib电流会越来越大，器件持续发热导致器件热失效。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种通过连接孔改善UIS的方法及功率器件。
为实现上述目的，在第一方面，本发明提供了一种通过连接孔改善UIS的方法，包括以下步骤:
步骤1：提供第一导电类型的衬底，并在所述衬底上侧制作外延层；
步骤2：在所述外延层上侧长氧化层作为掩蔽层；
步骤3：在所述掩蔽层上侧涂胶，并光刻出若干沟槽开口区；
步骤4：依次对所述沟槽开口区下侧的掩蔽层和外延层进行刻蚀，以形成若干沟槽；
步骤5：刻蚀掉位于沟槽之间的外延层上侧的氧化层，并在所述外延层上侧以及沟槽内侧长栅氧化层；
步骤6：在所述栅氧化层外侧沉积多晶硅，并回刻掉沟槽上端及沟槽以外区域的多晶硅；
步骤7：对所述沟槽及其外侧的外延层内整体执行杂质注入和推阱操作，以形成第二导电类型轻掺杂的体区；
步骤8：对所述体区执行杂质的注入和退火操作，以形成第一导电类型重掺杂的源区；
步骤9：在栅氧化层和多晶硅的上侧长介质层；
步骤10：在介质层上侧进行孔涂胶及曝光处理，在第一混合气体下将源区上侧的介质层和栅氧化层刻蚀出第一连接孔；
步骤11：在第二混合气体下将第一连接孔下侧的源区和体区内刻蚀出第二连接孔；
步骤12：向第二连接孔下侧的体区内进行孔注入和退火操作，以形成月牙状的第二导电类型重掺杂的接触区；
步骤13：向第二连接孔、第一连接孔和介质层的上侧沉积金属层，以形成源极。
进一步的，所述第二连接孔竖截面椭圆形状。
进一步的，所述第一混合气体为Cl2、HBr、He、SF6和CHF3混合气体。
进一步的，所述第二混合气体为Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体。
进一步的，Cl2、HBr、He、SF6和CHF3的混合比例为：3/10/24/4/20。
进一步的，Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为：4/6/14/35/3/32/40。
进一步的，在步骤5中，在所述外延层上侧以及沟槽内侧先长牺牲氧化层并去除，再长栅氧化层。
在第二方面，本发明还提供了一种功率器件，包括第一导电类型的衬底和外延层，所述外延层内上侧间隔设有若干沟槽，所述外延层上侧以及沟槽内侧长有栅氧化层，所述沟槽内侧的栅氧化层外侧沉积有多晶硅，对所述沟槽及其外侧的外延层内整体执行杂质注入和推阱形成第二导电类型轻掺杂的体区，所述体区经杂质注入和退火形成第一导电类型重掺杂的源区，所述栅氧化层上侧长有介质层，所述源区上侧栅氧化层和介质层刻蚀有第一连接孔，所述第一连接孔下侧的源区和体区刻蚀有第二连接孔，所述第二连接孔下侧的体区内经杂质注入和推阱形成有第二导电类型重掺杂的接触区，所述接触区呈月牙状，所述第二连接孔、第一连接孔和介质层的上侧沉积金属层，以形成源极。
进一步的，所述第二连接孔竖截面呈椭圆形状。
进一步的，所述第二连接孔在Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体下刻蚀形成，其中，Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为：4/6/14/35/3/32/40。
有益效果：本发明通过将源区连接孔分成两个步骤制作，在第二混合气体下刻蚀时，第二混合气体形成的保护膜较薄，进而将第二连接孔设置成圆形或椭圆形状，在进行孔注入和扩散后，形成的接触区呈月牙状，接触区分布的面积更广，有利于基区电阻的减小，从而防止寄生三极管的导通，进而提高了UIS能力，效果显著。
附图说明
图1是刻蚀沟槽后的示意图；
图2是长栅氧化层之后的示意图；
图3是沉积多晶硅后的示意图；
图4是进行多晶硅回刻后的示意图；
图5是向外延层内执行杂质注入后的示意图；
图6是推阱形成体区后的示意图；
图7是源区注入和退火后的示意图；
图8是在栅氧化层和多晶硅的上侧长介质层后的示意图；
图9是刻蚀出第一连接孔后的示意图；
图10是刻蚀出第二连接孔后的示意图；
图11是孔注入和推阱形成接触区后的示意图；
图12是沉积金属层后的结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
结合图1至12，本发明实施例提供了一种通过连接孔改善UIS的方法，该方法包括以下步骤:
步骤1：如图1所示，提供第一导电类型的衬底1，并在衬底1上侧制作外延层2。其中，衬底1为重掺杂，外延层2为第一导电类型轻掺杂。
步骤2：在外延层2上侧长氧化层3作为掩蔽层。氧化层3的厚度优选为
步骤3：在掩蔽层3上侧涂胶16，并光刻出若干沟槽开口区4。沟槽开口区4的宽度优选在0.2至0.8μm。
步骤4：依次对沟槽开口区4下侧的掩蔽层3和外延层2进行刻蚀，以形成若干沟槽5。沟槽5的深度优选在0.5至2μm。
步骤5：如图2所示，刻蚀掉位于沟槽5之间的外延层2上侧的氧化层3，并在外延层2上侧以及沟槽5内侧长栅氧化层6。在长栅氧化层6之前，可以在外延层2的上侧以及沟槽5内侧先长牺牲氧化层并去除，以析出杂质，然后再长栅氧化层6。刻蚀氧化层3之前还应先去除胶16。
步骤6：如图3和4所示，在栅氧化层6的外侧沉积多晶硅7，并回刻掉沟槽5上端及沟槽5以外区域的多晶硅7。使得多晶硅7仅填充在沟槽5内，并且多晶硅7的上端面优选低于外延层2的上端面。
步骤7：如图5至6所示，对沟槽5及其外侧的外延层2内整体执行杂质8的注入和推阱操作，以形成第二导电类型的体区9，体区9为轻掺杂。体区9优选注入硼元素，注入能量为：30-90Kev，注入计量：5E12-3E13。体区9的底面在沟槽5的底面之上，即沟槽5贯穿体区9，沟槽5的底部与外延层2连接。
步骤8：如图7所示，对体区9执行杂质注入和退火操作，以形第一导电类型的成源区10，源区10为重掺杂。
步骤9：如图8所示，在栅氧化层6和多晶硅7的上侧长介质层11。介质层11的厚度为左右。
步骤10：如图9所示，在介质层11上侧进行孔涂胶及曝光处理，进而将需要设置连接孔的位置处的胶光刻掉，然后在第一混合气体下将源区10上侧的介质层11和栅氧化层6刻蚀出第一连接孔12。第一连接孔12与现有技术中的连接孔相同，其横截面呈矩形状，第一混合气体的成份以及比例也可采用现有技术，第一混合气体的优选成份为Cl2、HBr、He、SF6和CHF3混合气体，其中，Cl2、HBr、He、SF6和CHF3的优选混合比例为：3/10/24/4/20。
步骤11：如图10所示，在第二混合气体下将第一连接孔12下侧的源区10和体区9内刻蚀出第二连接孔13。第二连接孔13的竖截面优选设置呈圆形或椭圆形状，只要保证第二连接孔13的底部为弧形状即可。第二混合气体优选成份为Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体。其中，Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为：4/6/14/35/3/32/40。
步骤12：如图11所示，向第二连接孔13下侧的体区内进行孔注入和退火操作，以形成月牙状的第二导电类型的接触区14，接触区14为重掺杂。
步骤13：如图12所示，向第二连接孔13和第一连接孔12内以及介质层11的上侧沉积金属层15，以形成源极。
结合图11和12，本领域技术人员可以理解，本发明实施例还提供了一种通过连接孔改善UIS的功率器件，该功率器件包括第一导电类型的衬底1和外延层2，其中，衬底1为重掺杂，外延层2为第一导电类型轻掺杂。在外延层2内上侧间隔设有若干沟槽，沟槽的深度优选在0.5至2μm。在外延层2的上侧以及沟槽内侧长有栅氧化层6，沟槽内侧的栅氧化层6外侧沉积有多晶硅7，对沟槽5及其外侧的外延层2内整体执行杂质注入和推阱形成第二导电类型轻掺杂的体区9，体区9优选注入硼元素，注入能量为：30-90Kev，注入计量：5E12-3E13。在体区9上经杂质注入和退火形成第一导电类型重掺杂的源区10，在栅氧化层6上侧长有介质层11，介质层11的厚度为左右。在源区10上侧的栅氧化层6和介质层11刻蚀有第一连接孔12，在第一连接孔12下侧的源区10和体区9内刻蚀有第二连接孔13，第二连接孔13下侧的体区9内经杂质注入和推阱形成有第二导电类型重掺杂的接触区14，接触区14呈月牙状，第二连接孔13、第一连接孔12和介质层11的上侧沉积金属层15，以形成源极。
第二连接孔13的竖截面优选设置呈圆形或椭圆形状，只要保证第二连接孔13的底部为弧形状即可。
第二连接孔13是在Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体下刻蚀形成的。其中，Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为：4/6/14/35/3/32/40。
需要说明的是，以NMOS为例说明，上述第一导电类型为N型，第二导电类型为P型。以PMOS为例说明，上述第一导电类型为P型，第二导电类型为N型。另外，由于本发明实施例主要是对器件的源极下侧的部分进行改进的，所以未对栅极及终端等其它部分进行图示和赘述。栅极的沟槽连接孔可以与源极的连接孔一起制作，也可单独制作。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种通过连接孔改善UIS的方法，其特征在于，包括以下步骤:
步骤1：提供第一导电类型的衬底，并在所述衬底上侧制作外延层；
步骤2：在所述外延层上侧长氧化层作为掩蔽层；
步骤3：在所述掩蔽层上侧涂胶，并光刻出若干沟槽开口区；
步骤4：依次对所述沟槽开口区下侧的掩蔽层和外延层进行刻蚀，以形成若干沟槽；
步骤5：刻蚀掉位于沟槽之间的外延层上侧的氧化层，并在所述外延层上侧以及沟槽内侧长栅氧化层；
步骤6：在所述栅氧化层外侧沉积多晶硅，并回刻掉沟槽上端及沟槽以外区域的多晶硅；
步骤7：对所述沟槽及其外侧的外延层内整体执行杂质注入和推阱操作，以形成第二导电类型轻掺杂的体区；
步骤8：对所述体区执行杂质的注入和退火操作，以形成第一导电类型重掺杂的源区；
步骤9：在栅氧化层和多晶硅的上侧长介质层；
步骤10：在介质层上侧进行孔涂胶及曝光处理，在第一混合气体下将源区上侧的介质层和栅氧化层刻蚀出第一连接孔；
步骤11：在第二混合气体下将第一连接孔下侧的源区和体区内刻蚀出第二连接孔；
步骤12：向第二连接孔下侧的体区内进行孔注入和退火操作，以形成月牙状的第二导电类型重掺杂的接触区；
步骤13：向第二连接孔、第一连接孔和介质层的上侧沉积金属层，以形成源极；
所述第二连接孔竖截面呈圆形状或椭圆形状，在竖截面上所述第二连接孔的横向最大宽度大于第一连接孔下端宽度。
2.根据权利要求1所述的通过连接孔改善UIS的方法，其特征在于，所述第一混合气体为Cl2、HBr、He、SF6和CHF3混合气体。
3.根据权利要求1所述的通过连接孔改善UIS的方法，其特征在于，所述第二混合气体为Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体。
4.根据权利要求2所述的通过连接孔改善UIS的方法，其特征在于，Cl2、HBr、He、SF6和CHF3的混合比例为：3/10/24/4/20。
5.根据权利要求3所述的通过连接孔改善UIS的方法，其特征在于，Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为：4/6/14/35/3/32/40。
6.根据权利要求3所述的通过连接孔改善UIS的方法，其特征在于，在步骤5中，在所述外延层上侧以及沟槽内侧先长牺牲氧化层并去除，再长栅氧化层。
7.一种通过连接孔改善UIS的功率器件，包括第一导电类型的衬底和外延层，所述外延层内上侧间隔设有若干沟槽，所述外延层上侧以及沟槽内侧长有栅氧化层，所述沟槽内侧的栅氧化层外侧沉积有多晶硅，对所述沟槽及其外侧的外延层内整体执行杂质注入和推阱形成第二导电类型轻掺杂的体区，所述体区经杂质注入和退火形成第一导电类型重掺杂的源区，所述栅氧化层上侧长有介质层，其特征在于，所述源区上侧栅氧化层和介质层刻蚀有第一连接孔，所述第一连接孔下侧的源区和体区刻蚀有第二连接孔，所述第二连接孔下侧的体区内经杂质注入和推阱形成有第二导电类型重掺杂的接触区，所述接触区呈月牙状，所述第二连接孔、第一连接孔和介质层的上侧沉积金属层，以形成源极；所述第二连接孔竖截面呈圆形状或椭圆形状，在竖截面上所述第二连接孔的横向最大宽度大于第一连接孔下端宽度。
8.根据权利要求7所述的通过连接孔改善UIS的功率器件，其特征在于，所述第二连接孔在Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体下刻蚀形成，其中，Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为：4/6/14/35/3/32/40。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910550408.9A CN110190030B (zh) | 2019-06-24 | 一种通过连接孔改善uis的方法及功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910550408.9A CN110190030B (zh) | 2019-06-24 | 一种通过连接孔改善uis的方法及功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110190030A CN110190030A (zh) | 2019-08-30 |
| CN110190030B true CN110190030B (zh) | 2024-06-04 |
Family
ID=
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470790A (en) * | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
| US6319788B1 (en) * | 1999-12-14 | 2001-11-20 | Infineon Technologies North America Corp. | Semiconductor structure and manufacturing methods |
| US6525373B1 (en) * | 1998-06-30 | 2003-02-25 | Fairchild Korea Semiconductor Ltd. | Power semiconductor device having trench gate structure and method for manufacturing the same |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| WO2012055288A1 (zh) * | 2010-10-27 | 2012-05-03 | 香港商莫斯飞特半导体有限公司 | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 |
| CN102544107A (zh) * | 2012-03-13 | 2012-07-04 | 无锡新洁能功率半导体有限公司 | 一种改进型终端结构的功率mos器件及其制造方法 |
| CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN109216276A (zh) * | 2018-09-17 | 2019-01-15 | 深圳市心版图科技有限公司 | 一种mos管及其制造方法 |
| CN109786231A (zh) * | 2018-12-14 | 2019-05-21 | 泉州臻美智能科技有限公司 | 双极性晶体管及其制备方法 |
| CN209843715U (zh) * | 2019-06-24 | 2019-12-24 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的功率器件 |
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470790A (en) * | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
| US6525373B1 (en) * | 1998-06-30 | 2003-02-25 | Fairchild Korea Semiconductor Ltd. | Power semiconductor device having trench gate structure and method for manufacturing the same |
| US6319788B1 (en) * | 1999-12-14 | 2001-11-20 | Infineon Technologies North America Corp. | Semiconductor structure and manufacturing methods |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| WO2012055288A1 (zh) * | 2010-10-27 | 2012-05-03 | 香港商莫斯飞特半导体有限公司 | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 |
| CN102544107A (zh) * | 2012-03-13 | 2012-07-04 | 无锡新洁能功率半导体有限公司 | 一种改进型终端结构的功率mos器件及其制造方法 |
| CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN109216276A (zh) * | 2018-09-17 | 2019-01-15 | 深圳市心版图科技有限公司 | 一种mos管及其制造方法 |
| CN109786231A (zh) * | 2018-12-14 | 2019-05-21 | 泉州臻美智能科技有限公司 | 双极性晶体管及其制备方法 |
| CN209843715U (zh) * | 2019-06-24 | 2019-12-24 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62222677A (ja) | 小サイズのｄｍｏｓセルの自動位置合わせによる製造方法及び該方法により得られるｍｏｓデバイス | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| JP2009200300A (ja) | 半導体装置およびその製造方法 | |
| US20020195655A1 (en) | Symmetric trench MOSFET device and method of making same | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| JP2018082057A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8748980B2 (en) | U-shape RESURF MOSFET devices and associated methods of manufacturing | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
| CN110190030B (zh) | 一种通过连接孔改善uis的方法及功率器件 | |
| CN114597130B (zh) | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN110459466A (zh) | 一种沟槽栅功率器件栅极制作方法 | |
| CN209843715U (zh) | 一种通过连接孔改善uis的功率器件 | |
| CN110197791B (zh) | 多晶硅作为源区的沟槽mosfet结构及其制备方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| CN108091575B (zh) | 结型场效应晶体管及其制作方法 | |
| CN108133894B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN105336774A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN111244181B (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| US11824086B2 (en) | Method of fabricating super-junction based vertical gallium nitride JFET and MOSFET power devices | |
| CN113921400B (zh) | 集成鳍式sbd结构的沟槽栅mosfet及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |