CN109786231A - 双极性晶体管及其制备方法 - Google Patents
双极性晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109786231A CN109786231A CN201811538573.4A CN201811538573A CN109786231A CN 109786231 A CN109786231 A CN 109786231A CN 201811538573 A CN201811538573 A CN 201811538573A CN 109786231 A CN109786231 A CN 109786231A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- bipolar transistor
- base
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种双极性晶体管,包括:形成在N型外延层上的多个间隔设置的沟槽,形成在每个所述沟槽侧壁上的第一导电类型的基区,形成在所述沟槽底部的第一绝缘层,形成在所述第一绝缘层的上表面的第二导电类型的多晶硅层,形成在所述多晶硅层的上表面的第二绝缘层,自每个所述基区的上表面向下注入形成的第一导电类型的基极接触区,且多个所述基极接触区依次电连接,由所述多晶硅层向两侧的基区扩散而形成的第二导电类型的发射极区,形成在所述N型外延层、所述发射极区和所述第二绝缘层的上表面的介质层。本发明还公开了一种上述双极性晶体管的制备方法。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种双极性晶体管及其制备方法。
背景技术
双极型晶体管有两种基本结构:PNP型和NPN型。在这3层半导体中,中间一层称基区,外侧两层分别称发射区和集电区。当基区注入少量电流时,在发射区和集电区之间就会形成较大的电流,这就是晶体管的放大效应。双极晶体管中,电子和空穴同时参与导电。同场效应晶体管相比,双极型晶体管开关速度慢,输入阻抗小,功耗大。
其中,器件的放大系数跟器件的饱和集电极电流Ic有很大关系,一般增大Ic就能增大放大系数,通常只能通过增加基区以及发射区的条数来实现Ic的增加,但这样就会增加芯片的面积,而增加了成本。
发明内容
为了克服现有技术的不足,本发明的目的之一在于提供一种双极性晶体管,其能在不增加器件的面积的条件下,增加器件的饱和集电极电流Ic,而减小成本;
本发明的目的之二在于提供上述双极性晶体管的制备方法。
本发明的目的之一采用以下技术方案实现:
一种双极性晶体管,包括:
形成在N型外延层上的多个间隔设置的沟槽,
形成在每个所述沟槽侧壁上的第一导电类型的基区,
形成在所述沟槽底部的第一绝缘层,
形成在所述第一绝缘层的上表面的第二导电类型的多晶硅层,
形成在所述多晶硅层的上表面的第二绝缘层,
自每个所述基区的上表面向下注入形成的第一导电类型的基极接触区,且多个所述基极接触区依次电连接,
由所述多晶硅层向两侧的基区扩散而形成的第二导电类型的发射极区,
形成在所述N型外延层、所述发射极区和所述第二绝缘层的上表面的介质层,
穿过所述介质层与所述N型外延层电连接的集电极电极,依次穿过所述介质层和所述第二绝缘层与所述多晶硅层电连接的发射极电极,穿过所述介质层与所述基极接触区电连接的基极电极。
优选的,所述沟槽为圆形沟槽。
优选的,多个沟槽均垂直于所述的N型外延层。
优选的,所述双极性晶体管还包括形成在所述N型外延层的下表面上的衬底。
优选的,所述第二绝缘层填充满所述的沟槽。
优选的,所述第一绝缘层、所述第二绝缘层和所述介质层均为氧化硅层。
本发明的目的之二采用以下技术方案实现:
一种上述双极性晶体管的制备方法,包括步骤:
步骤S1、自N型外延层的上表面向下形成多个间隔设置的沟槽;
步骤S2、在每个所述沟槽侧壁上形成第一导电类型的基区;
步骤S3、在所述沟槽的底部形成第一绝缘层;
步骤S4、在所述第一绝缘层的上表面形成第二导电类型的多晶硅层;
步骤S5、在所述多晶硅层的上表面形成第二绝缘层;
步骤S6、自每个所述基区的上表面向下注入形成第一导电类型的基极接触区,且多个所述基极接触区依次电连接;
步骤S7、由所述多晶硅层向两侧的基区扩散而形成第二导电类型的发射极区;
步骤S8、在所述N型外延层、所述发射极区和所述第二绝缘层的上表面形成介质层;
步骤S9、穿过所述介质层与所述N型外延层电连接形成的集电极电极,依次穿过所述介质层和所述第二绝缘层与所述多晶硅层电连接形成的发射极电极,穿过所述介质层与所述基极接触区电连接形成的基极电极。
进一步地,在所述步骤S1中通过光刻形成所述的沟槽。
进一步地,在所述步骤S2中,通过注入BF2形成所述的基区。
进一步地,在所述步骤S6中,通过注入B离子形成所述的基极接触区。
相比现有技术,本发明的有益效果在于:
本双极性晶体管在有限的面积内设置有多个沟槽,而能设置多对发射极和基极,因器件的饱和集电极电流Ic的变化量与器件的发射极和基极的对数成正比,这样就可以不增加器件面积的条件上,增加器件的饱和集电极电流Ic。另外,多个沟槽的深度可以自行设计,这样就可以对器件的饱和集电极电流Ic进行调整。
附图说明
图1为本发明双极性晶体管的结构示意图;
图2为本发明双极性晶体管制备方法的流程图;
图3-图10为本发明双极性晶体管制备方法的详细过程示意图;
图11为本发明图8对应的俯视图。
图中:1、双极性晶体管;10、N型外延层;11、介质层;12、集电极电极;20、沟槽;21、基区;22、第一绝缘层;23、多晶硅层;231、发射极区;232、发射极电极;24、第二绝缘层;30、基极接触区;31、基极电极。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图1所示,本发明公开了一种双极性晶体管1,包括:形成在N型外延层10上的多个间隔设置的沟槽20,形成在每个所述沟槽20侧壁上的第一导电类型的基区21,形成在所述沟槽20底部的第一绝缘层22,形成在所述第一绝缘层22的上表面的第二导电类型的多晶硅层23,形成在所述多晶硅层23的上表面的第二绝缘层24,自每个所述基区21的上表面向下注入形成的第一导电类型的基极接触区30,且多个所述基极接触区30依次电连接,由所述多晶硅层23向两侧的基区21扩散而形成的第二导电类型的发射极区231,形成在所述N型外延层10、所述发射极区231和所述第二绝缘层24的上表面的介质层11,穿过所述介质层11与所述N型外延层10电连接的集电极电极12,依次穿过所述介质层11和所述第二绝缘层24与所述多晶硅层23电连接的发射极电极232,穿过所述介质层11与所述基极接触区30电连接的基极电极31。
在上述实施方式中,本双极性晶体管1在有限的面积内设置有多个沟槽20,而能设置多对发射极和基极,因器件的饱和集电极电流Ic的变化量与器件的发射极和基极的对数成正比,这样就可以不增加器件面积的条件上,增加器件的饱和集电极电流Ic。另外,多个沟槽20的深度可以自行设计,这样就可以对器件的饱和集电极电流Ic进行调整。其中,为了便于连接所述基极电极31,所述基极接触区30依次连接成一圈;为了防止所述基极电极31与所述发射极电极232短路,所述基极电极31最优设置在所述发射极电极232中间的基极接触区30上;所述第一导电类型最优为P型导电类型,第二导电类型为N型导电类型;本双极性晶体管1形成NPN型三极管,当集电极电极12通入电流时,电流流入N型外延层10,如果再在所述基极电极31上加一电流,则使所述N型外延层10上的电流流入基区21,电流经基区21放大后流入发射极区231,再流入所述多晶硅层23,最后从所述发射极电极232流出。
在一种优选的实施方式中,其具有上述实施方式的技术特征点,所述沟槽20为圆形沟槽,多个沟槽20均垂直于所述的N型外延层10。所述双极性晶体管1还包括形成在所述N型外延层10的下表面上的衬底。所述第一绝缘层22、所述第二绝缘层24和所述介质层11均为氧化硅层。所述第二绝缘层24填充满所述的沟槽20。
在上述实施方式中,圆形的沟槽20能增加所述基区20的面积,也利于电场的分布;为了增加所述沟槽20的分布密度和利于制备,多个沟槽20均垂直于所述的N型外延层10;为了更好地保护本双极性晶体管1,可在所述N型外延层10的下表面上的衬底;为了节省成本,所述第一绝缘层22、所述第二绝缘层24和所述介质层11均为氧化硅层。为了便于制备所述基极接触区30和所述介质层11,所述第二绝缘层24填充满所述的沟槽20。
如图2-11所示,本发明还公开了一种上述双极性晶体管1的制备方法,包括步骤:
步骤S1、自N型外延层10的上表面向下形成多个间隔设置的沟槽20;
如图3所示,在上述步骤S1中,通过光刻形成所述的沟槽20,该沟槽20也可以通过干法刻蚀形成,沟槽20的宽度通常为15-20um之间,沟槽20的深度视器件的设计而定,沟槽20的个数视器件视集电极与基极之间的击穿电压而定,一般为8-10um。
步骤S2、在每个所述沟槽20侧壁上形成第一导电类型的基区21;
如图4所示,在所述步骤S2中,通过注入BF2形成所述的基区21,所述BF2的离子浓度为1E13-8E13,注入后做基区21的热驱入工艺,驱入温度通常为950-1100°之间,驱入时间视器件设计的基区结深而定,驱入时间越长,基区的结深越深,一般的驱入时间为10-100min。
步骤S3、在所述沟槽20的底部形成第一绝缘层22;
如图5所示,在所述步骤S3中,一般保证所述第一绝缘层22的厚度为3000埃左右,并保证所述第一绝缘层22的上表面平整,有多余的第一绝缘层22可通过干法刻蚀掉。
步骤S4、在所述第一绝缘层22的上表面形成第二导电类型的多晶硅层23;
如图6所示,在所述步骤S4中,所述多晶硅层23的上表面可通过刻蚀保持平整,且所述多晶硅层23的上表面低于所述N型外延层10的上表面,所述多晶硅层23的掺杂浓度可为1E15-8E15。
步骤S5、在所述多晶硅层23的上表面形成第二绝缘层24;
如图7所示,在所述步骤S5中,所述第二绝缘层24的上表面与所述N型外延层10的上表面保持平齐。
步骤S6、自每个所述基区21的上表面向下注入形成第一导电类型的基极接触区30,且多个所述基极接触区30依次电连接;
如图8所示,在所述步骤S6中,通过注入B离子形成所述的基极接触区30,注入的能量为30-50KeV之间,注入的离子浓度为2E15-5E15之间,如图11所示,注入成型后所述基极接触区30的四角为圆环形,且圆环形依次连接形成一圈,而利于所有的基区21形成一整体。
步骤S7、由所述多晶硅层23向两侧的基区21扩散而形成第二导电类型的发射极区231;
如图9所示,在所述步骤S7中,可通过高温热退火工艺,退火温度为1000-1100°之间,退火时间为10-60s,而形成所述的发射极区231,同时所述基极接触区30也会向下扩散而与所述基区21形成良好的接触。
步骤S8、在所述N型外延层10、所述发射极区231和所述第二绝缘层24的上表面形成介质层11;
如图10所示,在所述步骤S8中,所述介质层11的材质为氧化硅,所述介质层11起保护的作用。
步骤S9、穿过所述介质层11与所述N型外延层10电连接形成的集电极电极12,依次穿过所述介质层11和所述第二绝缘层24与所述多晶硅层23电连接形成的发射极电极232,穿过所述介质层11与所述基极接触区30电连接形成的基极电极31。
如图10所示,在所述步骤S9中,所述集电极电极12、所述发射极电极232和所述基极电极31均可为金属,为了减小本器件的电阻和便于散热,在所述集电极电极12的下方还可设置氧化隔离层。
综述,本双极性晶体管1通过优化器件结构及工艺,采用垂直的沟槽20和基区21,并使用多沟槽结构,在器件有限的面积内,提高了发射极与基极的对数,大幅度的增加了器件的饱和集电极电流Ic,并可以通过调整沟槽20的深度,方便地对器件的饱和集电极电流Ic进行调整,而调整器件的放大系数。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中的描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种双极性晶体管,其特征在于,包括:
形成在N型外延层上的多个间隔设置的沟槽,
形成在每个所述沟槽侧壁上的第一导电类型的基区,
形成在所述沟槽底部的第一绝缘层,
形成在所述第一绝缘层的上表面的第二导电类型的多晶硅层,
形成在所述多晶硅层的上表面的第二绝缘层,
自每个所述基区的上表面向下注入形成的第一导电类型的基极接触区,且多个所述基极接触区依次电连接,
由所述多晶硅层向两侧的基区扩散而形成的第二导电类型的发射极区,
形成在所述N型外延层、所述发射极区和所述第二绝缘层的上表面的介质层,
穿过所述介质层与所述N型外延层电连接的集电极电极,依次穿过所述介质层和所述第二绝缘层与所述多晶硅层电连接的发射极电极,穿过所述介质层与所述基极接触区电连接的基极电极。
2.根据权利要求1所述的双极性晶体管,其特征在于,所述沟槽为圆形沟槽。
3.根据权利要求1所述的双极性晶体管,其特征在于,多个沟槽均垂直于所述的N型外延层。
4.根据权利要求1所述的双极性晶体管,其特征在于,所述双极性晶体管还包括形成在所述N型外延层的下表面上的衬底。
5.根据权利要求1所述的双极性晶体管,其特征在于,所述第二绝缘层填充满所述的沟槽。
6.根据权利要求1所述的双极性晶体管,其特征在于,所述第一绝缘层、所述第二绝缘层和所述介质层均为氧化硅层。
7.一种上述双极性晶体管的制备方法,其特征在于,包括步骤:
步骤S1、自N型外延层的上表面向下形成多个沟槽;
步骤S2、在每个所述沟槽侧壁上形成第一导电类型的基区;
步骤S3、在所述沟槽的底部形成第一绝缘层;
步骤S4、在所述第一绝缘层的上表面形成第二导电类型的多晶硅层;
步骤S5、在所述多晶硅层的上表面形成第二绝缘层;
步骤S6、自每个所述基区的上表面向下注入形成第一导电类型的基极接触区,且多个所述基极接触区依次电连接;
步骤S7、由所述多晶硅层向两侧的基区扩散而形成第二导电类型的发射极区;
步骤S8、在所述N型外延层、所述发射极区和所述第二绝缘层的上表面形成介质层;
步骤S9、穿过所述介质层与所述N型外延层电连接形成的集电极电极,依次穿过所述介质层和所述第二绝缘层与所述多晶硅层电连接形成的发射极电极,穿过所述介质层与所述基极接触区电连接形成的基极电极。
8.根据权利要求7所述的双极性晶体管的制备方法,其特征在于,在所述步骤S1中通过光刻形成所述的沟槽。
9.根据权利要求7所述的双极性晶体管的制备方法,其特征在于,在所述步骤S2中,通过注入BF2形成所述的基区。
10.根据权利要求7所述的双极性晶体管的制备方法,其特征在于,在所述步骤S6中,通过注入B离子形成所述的基极接触区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811538573.4A CN109786231A (zh) | 2018-12-14 | 2018-12-14 | 双极性晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811538573.4A CN109786231A (zh) | 2018-12-14 | 2018-12-14 | 双极性晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109786231A true CN109786231A (zh) | 2019-05-21 |
Family
ID=66497149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811538573.4A Withdrawn CN109786231A (zh) | 2018-12-14 | 2018-12-14 | 双极性晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109786231A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110190030A (zh) * | 2019-06-24 | 2019-08-30 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
CN110190030B (zh) * | 2019-06-24 | 2024-06-04 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
-
2018
- 2018-12-14 CN CN201811538573.4A patent/CN109786231A/zh not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110190030A (zh) * | 2019-06-24 | 2019-08-30 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
CN110190030B (zh) * | 2019-06-24 | 2024-06-04 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105431946B (zh) | 具有平面状通道的垂直功率金氧半场效晶体管元胞 | |
CN104241337B (zh) | 具有复合中心的半导体器件和制造方法 | |
CN105789290B (zh) | 一种沟槽栅igbt器件及其制造方法 | |
CN106098762B (zh) | 一种rc-igbt器件及其制备方法 | |
CN110504307B (zh) | 一种具有栅控集电极的sa-ligbt器件 | |
CN108682624A (zh) | 一种具有复合栅的igbt芯片制作方法 | |
CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
CN106098764B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
CN103296072B (zh) | 一种提高了BVcbo的双极型晶体管及其生产工艺 | |
CN103681817A (zh) | Igbt器件及其制作方法 | |
CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 | |
CN109786231A (zh) | 双极性晶体管及其制备方法 | |
CN209626223U (zh) | 一种低功耗屏蔽栅型半导体功率器件 | |
CN203871337U (zh) | 沟槽型igbt器件 | |
CN108109916B (zh) | 双极晶体管及其制作方法 | |
CN108389899A (zh) | Rc-igbt器件及其工艺方法 | |
CN209016063U (zh) | Igbt器件 | |
CN102931228B (zh) | 逆导igbt器件及制造方法 | |
CN209434191U (zh) | 沟槽型功率器件 | |
CN209104157U (zh) | 一种沟槽栅igbt器件结构 | |
CN208538866U (zh) | 宽沟槽栅igbt芯片 | |
CN106206291A (zh) | 一种rc‑ligbt器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190521 |