CN209104157U - 一种沟槽栅igbt器件结构 - Google Patents
一种沟槽栅igbt器件结构 Download PDFInfo
- Publication number
- CN209104157U CN209104157U CN201822059131.3U CN201822059131U CN209104157U CN 209104157 U CN209104157 U CN 209104157U CN 201822059131 U CN201822059131 U CN 201822059131U CN 209104157 U CN209104157 U CN 209104157U
- Authority
- CN
- China
- Prior art keywords
- type
- gate
- igbt device
- inverted trapezoidal
- gate groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000001301 oxygen Substances 0.000 claims abstract description 28
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 210000000746 body region Anatomy 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 27
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
本实用新型属于半导体器件的制造技术领域，涉及一种沟槽栅IGBT器件结构，IGBT器件单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，在第一导电类型外延层内设有若干个栅沟槽，栅沟槽深度与左右邻接的第二导电类型体区的结深一致，在栅沟槽内填充有栅极多晶硅及位于栅极多晶硅外侧且紧贴栅沟槽侧壁的栅氧化层，在栅沟槽下方设有倒梯形厚氧槽，倒梯形厚氧槽深入到第一导电类型外延层内；本实用新型通过在栅沟槽底部设置倒梯形厚氧槽，能够增强发射区的电子注入量，进而降低导通压降Vceon，改善器件工作时的导通损耗，同时能降低栅漏电容Cgd，进而减小反馈电容Crss，降低器件的开关损耗。
Description
技术领域
本实用新型涉及一种IGBT器件结构，具体是一种沟槽栅IGBT器件结构，属于半导体器件的制造技术领域。
背景技术
相比于MOSFET器件，IGBT漂移区的电导调制效应可以大大地降低正向导通压降Vceon，静态功率损耗较小，电压越高表现越加显著。因而，IGBT 在中高压应用中占据了很大的市场份额。IGBT主要有穿通型PT- IGBT、非穿通型NPT- IGBT和场截止型FS-IGBT三种结构，三者之间的主要差异是不同的衬底PN结结构（P+和Nbuffer）和不同的漂移区（N-EPI）厚度。相对PT-IGBT和NPT-IGBT来讲，FS-IGBT具有最薄的漂移区厚度，其正向导通压降得到明显的下降，该结构在IGBT产品中得到了广泛的应用，如图1所示，为现有的FS-IGBT器件单元的剖视结构示意图。但随着半导体晶圆尺寸的不断提高，成本、工艺复杂、碎片率等限制了IGBT（特别是低压IGBT）性能的不断提升，那如何在不影响器件其他参数的情况下进一步降低FS-IGBT器件的导通压降是正面临的急需解决的问题。
发明内容
本实用新型的目的是克服现有技术中存在的不足，提供一种沟槽栅IGBT器件结构及其制作方法，通过在沟槽底部设置倒梯形厚氧槽，能够增强发射区的电子注入量，进而降低导通压降Vceon，改善器件工作时的导通损耗，同时能降低栅漏电容Cgd，进而减小反馈电容Crss，降低器件的开关损耗。
为实现以上技术目的，本实用新型的技术方案是：一种沟槽栅IGBT器件结构，其有源区包括若干个IGBT器件单元，所述IGBT器件单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，其特征在于，在第一导电类型外延层内设有若干个栅沟槽，所述栅沟槽的深度与左右邻接的第二导电类型体区的结深一致，在栅沟槽内填充有栅极多晶硅及位于栅极多晶硅外侧且紧贴栅沟槽侧壁的栅氧化层，在所述栅沟槽下方设有倒梯形厚氧槽，倒梯形厚氧槽深入到第一导电类型外延层内。
进一步地，在所述第二导电类型体区内设有第一导电类型源区，且第一导电类型源区与栅沟槽邻接，在所述栅沟槽上设有绝缘介质层，绝缘介质层上设有源极金属，所述源极金属穿过绝缘介质层分别与第二导电类型体区、第一导电类型源区欧姆接触。
进一步地，所述倒梯形厚氧槽的侧壁与底部间的夹角小于80°，且倒梯形厚氧槽的厚度为1.8um~2.2um。
为了进一步实现以上技术目的，本实用新型还提出一种沟槽栅IGBT器件结构的制作方法，其特征是，包括如下步骤：
步骤一：选取第一导电类型硅衬底，作为第一导电类型衬底，采用外延工艺，在第一导电类型衬底上表面生长第一导电类型外延层，所述第一导电类型外延层的上表面为第一主面，第一导电类型衬底的下表面为第二主面；
步骤二. 在第一主面上注入第二导电类型离子，然后推阱，形成第二导电类型体区；
步骤三. 在图形化光刻掩膜板的遮挡下，在第二导电类型体区内选择性注入第一导电类型离子，形成第一导电类型源区；
步骤四. 在图形化光刻掩膜板的遮挡下，对第一主面进行刻蚀，得到若干个与第一导电类型源区相邻接的栅沟槽；
步骤五. 继续对第一导电类型外延层进行刻蚀，并控制刻蚀角度，在栅沟槽下方得到倒梯形沟槽；
步骤六. 在倒梯形沟槽内淀积氧化层，得到倒梯形厚氧槽；
步骤七. 在倒梯形厚氧槽上方的栅沟槽内继续淀积氧化层和多晶硅，并依次刻蚀多晶硅和氧化层，得到位于栅沟槽内侧壁的栅氧化层和被栅氧化层包围的栅极多晶硅；
步骤八. 在第一主面上淀积绝缘介质层，并对绝缘介质层选择性刻蚀，得到金属接触通孔；
步骤九. 在绝缘介质层上和金属接触通孔内淀积金属，并对金属进行刻蚀，得到与第一导电类型源区和第二导电类型体区欧姆接触的源极金属；
步骤十. 对第二主面进行减薄，并在第二主面上注入第二导电类型离子，得到位于第一导电类型外延层下方的第一导电类型buffer层及位于第一导电类型buffer层下方的第二导电类型空穴注入层；
步骤十一. 在第二导电类型空穴注入层下方淀积金属，得到集电极金属。
进一步地，所述步骤四中，栅沟槽的深度与第二导电类型体区的结深一致。
进一步地，在所述步骤五中，在刻蚀倒梯形沟槽过程中，采用干法刻蚀，通过在刻蚀设备内输入保护气体，控制刻蚀设备的刻蚀压力，同时动态调整刻蚀机台中分步变的气体保护氛围，来控制刻蚀角度及底部形貌。
进一步地，在所述步骤五中，刻蚀得到的倒梯形沟槽侧壁与底部间的夹角小于80°，且深度为1.8um~2.2um。
进一步地，所述IGBT器件包括N型功率半导体器件和P型功率半导体器件，对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型，对于P型半导体器件，第一导电类型为P型，第二导电类型为N型。
与现有Trench FS-IGBT器件相比，本实用新型具有以下优点：
1）本实用新型采用栅沟槽和栅沟槽下方的倒梯形厚氧槽代替了现有的栅沟槽，使得位于P型体区下方的N型外延层的宽度增加，从而这一区域的电阻增大，当从集电极注入到N型外延层的空穴通过P型体区流入N型发射极（N型源区）时，空穴会在P型体区下方的N型外延层积累。根据电荷守恒原理，N型发射极必须通过导电沟道向N型外延层注入更多的电子，使得该区域载流子浓度大大增加，如图13所示，载流子浓度增大使得电导调制效应增强了，进而降低了导通压降Vceon和通态损耗；
2）由于在栅沟槽下方设置了倒梯形厚氧槽，相比现有结构，栅极多晶硅底部的氧化层厚度增加，进而降低了栅极和集电极间的电容，在不影响侧壁开启电压VTH条件下，器件的反馈电容Crss减小；
3）本实用新型通过调整栅极多晶硅下方倒梯形厚氧槽的刻蚀倾角和厚度，在保证Vth、BV不变的情况下，本实用新型可以进一步降低Trench FS-IGBT的导通压降Vceon，改善器件工作时的导通损耗，同时减小反馈电容Crss，降低了器件的开关损耗；
4）本实用新型的制造方法与现有工艺兼容，不需要增加额外的开发成本。
附图说明
附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：
图1为传统Trench FS-IGBT器件单元的结构示意图。
图2为本实用新型实施例1的Trench FS-IGBT器件单元的结构示意图。
图3为本实用新型实施例1在N型衬底上形成N型外延层的剖视结构示意图。
图4为本实用新型实施例1形成P型体区的剖视结构示意图。
图5为本实用新型实施例1形成N型源区的剖视结构示意图。
图6为本实用新型实施例1形成栅沟槽的剖视结构示意图。
图7为本实用新型实施例1形成倒梯形沟槽的剖视结构示意图。
图8为本实用新型实施例1形成倒梯形厚氧槽的剖视结构示意图。
图9为本实用新型实施例1形成栅氧化层和栅极多晶硅的剖视结构示意图。
图10为本实用新型实施例1形成绝缘介质层的剖视结构示意图。
图11为本实用新型实施例1形成源极金属的剖视结构示意图。
图12为本实用新型实施例1形成N型buffer层和P型空穴注入层的剖视结构示意图。
图13为传统Trench FS-IGBT器件单元与本实用新型实施例1的Trench FS-IGBT器件单元沿A-A’的载流子浓度曲线图。
附图标记说明：1、N型衬底；2、N型外延层；3、栅沟槽；4、倒梯形厚氧槽；5、P型体区；6、栅极多晶硅；7、栅氧化层；8、N型源区；9、绝缘介质层；10、源极金属；11、倒梯形沟槽；12、N型buffer层；13、P型空穴注入层；14、集电极金属；001、第一主面；002、第二主面。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
本实用新型不限于以下的实施方式，在以下的说明中所参照的各图是为了能够对本实用新型的内容进行理解而设置的，即本实用新型不限于各图所举例的器件结构；
实施例1：如图2所示，以N型沟槽栅IGBT器件结构为例，所述第一导电类型为N型，第二导电类型为P型，其有源区包括若干个IGBT器件单元，所述IGBT器件单元包括N型衬底1及位于N型衬底1上的N型外延层2，在N型外延层2内设有若干个栅沟槽3，所述栅沟槽3的深度与左右邻接的P型体区5的结深一致，在栅沟槽3内填充有栅极多晶硅6及位于栅极多晶硅6外侧且紧贴栅沟槽3侧壁的栅氧化层7，在所述栅沟槽3下方设有倒梯形厚氧槽4，倒梯形厚氧槽4深入到N型外延层2内；
在所述P型体区5内设有N型源区8，且N型源区8与栅沟槽3邻接，在所述栅沟槽3上设有绝缘介质层9，所述绝缘介质层9上设有源极金属10和栅极金属，所述源极金属10穿过绝缘介质层9分别与P型体区5、N型源区8欧姆接触，所述栅极金属穿过绝缘介质层9与栅极多晶硅6欧姆接触，这里为本利与技术人员均熟知的，且图中并未标示出栅极金属。
如上实施例中一种沟槽栅IGBT器件结构的制作方法，包括如下步骤：
如图3所示，步骤一：选取N型硅衬底，作为N型衬底1，采用外延工艺，在N型衬底1上表面生长N型外延层2，所述N型外延层2的上表面为第一主面001，N型衬底1的下表面为第二主面002；
如图4所示，步骤二. 在第一主面001上注入P型离子，然后推阱，形成P型体区5；
如图5所示，步骤三. 在图形化光刻掩膜板的遮挡下，在P型体区5内选择性注入N型离子，形成位于P型体区5内的N型源区8，并去除图形化光刻掩膜板；
如图6所示，步骤四. 在图形化光刻掩膜板的遮挡下，对第一主面001进行刻蚀，在P型体区5间得到若干个与N型源区8相邻接的栅沟槽3，且栅沟槽3的深度与P型体区5的结深一致；
如图7所示，步骤五. 继续对N型外延层2进行刻蚀，并控制刻蚀角度，在栅沟槽3下方得到倒梯形沟槽11；并去除图形化光刻掩膜板；
在刻蚀倒梯形沟槽11过程中，采用干法刻蚀，通过在刻蚀设备内输入保护气体，控制刻蚀设备的刻蚀压力，同时动态调整刻蚀机台中分步变的气体保护氛围，来控制刻蚀角度及底部形貌，刻蚀得到的倒梯形沟槽11侧壁与底部间的夹角小于80°，且深度约为.2um；
如图8所示，步骤六. 在倒梯形沟槽11内和第一主面001上淀积氧化层，选择性刻蚀氧化层，保留倒梯形沟槽11内的氧化层，得到位于倒梯形沟槽11内的倒梯形厚氧槽4，倒梯形厚氧槽4侧壁与底部间的夹角小于80°，且厚度约为2um；
如图9所示，步骤七. 在倒梯形厚氧槽4上方的栅沟槽3内继续淀积氧化层和多晶硅，并依次刻蚀多晶硅和氧化层，得到位于栅沟槽3内侧壁的栅氧化层7和被栅氧化层7包围的栅极多晶硅6；
如图10所示，步骤八. 在第一主面001上淀积绝缘介质层9，并选择性刻蚀绝缘介质层9，得到金属接触通孔；
如图11所示，步骤九. 在绝缘介质层9上和金属接触通孔内淀积金属，并对金属进行刻蚀，得到与N型源区8和P型体区5欧姆接触的源极金属10及与栅极多晶硅6欧姆接触的栅极金属（此处并未画出）；
如图12所示，步骤十. 对第二主面002进行减薄，然后注入P型离子，得到位于N型外延层2下方的N型buffer层12及位于N型buffer层12下方的P型空穴注入层13；
步骤十一. 在P型空穴注入层13下方淀积金属，得到集电极金属14。
对于现有常规Trench FS-IGBT器件，从集电极注入到N型外延层2的空穴几乎不会在P型体区5下方的N型外延层2积累，因此，电子从N型发射极通过导电沟道向N型外延层2注入，也几乎不会经过P型体区5下方的N型外延层2，这区域的载流子浓度不会增大，如图13所示；而本实用新型采用栅沟槽3和栅沟槽3下方的倒梯形厚氧槽4代替了现有常规的栅沟槽，使得位于P型体区5下方的N型外延层2的宽度增加，从而这一区域的电阻增大，当从集电极注入到N型外延层2的空穴通过P型体区5流入N型发射极（即N型源区8）时，空穴会在P型体区5下方的N型外延层2积累，根据电荷守恒原理，N型发射极必须通过导电沟道向N型外延层2注入更多的电子，使得该区域载流子浓度大大增加，如图13所示，载流子浓度增大使得电导调制效应增强了，进而降低了导通压降Vceon和通态损耗；同时由于在栅沟槽3下方设置了倒梯形厚氧槽4，相比现有结构，栅极多晶硅6底部的氧化层厚度增加，进而降低了栅极和集电极间的电容Cgd，在不影响侧壁开启电压VTH条件下，使得器件的反馈电容Crss减小；
因此，本实用新型通过调整栅极多晶硅6下方倒梯形厚氧槽4的刻蚀倾角和厚度，在保证Vth、BV不变的情况下，本实用新型可以进一步降低Trench FS-IGBT的导通压降Vceon，改善器件工作时的导通损耗，同时减小反馈电容Crss，降低器件的开关损耗。
以上对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本实用新型的保护范围。
Claims (4)
1.一种沟槽栅IGBT器件结构，其有源区包括若干个IGBT器件单元，所述IGBT器件单元包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），其特征在于，在第一导电类型外延层（2）内设有若干个栅沟槽（3），所述栅沟槽（3）的深度与左右邻接的第二导电类型体区（5）的结深一致，在栅沟槽（3）内填充有栅极多晶硅（6）及位于栅极多晶硅（6）外侧且紧贴栅沟槽（3）侧壁的栅氧化层（7），在所述栅沟槽（3）下方设有倒梯形厚氧槽（4），倒梯形厚氧槽（4）深入到第一导电类型外延层（2）内。
2.根据权利要求1所述的一种沟槽栅IGBT器件结构，其特征在于，在所述第二导电类型体区（5）内设有第一导电类型源区（8），且第一导电类型源区（8）与栅沟槽（3）邻接，在所述栅沟槽（3）上设有绝缘介质层（9），所述绝缘介质层（9）上设有源极金属（10），所述源极金属（10）穿过绝缘介质层（9）分别与第二导电类型体区（5）、第一导电类型源区（8）欧姆接触。
3.根据权利要求1所述的一种沟槽栅IGBT器件结构，其特征在于，所述倒梯形厚氧槽（4）的侧壁与底部间的夹角小于80°，且倒梯形厚氧槽（4）的厚度为1.8um~2.2um。
4.根据权利要求1所述的一种沟槽栅IGBT器件结构，其特征在于，所述IGBT器件包括N型功率半导体器件和P型功率半导体器件，对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型，对于P型半导体器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822059131.3U CN209104157U (zh) | 2018-12-10 | 2018-12-10 | 一种沟槽栅igbt器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822059131.3U CN209104157U (zh) | 2018-12-10 | 2018-12-10 | 一种沟槽栅igbt器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209104157U true CN209104157U (zh) | 2019-07-12 |
Family
ID=67162636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822059131.3U Withdrawn - After Issue CN209104157U (zh) | 2018-12-10 | 2018-12-10 | 一种沟槽栅igbt器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209104157U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461769A (zh) * | 2018-12-10 | 2019-03-12 | 无锡紫光微电子有限公司 | 一种沟槽栅igbt器件结构及其制作方法 |
-
2018
- 2018-12-10 CN CN201822059131.3U patent/CN209104157U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461769A (zh) * | 2018-12-10 | 2019-03-12 | 无锡紫光微电子有限公司 | 一种沟槽栅igbt器件结构及其制作方法 |
| CN109461769B (zh) * | 2018-12-10 | 2024-03-12 | 无锡紫光微电子有限公司 | 一种沟槽栅igbt器件结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065542A (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN102044563A (zh) | Ldmos器件及其制造方法 | |
| CN104377242A (zh) | Ldmos器件及其制造方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN110212020A (zh) | 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| WO2022193656A1 (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN206976353U (zh) | 一种优化终端结构的沟槽型半导体器件 | |
| CN109461769A (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN110190128A (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN109119476A (zh) | 具有体内场板的分离栅vdmos器件及其制造方法 | |
| CN209104157U (zh) | 一种沟槽栅igbt器件结构 | |
| CN208489191U (zh) | 一种屏蔽栅功率mosfet器件 | |
| CN209626223U (zh) | 一种低功耗屏蔽栅型半导体功率器件 | |
| CN209087850U (zh) | 一种多次外延的超结终端结构 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN110391302A (zh) | 采用屏蔽栅的超结mosfet结构和制作方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20190712 Effective date of abandoning: 20240312 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20190712 Effective date of abandoning: 20240312 |