CN103296072B - 一种提高了BVcbo的双极型晶体管及其生产工艺 - Google Patents
一种提高了BVcbo的双极型晶体管及其生产工艺 Download PDFInfo
- Publication number
- CN103296072B CN103296072B CN201310255243.5A CN201310255243A CN103296072B CN 103296072 B CN103296072 B CN 103296072B CN 201310255243 A CN201310255243 A CN 201310255243A CN 103296072 B CN103296072 B CN 103296072B
- Authority
- CN
- China
- Prior art keywords
- bvcbo
- groove
- technology
- type
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种提高了BVcbo(集电极-基极击穿电压)的双极型晶体管及其生产工艺,通过将沟槽场氧化隔离工艺技术与结终端工艺技术结合起来,并且将沟槽的场氧化过程分成两步,结终端硼离子注入安排在两步场氧化之间进行,不但可以得到合理的结终端硼的结深,而且简化了工艺流程,并且由于结终端离子注入窗口与沟槽边缘无需对准,因此在结终端与沟槽的交界处可以得到较为固定的掺杂硼浓度,以致可以得到稳定的BVcbo,使用该工艺技术方法生产的NPN硅双极型微波功率晶体管器件不但提高了BVcbo 20伏以上,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
Description
技术领域
本发明涉及了一种提高了BVcbo(集电极-基极击穿电压)的双极型晶体管及其生产工艺,属于电子技术领域。
背景技术
高频功率晶体管器件广泛地用于通信系统和雷达系统中,微波功率晶体管器件的应用设计要求能够提供高的输出功率和高的增益,工作频率范围从几百MHz到几个GHz。为达到这样的高输出功率、高增益和高频要求,除对芯片器件的布局、工艺参数的选择以及封装进行优化外,对晶体管芯片生产工艺的改进有时更为重要。原因如下:
1、为了获得高的输出功率,应当选择尽可能高的集电区掺杂浓度,以便抑制集电区输出电流的饱和现象,同时较浓的集电区掺杂可以选择较薄的外延层厚度,这样集电区的寄生电阻较小,因而可以得到较好的晶体管高频性能。但较浓的集电区掺杂所带来的问题是较低的BVcbo。
2、为了得到高频性能,通常平面晶体管的基区结深较浅(0.2到0.5微米),较浅的基区结深使得集电区-基区的冶金结曲率半径较小,以至在集电区-基区加上反向偏置电压时,由于电场倾向于集中在较小的曲率半径处,导致较小的BVcbo。为了克服浅结BVcbo较小的缺点,一种叫做结终端的工艺技术被采用,即在浅结基区边缘加一步深度较深的与基区同极性的杂质扩散,得到较大的集电区-基区的冶金结曲率半径以提高BVcbo。但结终端技术所带来的问题是由于杂质的横向扩散,使得晶体管的面积增大,导致集电区-基区的寄生电容增大,降低了晶体管的频率性能。
3、沟槽场氧化隔离工艺技术因其晶体管面积小、大大减小了集电结寄生电容、提高了晶体管的高频性能,被广泛地应用于双极型高频小功率晶体管。对于微波功率晶体管器件,由于其要求较高的输出功率,单独利用沟槽场氧化隔离工艺技术并不适合,这是因为:晶体管基区的掺杂元素硼离子在热过程中倾向于被吸收(分凝)到场氧化层中,使得在硅-氧化硅界面处的硼浓度降低,受硅-氧化硅界面电荷的影响,BVcbo也会降低。
发明内容
本发明所要解决的技术问题是提供一种提高了BVcbo的双极型晶体管的生产工艺,使生产的晶体管器件不但提高了击穿电压,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
为了解决上述技术问题,本发明所采用的技术方案是:
一种提高了BVcbo的双极型晶体管,包括高浓度掺杂的N-型硅衬底,所述N-型硅衬底的顶部设置有N-型外延硅,所述N-型外延硅的两侧通过沟槽、氧化和平坦化工艺技术形成有平坦氧化层,所述两个平坦氧化层之间的N-型外延硅的上表面设有本征基区,所述本征基区的两侧设有非本征基区,所述两个非本征基区之间还设置有发射区;所述两个平坦氧化层之间通过热过程杂质激活形成的第二冶金结。
前述的一种提高了BVcbo的双极型晶体管,其特征在于:所述N-型外延硅的上面还淀积有介质材料,所述非本征基区和发射区处的介质材料上通过光刻和刻蚀形成基极和发射极的接触孔,所述接触孔中设置有金属连接线条。
一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:包括如下步骤:
(1)选择一种高浓度掺杂的N-型硅衬底作为NPN晶体管的非本征集电区,N-型硅衬底背面在晶体管生产工艺流程完成后,进行减薄、蒸金,用于形成晶体管的集电极;在N-型硅衬底的顶部是N-型低浓度掺杂的外延硅作为NPN晶体管的本征集电区;
(2)通过热氧化工艺在外延硅表面生产一层薄的二氧化硅,紧接着再通过LPCVD工艺淀积厚度为1500埃的氮化硅,用光刻技术给出沟槽图形;用干法刻蚀技术依次局部刻蚀掉氮化硅、二氧化硅和外延硅以形成沟槽;
(3)通过高温热氧化工艺进行沟槽的第一步场氧化形成部分场氧化层;然后在氮化硅的上方用光刻胶保护晶体管的有源区,并在氮化硅的两端露出结终端硼离子的注入窗口,通过注入窗口注入硼离子;
(4)结终端硼离子从注入窗口注入完成后,将光刻胶去除;进行沟槽的第二步场氧化形成场氧化层,在沟槽的第二步场氧化热过程的同时,注入的结终端硼离子被推进到1.0微米到5.0微米的深度,形成P-型结终端层与N-型外延层的第一冶金结;
(5)沟槽场氧化层形成后,用热磷酸腐蚀去除掉保护晶体管有源区的氮化硅;为了有利于后面的各步光刻工艺,用返刻平坦化工艺技术将高出有源区硅平面的沟槽场氧化层刻蚀掉;
(6)采用传统的浅结基区工艺形成本征基区、浓硼离子注入工艺形成欧姆接触的非本征基区、浓砷离子注入工艺形成发射区;通过热过程杂质激活工艺后,就组成了P-型区与N-型本征集电区形成的第二冶金结;在淀积一层介质材料后,光刻和刻蚀以形成基极和发射极的接触孔,再进行硅化物工艺处理以降低电极的接触电阻,金属布线工艺形成各电极的金属连接线条;最后,运用钝化层工艺保护晶体管表面不受环境的影响。
前述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:所述N-型硅衬底的晶向可以是<111>或者<100>,优选为<111>晶向,N-型硅衬底的电阻率选为不大于0.003Wcm;外延硅的电阻率为0.1Wcm至3.5Wcm,厚度为2微米至20微米。
前述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:所述N-型硅衬底所掺的杂质元素可以是砷、磷或锑中的一种,优选为砷。
前述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:步骤(2)中所述的沟槽的深度为0.3微米至2.5微米。
前述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:步骤(3)中对沟槽进行热氧化的温度为1050℃-1200℃,形成的部分场氧化层的厚度为0.5微米至3.0微米,其中硼离子的注入剂量为5.0E12-5.0E14个离子每平方厘米。
前述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:所述步骤(4)中所述的场氧化层的总厚度为1.0微米到3.5微米。
本发明的有益效果是:通过将沟槽场氧化隔离工艺技术与结终端工艺技术结合起来,并且将沟槽的场氧化过程分成两步,结终端硼离子注入安排在两步场氧化之间进行,不但可以得到合理的结终端硼的结深,而且简化了工艺流程,并且由于结终端离子注入窗口与沟槽边缘无需对准,因此在结终端与沟槽的交界处可以得到较为固定的掺杂硼浓度,以致可以得到稳定的BVcbo,使用该工艺技术方法生产的NPN硅双极型微波功率晶体管器件不但提高了BVcbo 20伏以上,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
附图说明
图1是本发明一种提高了BVcbo的双极型晶体管的结构示意图。
图2是本发明一种提高了BVcbo的双极型晶体管的生产工艺中与步骤(1)对应的晶体管结构示意图;
图3是本发明一种提高了BVcbo的双极型晶体管的生产工艺中与步骤(2)对应的晶体管结构示意图;
图4是本发明一种提高了BVcbo的双极型晶体管的生产工艺中与步骤(3)对应的晶体管结构示意图;
图5是本发明一种提高了BVcbo的双极型晶体管的生产工艺中与步骤(4)对应的晶体管结构示意图;
图6是本发明一种提高了BVcbo的双极型晶体管的生产工艺中与步骤(5)对应的晶体管结构示意图;
图中:50、N-型硅衬底,51、部分场氧化层,52、外延硅,53、二氧化硅,54、氮化硅,55、沟槽,56、光刻胶,57、注入窗口,58、场氧化层,60、第一冶金结,62、平坦场氧化层,64、第二冶金结,66、本征基区,68、非本征基区,70、发射区,72、介质,76、金属连接线条。
具体实施方式
下面将结合说明书附图,对本发明作进一步的说明。
如图1所示,一种提高了BVcbo的双极型晶体管,由于晶片的背面是用于形成NPN晶体管的集电极C,所以为了减小集电极的串联电阻,我们选择高浓度掺杂的N-型硅衬底50作为晶体管的非本征集电区,所述N-型硅衬底50的顶部设置有N-型外延硅52作为晶体管的本征集电区,所述N-型外延硅52的两侧通过沟槽、氧化和平坦化工艺技术形成有平坦氧化层62,所述两个平坦氧化层62之间的N-型外延硅52的上表面设有本征基区66,所述本征基区66的两侧设有非本征基区68,所述两个非本征基区68之间还设置有发射区70;所述两个平坦氧化层62之间通过热过程杂质激活形成的第二冶金结64,N-型外延硅52的上面还淀积有介质材料72,所述非本征基区68和发射区70处的介质材料72上通过光刻和刻蚀形成基极和发射极的接触孔,所述接触孔中设置有金属连接线条76。
本发明还提供了一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:包括如下步骤:
(1)选择一种高浓度掺杂的N-型硅衬底50作为NPN晶体管的非本征集电区,N-型硅衬底50背面在晶体管生产工艺流程完成后,进行减薄、蒸金,用于形成晶体管的集电极C;其中,N-型硅衬底50的晶向可以是<111>的、也可以是<100>的,但通常选择<111>晶向,所掺的杂质元素可以是砷(As)、也可以是磷(P)或是锑(Sb),但通常选择砷,N-型硅衬底50的电阻率选为不大于0.003Wcm;在N-型硅衬底50的顶部是N-型低浓度掺杂的外延硅52作为NPN晶体管的本征集电区,如图2所示,外延硅52的掺杂元素可以是砷(As)、也可以是磷(P)或是锑(Sb),但通常是砷,外延硅52的电阻率为0.1Wcm至3.5Wcm,厚度为2至20微米。
(2)通过热氧化工艺在外延硅52表面生产一层薄的二氧化硅53,紧接着再通过LPCVD工艺淀积厚度为1500埃的氮化硅54,用光刻技术给出沟槽图形;用干法刻蚀技术依次局部刻蚀掉氮化硅54、二氧化硅53和外延硅52以形成沟槽55,如图3所示。
(3)通过高温热氧化工艺进行沟槽55的第一步场氧化形成部分场氧化层51;然后在氮化硅54的上方用光刻胶56保护晶体管的有源区,并在氮化硅54的两端露出结终端硼离子的注入窗口57,如图4所示。通过注入窗口57进行硼离子的注入,注入剂量为5.0E12-5.0E14个离子每平方厘米,由于沟槽的第一步场氧化形成部分场氧化层51的厚度可以阻挡硼离子注入到场区中,所以结终端离子注入窗口57与沟槽55边缘无需对准,因此在结终端与沟槽55的交界处可以得到较为固定的掺杂硼浓度。
(4)结终端硼离子从注入窗口57注入完成后,将光刻胶56去除;进行沟槽55的第二步场氧化形成场氧化层58,在沟槽55的第二步场氧化热过程的同时,注入的结终端硼离子被推进到1.0微米到5.0微米的深度,形成P-型结终端层与N-型外延层的第一冶金结60,如图5所示。
(5)沟槽55场氧化层形成后,用热磷酸腐蚀去除掉保护晶体管有源区的氮化硅54;为了有利于后面的各步光刻工艺,用返刻平坦化工艺技术将高出有源区硅平面的沟槽55场氧化层刻蚀掉,形成平坦场氧化层62,如图6所示。
(6)采用传统的浅结基区工艺形成本征基区66、浓硼离子注入工艺形成欧姆接触的非本征基区68、浓砷离子注入工艺形成发射区70;通过热过程杂质激活工艺后,就组成了P-型区与N-型本征集电区形成的第二冶金结64;在淀积一层介质材料72后,光刻和刻蚀以形成基极(B)和发射极(E)的接触孔,再进行硅化物工艺处理以降低电极的接触电阻,金属布线工艺形成各电极的金属连接线条76;最后,运用钝化层工艺保护晶体管表面不受环境的影响,如图1所示。
其中,步骤(2)中所述的沟槽55的深度经过反复实验后选择0.3微米至2.5微米之间的数值时效果最佳,而步骤(3)中对沟槽55进行热氧化的温度一般为1050℃-1200℃,形成的部分场氧化层51的厚度为0.5微米至3.0微米,经过二次氧化后,步骤(4)中的场氧化层58的总厚度为1.0微米到3.5微米。
综上所述,本发明提供的一种提高了BVcbo的双极型晶体管及其生产工艺,使生产的晶体管器件不但提高了击穿电压,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界。
Claims (8)
1.一种提高了BVcbo的双极型晶体管,其特征在于:包括高浓度掺杂的N-型硅衬底(50),所述N-型硅衬底(50)的顶部设置有N-型外延硅(52),所述N-型外延硅(52)的两侧通过沟槽、氧化和平坦化工艺技术形成有平坦氧化层(62),两个所述平坦氧化层(62)之间的N-型外延硅(52)的上表面设有本征基区(66),所述本征基区(66)的两侧设有非本征基区(68),两个所述非本征基区(68)之间还设置有发射区(70);所述平坦氧化层(62)与非本征基区(68)之间均设有冶金结(64)。
2.根据权利要求1所述的一种提高了BVcbo的双极型晶体管,其特征在于:所述N-型外延硅(52)的上面还淀积有介质材料(72),所述非本征基区(68)和发射区(70)处的介质材料(72)上通过光刻和刻蚀形成基极和发射极的接触孔,所述接触孔中设置有金属连接线条(76)。
3.一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:包括如下步骤:
(1)选择一种高浓度掺杂的N-型硅衬底(50)作为NPN晶体管的非本征集电区,N-型硅衬底(50)背面在晶体管生产工艺流程完成后,进行减薄、蒸金,用于形成晶体管的集电极(C);在N-型硅衬底(50)的顶部是N-型低浓度掺杂的外延硅(52)作为NPN晶体管的本征集电区;
(2)通过热氧化工艺在外延硅(52)表面生产一层薄的二氧化硅(53),紧接着再通过LPCVD工艺淀积厚度为1500埃的氮化硅(54),用光刻技术给出沟槽图形;用干法刻蚀技术依次局部刻蚀掉氮化硅(54)、二氧化硅(53)和外延硅(52)以形成沟槽(55);
(3)通过高温热氧化工艺进行沟槽(55)的第一步场氧化形成部分场氧化层(51);然后在氮化硅(54)的上方用光刻胶(56)保护晶体管的有源区,并在氮化硅(54)的两端露出结终端硼离子的注入窗口(57),通过注入窗口(57)注入硼离子;
(4)结终端硼离子从注入窗口(57)注入完成后,将光刻胶(56)去除;进行沟槽(55)的第二步场氧化形成场氧化层(58),在沟槽(55)的第二步场氧化热过程的同时,注入的结终端硼离子被推进到1.0微米到5.0微米的深度,形成P-型结终端层与N-型外延层的第一冶金结(60);
(5)沟槽(55)场氧化层形成后,用热磷酸腐蚀去除掉保护晶体管有源区的氮化硅(54);为了有利于后面的各步光刻工艺,用返刻平坦化工艺技术将高出有源区硅平面的沟槽(55)场氧化层刻蚀掉;
(6)采用传统的浅结基区工艺形成本征基区(66)、浓硼离子注入工艺形成欧姆接触的非本征基区(68)、浓砷离子注入工艺形成发射区(70);通过热过程杂质激活工艺后,就组成了P-型区与N-型本征集电区形成的第二冶金结(64);在淀积一层介质材料(72)后,光刻和刻蚀以形成基极(B)和发射极(E)的接触孔,再进行硅化物工艺处理以降低电极的接触电阻,金属布线工艺形成各电极的金属连接线条(76);最后,运用钝化层工艺保护晶体管表面不受环境的影响。
4.根据权利要求3所述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:所述N-型硅衬底(50)的晶向是<111>或者<100>, N-型硅衬底(50)的电阻率选为不大于0.003wcm;外延硅(52)的电阻率为0.1wcm至3.5wcm,厚度为2微米至20微米。
5.根据权利要求3或4所述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:所述N-型硅衬底(50)所掺的杂质元素是砷、磷或锑中的一种。
6.根据权利要求5所述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:步骤(2)中所述的沟槽(55)的深度为0.3微米至2.5微米。
7.根据权利要求6所述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:步骤(3)中对沟槽(55)进行热氧化的温度为1050℃-1200℃,形成的部分场氧化层(51)的厚度为0.5微米至3.0微米,其中硼离子的注入剂量为5.0E12-5.0E14个离子每平方厘米。
8.根据权利要求7所述的一种提高了BVcbo的双极型晶体管的生产工艺,其特征在于:所述步骤(4)中所述的场氧化层(58)的总厚度为1.0微米到3.5微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310255243.5A CN103296072B (zh) | 2013-06-25 | 2013-06-25 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310255243.5A CN103296072B (zh) | 2013-06-25 | 2013-06-25 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103296072A CN103296072A (zh) | 2013-09-11 |
CN103296072B true CN103296072B (zh) | 2016-08-10 |
Family
ID=49096681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310255243.5A Active CN103296072B (zh) | 2013-06-25 | 2013-06-25 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103296072B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109916A (zh) * | 2017-12-21 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
CN108133892A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 双极晶体管的制作方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606554A (zh) * | 2013-11-13 | 2014-02-26 | 江苏博普电子科技有限责任公司 | 一种提高了BVceo的双极型晶体管及其生产工艺 |
CN104659085B (zh) * | 2013-11-21 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 硅基npn器件及制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1232299A (zh) * | 1998-04-16 | 1999-10-20 | 日本电气株式会社 | 半导体器件 |
CN1722460A (zh) * | 2004-07-15 | 2006-01-18 | 电子科技大学 | 具有基区局部重掺杂功率双极型晶体管 |
CN101425536A (zh) * | 2008-12-04 | 2009-05-06 | 电子科技大学 | 双极结型晶体管 |
CN101916725A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
CN102097464A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | 高压双极晶体管 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114525A (ja) * | 1998-08-03 | 2000-04-21 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
US7795103B2 (en) * | 2006-05-19 | 2010-09-14 | Ho-Yuan Yu | Bipolar transistors with depleted emitter |
-
2013
- 2013-06-25 CN CN201310255243.5A patent/CN103296072B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1232299A (zh) * | 1998-04-16 | 1999-10-20 | 日本电气株式会社 | 半导体器件 |
CN1722460A (zh) * | 2004-07-15 | 2006-01-18 | 电子科技大学 | 具有基区局部重掺杂功率双极型晶体管 |
CN101425536A (zh) * | 2008-12-04 | 2009-05-06 | 电子科技大学 | 双极结型晶体管 |
CN102097464A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | 高压双极晶体管 |
CN101916725A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109916A (zh) * | 2017-12-21 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
CN108133892A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 双极晶体管的制作方法 |
CN108109916B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管及其制作方法 |
CN108133892B (zh) * | 2017-12-21 | 2020-12-11 | 浙江昌新生物纤维股份有限公司 | 双极晶体管的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103296072A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1988172B (zh) | 异质结双极晶体管 | |
CN100570886C (zh) | 减小晶体管延伸电极电容的结构及制作方法 | |
CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
CN107768436A (zh) | 一种沟槽栅电荷储存型igbt及其制造方法 | |
CN105206656A (zh) | 一种逆导型igbt器件 | |
CN103296072B (zh) | 一种提高了BVcbo的双极型晶体管及其生产工艺 | |
CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
CN103022154B (zh) | 一种快速恢复二极管及制造方法 | |
CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
CN103346085B (zh) | 一种提高双极型晶体管BVcbo的生产工艺 | |
CN101859703B (zh) | 低开启电压二极管的制备方法 | |
CN102856192B (zh) | Igbt器件及其制作方法 | |
CN102931226A (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
CN102376775B (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
CN108133892B (zh) | 双极晶体管的制作方法 | |
CN102412276A (zh) | 晶体管及制造晶体管的方法 | |
CN203406288U (zh) | 一种提高了BVcbo的双极型晶体管 | |
CN203536442U (zh) | 一种提高了BVceo的双极型晶体管 | |
CN113964197A (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
CN103606554A (zh) | 一种提高了BVceo的双极型晶体管及其生产工艺 | |
CN106783841B (zh) | 带有过热保护功能的射频ldmos晶体管 | |
CN102856193B (zh) | Igbt器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |