CN101916725A - 一种双极型晶体管的制作方法 - Google Patents

一种双极型晶体管的制作方法 Download PDF

Info

Publication number
CN101916725A
CN101916725A CN201010235727XA CN201010235727A CN101916725A CN 101916725 A CN101916725 A CN 101916725A CN 201010235727X A CN201010235727X A CN 201010235727XA CN 201010235727 A CN201010235727 A CN 201010235727A CN 101916725 A CN101916725 A CN 101916725A
Authority
CN
China
Prior art keywords
base
ion
manufacture method
area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010235727XA
Other languages
English (en)
Other versions
CN101916725B (zh
Inventor
吴小利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010235727.XA priority Critical patent/CN101916725B/zh
Publication of CN101916725A publication Critical patent/CN101916725A/zh
Application granted granted Critical
Publication of CN101916725B publication Critical patent/CN101916725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明提出一种双极型晶体管的制作方法，包括以下步骤：制作集电区；在所述集电区上制作基区；在所述基区上制作发射区；以所述发射区为掩膜，对所述基区进行第一次离子注入，并进行扩散工艺，在所述基区内形成第一掺杂区；所述制作方法还包括：以所述发射区为掩膜，对所述基区进行第二次离子注入，使得所注入的离子进入集电区，进行扩散工艺，在所述集电区内形成第二掺杂区，所述第二次离子注入的能量范围为100keV至150keV，剂量范围为3e12cm-2至1e13cm-2。本发明提供的制作方法对集电区进行二次离子注入，增加了环形集电结，在保持晶体管的特征频率的前提下，提高了晶体管的集电极-基极反向击穿电压，从而提高了晶体管的整体性能。

Description

一种双极型晶体管的制作方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种双极型晶体管的制作方法。
背景技术
双极晶体管是构成现代大规模集成电路的器件结构之一，双极晶体管优点在于操作速度快、单位芯片面积的输出电流大、导通电压变动小，适于制作模拟电路。
随着半导体工艺的不断发展，对器件性能要求越来越高，对晶体管(例如双极型晶体管)的性能要求也相应提高。
对于双极型晶体管来说，集电极-基极反向击穿电压和特征频率是两个比较重要的参数，这两个参数相互平衡。集电极-基极反向击穿电压，该电压是指当晶体管发射极开路时，其集电极与基极之间的最大允许反向电压，用VCBO或BVCBO表示；晶体管的工作频率超过截止频率fβ或fα时，其电流放大系数β值将随着频率的升高而下降，特征频率是指β值降为1时晶体管的工作频率，特征频率用fT表示，通常将特征频率fT小于或等于3MHZ的晶体管称为低频管，将特征频率fT大于或等于30MHZ的晶体管称为高频管，将特征频率fT大于3MHZ、小于30MHZ的晶体管称为中频管。
现有晶体管结构请参考图1，图1为采用平面工艺制成的NPN型硅材料晶体管的结构示意图，位于中间层的P区称为基区12，它很薄且杂质浓度很低，其材料为锗硅；位于上层的N区是发射区13，掺杂浓度很高，通过刻蚀出的接触孔和基区12相连形成PN结，该PN结称为发射结14；位于下层所占面积最大的N区为集电区10，集电区内设置有两个隔离沟槽11，集电区10和基区12之间的PN结称为集电结15。
相应的形成晶体管的工艺如下：提供一衬底，在衬底内进行离子注入并扩散，用作集电区；在集电区内刻蚀两个浅沟槽并用氧化物填充，形成隔离区域；在集电区上，两个浅沟槽之间，生长锗硅层，并进行外延，形成P型外延层，锗硅层以及其外延层作为基区；在基区上形成氧化层，在氧化层上旋涂第一光刻胶层，经过光刻工艺后，在第一光刻胶层上定义出接触孔图形；以第一光刻胶层为掩膜，沿接触孔图形刻蚀氧化层至露出P型外延层，形成接触孔；去除第一光刻胶层后，用化学气相沉积法形成填充满接触孔且覆氧化层表面的多晶硅层；平坦化多晶硅层，使其表面平整后，在多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形；以第二光刻胶层为掩膜，沿发射极图形刻蚀多晶硅层和氧化层，形成发射极；以发射区为掩膜，向基区内注入离子并进行扩散工艺，形成掺杂区。
由于在晶体管制作工艺过程中，基区的掺杂是以发射区为掩膜进行离子注入后退火扩散处理的，基区和集电区之间形成的集电结15如图1中所示，并非水平的形状，在应用过程中，对集电极施加较高的电压而基区电压保持0的情况下，电场会在集电结弯曲的位置集中，而造成器件的过早击穿，容易发生击穿，因此，该晶体管的集电极-基极反向击穿电压不高，晶体管容易被击穿。现有技术中为了避免晶体管被击穿，采用降低集电区掺杂浓度的方法以减少电场，但是，这又引出了新的问题。集电区浓度太低，电流升高时容易产生基区展宽效应，即Kirk效应，基区展宽效应可以造成一下影响：1.使基区空间体积增大，导致存储少子电荷数量增加，开关速度下降；2.使电流放大系数b下降，导致工作电流受到限制(Kirk效应是造成BJT在大电流时电流放大系数b下降的主要原因，当电流放大系数b下降到一半时的集电极电流即定为晶体管的最大工作电流)；3.使少子渡越基区的时间增长，器件频率特性变差(Kirk效应是造成晶体管在大电流时特征频率fT下降的主要原因)。总之，Kirk效应对于晶体管的高频功率性能有着很大的不良影响，不利于晶体管性能的提高。
发明内容
本发明解决的问题是提供一种晶体管的制造方法，在晶体管的特征频率相对不变的前提下，提高晶体管集电极-基极反向击穿电压。
为了实现上述目的，本发明提供一种双极型晶体管的制作方法，包括以下步骤：制作集电区；在所述集电区上制作基区；在所述基区上制作发射区；以所述发射区为掩膜，对所述基区进行第一次离子注入，在所述基区内形成第一掺杂区；所述制作方法还包括：以所述发射区为掩膜，对所述基区进行第二次离子注入，使得所注入的离子进入集电区，进行扩散工艺，在所述集电区内形成第二掺杂区，所述第二次离子注入的能量范围为100KeV至150KeV，剂量范围为3e12cm-2至1e13cm-2。
可选的，所述第一次离子注入的次数的能量范围为5KeV至10KeV，剂量范围为1e15cm-2至3e15cm-2。
可选的，所述基区的厚度范围为700埃至1000埃。
可选的，所述离子注入的离子为硼离子。
可选的，制作所述基区的方法包括：在所述集电区表面生长锗硅，并在所述集电区表面形成P型外延层。
可选的，所述集电区内包括两个隔离沟槽，所述P型外延层均位于两个所述隔离沟槽上。
可选的，制作所述发射区的方法包括：在所述基区上形成氧化层；在所述氧化层上旋涂第一光刻胶层，经过光刻工艺后，在所述第一光刻胶层上定义出接触孔图形；以所述第一光刻胶层为掩膜，沿所述接触孔图形刻蚀所述氧化层至露出所述P型外延层，形成接触孔；去除所述第一光刻胶层后，用化学气相沉积法形成填充接触孔且覆于所述氧化层表面的多晶硅层；平坦化所述多晶硅层，在所述多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形。
与现有技术相比，本发明具有以下优点：本发明通过二次离子注入，在集电区内，制造出新的环状的基区，从而改变了集电结的形状，使得集电结上的电场不再集中分布，而是均匀分布，因此不容易发生击穿现象，即在特征频率不变的前提下，提高了集电极-基极反向击穿电压。
附图说明
图1为现有技术中晶体管的结构示意图。
图2为本发明一种双极型晶体管的制作方法所制作的晶体管的结构示意图。
图3是本发明和现有技术集电极-基极反向击穿电压和特征频率关系图。
具体实施方式
为了解决现有技术中，因集电结的形状原因，导致电场容易在某处集中，从而导致集电极-基极反向击穿电压降低的问题，本发明提供一种晶体管的制作方法，包括以下步骤：制作集电区，所述集电区内包括两个隔离沟槽，隔离沟槽中的填充物为氧化物；在所述集电区上制作基区，制作所述基区的方法包括：在所述集电区表面生长锗硅，并在所述集电区表面形成P型外延层，所述P型外延层均位于两个所述隔离沟槽上，所述基区的厚度范围为700埃至1000埃，优选的，所述基区的厚度为850埃；在所述基区上制作发射区，制作所述发射区的方法包括：在所述基区上形成氧化层；在所述氧化层上旋涂第一光刻胶层，经过光刻工艺后，在所述第一光刻胶层上定义出接触孔图形；以所述第一光刻胶层为掩膜，沿所述接触孔图形刻蚀所述氧化层至露出所述P型外延层，形成接触孔；去除所述第一光刻胶层后，用化学气相沉积法形成填充接触孔且覆于所述氧化层表面的多晶硅层；平坦化所述多晶硅层，在所述多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形；
以所述发射区为掩膜，对所述基区进行第一次离子注入，在所述基区内形成第一掺杂区，所述第一次离子注入的次数的能量范围为5KeV至10KeV，剂量范围为1e15cm-2至3e15cm-2；所述制作方法还包括：以所述发射区为掩膜，对所述基区进行第二次离子注入，使得所注入的离子进入集电区，进行扩散工艺，在所述集电区内形成第二掺杂区，所述第二次离子注入的能量范围为100KeV至150KeV，剂量范围为3e12cm-2至1e13cm-2，所述离子注入的离子为硼离子。
以上能量和剂量的配合，为的是使得离子能够注入到集电区内，在扩散工艺后，在集电区内形成掺杂区，从而将改变集电结的位置和形状，下面，将对新形成的集电结的位置和形状，做进一步的说明。
请参考图2，图2为本发明一种双极型晶体管的制作方法所制作的晶体管的结构示意图，从图上可以看出，晶体管包括基极12和17、集电极10和发射极13，其中基极12位于发射极13和集电极10之间，集电极中有两个隔离沟槽11，位于发射极和基极之间的是发射结14，图中基极包括两部分，一部分是位于集电极之上的部分12，另一部分是位于集电极之内，且分别位于两个隔离沟槽11旁的部分17，制作该形状的基极，是采用上述提及的离子注入的方法：离子注入的次数为两次，所述第一次离子注入的次数的能量范围为5KeV至10KeV，剂量范围为1e15cm-2至3e15cm-2，所述第二次离子注入的能量范围为100KeV至150KeV，剂量范围为3e12cm-2至1e13cm-2。
图2中的集电结总共包括和现有技术中集电结形状相同的传统集电结15以及环状集电结16，在集电极上施加较高的电压，基极上施加电压为0的情况下，会有部分电场分布到环状集电结16上，从而减少传统集电结15上的电场，因此，不容易发生击穿现象。
最后，请参考图3，图3是本发明和现有技术集电极-基极反向击穿电压和特征频率关系图，图3中纵坐标为特征频率(fT)，单位是GHz，横坐标为集电极-基极反向击穿电压(BVCBO)，单位为V，图3中曲线51代表现有技术中fT-BVCBO的关系图，曲线51实际上是四个点的连线，点52和点53代表图2中的晶体管的fT-BVCBO的关系，从图上可以看出，当现有技术和本发明的晶体管中的BVCBO均取值20.3V的情况(点53处)下，现有技术的fT大概为2.9E+10GHz，而本发明的fT大概为3.2E+10GHz，提高了将近10％；当现有技术和本发明的晶体管中的fT均取值3.2E+10GHz时，现有技术对应的BVCBO大概是19.8V，而本发明对应的BVCBO大概是20.3V，提高了将近2.5％。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种双极型晶体管的制作方法，包括以下步骤：
制作集电区；
在所述集电区上制作基区；
在所述基区上制作发射区；
以所述发射区为掩膜，对所述基区进行第一次离子注入，并进行扩散工艺，在所述基区内形成第一掺杂区；
其特征在于：
所述制作方法还包括：以所述发射区为掩膜，对所述基区进行第二次离子注入，使得所注入的离子进入集电区，在所述集电区内形成第二掺杂区，所述第二次离子注入的能量范围为100KeV至150KeV，剂量范围为3e12cm-2至1e13cm-2。
2.根据权利要求1所述的双极型晶体管的制作方法，其特征在于：所述第一次离子注入的次数的能量范围为5KeV至10KeV，剂量范围为1e15Gm-2至3e15cm-2。
3.根据权利要求1所述的晶体管的制作方法，其特征在于：所述基区的厚度范围为700埃至1000埃。
4.根据权利要求1所述的晶体管的制作方法，其特征在于：所述离子注入的离子为硼离子。
5.根据权利要求1所述的晶体管的制作方法，其特征在于：制作所述基区的方法包括：在所述集电区表面生长锗硅，并在所述集电区表面形成P型外延层。
6.根据权利要求5所述的晶体管的制作方法，其特征在于：所述集电区内包括两个隔离沟槽，所述P型外延层均位于两个所述隔离沟槽上。
7.根据权利要求5所述的晶体管的制作方法，其特征在于：制作所述发射区的方法包括：
在所述基区上形成氧化层；
在所述氧化层上旋涂第一光刻胶层，经过光刻工艺后，在所述第一光刻胶层上定义出接触孔图形；
以所述第一光刻胶层为掩膜，沿所述接触孔图形刻蚀所述氧化层至露出所述P型外延层，形成接触孔；
去除所述第一光刻胶层后，用化学气相沉积法形成填充接触孔且覆于所述氧化层表面的多晶硅层；
平坦化所述多晶硅层，在所述多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形。
CN201010235727.XA 2010-07-23 2010-07-23 一种双极型晶体管的制作方法 Active CN101916725B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010235727.XA CN101916725B (zh) 2010-07-23 2010-07-23 一种双极型晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010235727.XA CN101916725B (zh) 2010-07-23 2010-07-23 一种双极型晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN101916725A true CN101916725A (zh) 2010-12-15
CN101916725B CN101916725B (zh) 2015-03-18

Family

ID=43324197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010235727.XA Active CN101916725B (zh) 2010-07-23 2010-07-23 一种双极型晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN101916725B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296072A (zh) * 2013-06-25 2013-09-11 江苏博普电子科技有限责任公司 一种提高了BVcbo的双极型晶体管及其生产工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878976B2 (en) * 2002-03-13 2005-04-12 International Business Machines Corporation Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
CN1943034A (zh) * 2004-04-22 2007-04-04 国际商业机器公司 可调的半导体器件
CN101523579A (zh) * 2006-10-05 2009-09-02 国际商业机器公司 用于异质结双极晶体管的局部集电极注入结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878976B2 (en) * 2002-03-13 2005-04-12 International Business Machines Corporation Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications
CN1943034A (zh) * 2004-04-22 2007-04-04 国际商业机器公司 可调的半导体器件
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
CN101523579A (zh) * 2006-10-05 2009-09-02 国际商业机器公司 用于异质结双极晶体管的局部集电极注入结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296072A (zh) * 2013-06-25 2013-09-11 江苏博普电子科技有限责任公司 一种提高了BVcbo的双极型晶体管及其生产工艺
CN103296072B (zh) * 2013-06-25 2016-08-10 江苏博普电子科技有限责任公司 一种提高了BVcbo的双极型晶体管及其生产工艺

Also Published As

Publication number Publication date
CN101916725B (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
US9006864B2 (en) Radiation induced diode structure
KR101228367B1 (ko) 바이폴라 트랜지스터와 그 제조 방법
CN113571415B (zh) Igbt器件及其制作方法
US20170345811A1 (en) Method for manufacturing esd protection device
EP3016144B1 (en) Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
CN107093632A (zh) 半导体器件和用于形成半导体器件的方法
CN101916724B (zh) 一种晶体管的制作方法
CN102800589B (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
CN101916725B (zh) 一种双极型晶体管的制作方法
CN115083895B (zh) 一种背面变掺杂结构的场截止igbt芯片制作方法
CN113851379A (zh) Igbt器件及其制作方法
CN115084127A (zh) 高压静电保护器件结构及静电保护电路
CN114373680A (zh) 提高抗辐射mosfet单粒子加固结构的制备方法
CN104992966B (zh) 一种热预算低的双极高频功率晶体管芯片的制作方法
CN105576032A (zh) SiC MOSFET器件单元及其制造方法
CN102544079A (zh) 锗硅异质结npn晶体管及制造方法
CN107393872B (zh) 一种bcd工艺中寄生型npn三极管的制作方法
CN101866856A (zh) Npn晶体管及其制作方法
CN116093151B (zh) 一种双极型晶体管结构及其制作方法
CN115472667B (zh) 一种超结绝缘双极型晶体管及其制备方法
JPH10335630A (ja) 半導体装置及びその製造方法
CN115911117B (zh) 一种双极型晶体管结构及其制作方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN103187295B (zh) Ggnmos的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant