CN101916724B - 一种晶体管的制作方法 - Google Patents

一种晶体管的制作方法 Download PDF

Info

Publication number
CN101916724B
CN101916724B CN201010235711.9A CN201010235711A CN101916724B CN 101916724 B CN101916724 B CN 101916724B CN 201010235711 A CN201010235711 A CN 201010235711A CN 101916724 B CN101916724 B CN 101916724B
Authority
CN
China
Prior art keywords
ion implantation
base
region
transistor
collector region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010235711.9A
Other languages
English (en)
Other versions
CN101916724A (zh
Inventor
吴小利
唐树澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010235711.9A priority Critical patent/CN101916724B/zh
Publication of CN101916724A publication Critical patent/CN101916724A/zh
Application granted granted Critical
Publication of CN101916724B publication Critical patent/CN101916724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明提出一种晶体管的制作方法，包括以下步骤：制作集电区；在所述集电区上制作基区；在所述基区上制作发射区；以所述发射区为掩膜，对所述基区进行离子注入，所述离子注入的能量范围为5-150KeV，剂量范围为3e15-3e12cm-2，使得离子能够注入到所述基区以及所述集电区内，注入完成后进行扩散工艺，在所述基区以及所述集电区内形成掺杂区。本发明提供的制作方法在保持晶体管的特征频率的前提下，提高了晶体管的集电极-基极反向击穿电压，从而提高了晶体管的整体性能。

Description

一种晶体管的制作方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种晶体管的制作方法。
背景技术
双极晶体管是构成现代大规模集成电路的器件结构之一，双极晶体管优点在于操作速度快、单位芯片面积的输出电流大、导通电压变动小，适于制作模拟电路。
随着半导体工艺的不断发展，对器件性能要求越来越高，对晶体管(例如双极型晶体管)的性能要求也相应提高。
对于双极型晶体管来说，集电极-基极反向击穿电压和特征频率是两个比较重要的参数，这两个参数相互平衡。集电极-基极反向击穿电压，该电压是指当晶体管发射极开路时，其集电极与基极之间的最大允许反向电压，用VCBO或BVCBO表示；晶体管的工作频率超过截止频率fβ或fα时，其电流放大系数β值将随着频率的升高而下降，特征频率是指β值降为1时晶体管的工作频率，特征频率用fT表示，通常将特征频率fT小于或等于3MHZ的晶体管称为低频管，将特征频率fT大于或等于30MHZ的晶体管称为高频管，将特征频率fT大于3MHZ、小于30MHZ的晶体管称为中频管。
现有晶体管结构请参考图1，图1为采用平面工艺制成的NPN型硅材料晶体管的结构示意图，位于中间层的P区称为基区12，它很薄且杂质浓度较低，其材料为锗硅；位于上层的N区是发射区13，掺杂浓度很高，通过刻蚀出的接触孔和基区12相连形成PN结，该PN结称为发射结14；位于下层所占面积最大的N区为集电区10，集电区内设置有两个隔离沟槽11，集电区10和基区12之间的PN结称为集电结16。
相应的形成晶体管的工艺如下：提供一衬底，在衬底内进行离子注入并扩散，用作集电区；在集电区内刻蚀两个浅沟槽并用氧化物填充，形成隔离区域；在集电区上，两个浅沟槽之间，生长锗硅层，并进行外延，形成P型外延层，锗硅层以及其外延层作为基区；在基区上形成氧化层，在氧化层上旋涂第一光刻胶层，经过光刻工艺后，在第一光刻胶层上定义出接触孔图形；以第一光刻胶层为掩膜，沿接触孔图形刻蚀氧化层至露出P型外延层，形成接触孔；去除第一光刻胶层后，用化学气相沉积法形成填充满接触孔且覆氧化层表面的多晶硅层；平坦化多晶硅层，使其表面平整后，在多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形；以第二光刻胶层为掩膜，沿发射极图形刻蚀多晶硅层和氧化层，形成发射极；以发射区为掩膜，向基区内注入离子并进行扩散工艺，形成掺杂区。
由于在晶体管制作工艺过程中，基区的掺杂是以发射区为掩膜进行离子注入后退火扩散处理的，基区和集电区之间形成的集电结15如图1中所示，并非水平的形状，在应用过程中，对集电极施加较高的电压而基区电压保持0的情况下，电场会在集电结弯曲的位置集中，而造成器件的过早击穿，因此，该晶体管的集电极-基极反向击穿电压不高，晶体管容易被击穿。现有技术中为了避免晶体管被击穿，采用降低集电区掺杂浓度的方法以减少电场，但是，这又引出了新的问题。集电区浓度太低，在电流升高时容易产生基区展宽效应，即Kirk效应，基区展宽效应可以造成一下影响：1.使基区空间体积增大，导致存储少子电荷数量增加，开关速度下降；2.使电流放大系数b下降，导致工作电流受到限制(Kirk效应是造成BJT在大电流时电流放大系数b下降的主要原因，当电流放大系数b下降到一半时的集电极电流即定为晶体管的最大工作电流)；3.使少子渡越基区的时间增长，器件频率特性变差(Kirk效应是造成晶体管在大电流时特征频率fT下降的主要原因)。总之，Kirk效应对于晶体管的高频功率性能有着很大的不良影响，不利于晶体管性能的提高。
发明内容
本发明解决的问题是提供一种晶体管的制造方法，在晶体管的特征频率相对不变的前提下，提高晶体管集电极-基极反向击穿电压。
为了实现上述目的，本发明提供一种晶体管的制作方法，包括以下步骤：制作集电区；在所述集电区上制作基区；在所述基区上制作发射区；以所述发射区为掩膜，对所述基区进行离子注入，所述离子注入的能量范围为5KeV至150KeV，剂量范围为3e15cm-2至3e12cm-2，使得离子能够注入到所述基区以及所述集电区内，注入完成后进行扩散工艺，在所述基区以及所述集电区内形成掺杂区。
可选的，所述离子注入的次数为四次，第一次离子注入的能量为5KeV至10KeV，剂量为1e15cm-2至3e15cm-2，第二次离子注入的能量为30KeV至50KeV，剂量为3e12cm-2至1e13cm-2，第三次离子注入的能量为80KeV至120KeV，剂量为3e12cm-2至1e13cm-2，第四次离子注入的能量为130KeV至150KeV，剂量为3e12cm-2至1e13cm-2。
可选的，所述离子注入的次数为三次，第一次离子注入的能量为5KeV至10KeV，剂量为1e15cm-2至3e15，第二次离子注入的能量为30KeV至50KeV，剂量为3e12cm-2至1e13，第三次离子注入的能量为80KeV至120KeV，剂量为3e12cm-2至1e13cm-2。
可选的，所述离子注入的离子为硼离子。
可选的，制作所述基区的方法包括：在所述集电区表面生长锗硅，并在所述集电区表面形成P型外延层。
可选的，所述集电区内包括两个隔离沟槽，所述P型外延层均位于两个所述隔离沟槽上。
可选的，制作所述发射区的方法包括：在所述基区上形成氧化层；在所述氧化层上旋涂第一光刻胶层，经过光刻工艺后，在所述第一光刻胶层上定义出接触孔图形；以所述第一光刻胶层为掩膜，沿所述接触孔图形刻蚀所述氧化层至露出所述P型外延层，形成接触孔；去除所述第一光刻胶层后，用化学气相沉积法形成填充接触孔且覆于所述氧化层表面的多晶硅层；平坦化所述多晶硅层，在所述多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形。
可选的，所述基区的厚度范围为700埃至1000埃。
与现有技术相比，本发明具有以下优点：本发明通过控制离子注入的剂量和注入能量，控制离子注入的深度，在集电区内，制造出两个新的基区，从而改变了原有的集电结的形状，在反向偏压下，基区与集电区的电荷相互耦合，电场方向与分布随之改变，因此提高了器件的耐压，即在特征频率不变的前提下，提高了集电极一基极反向击穿电压。
附图说明
图1为现有技术中晶体管的结构示意图。
图2为本发明一种晶体管的制作方法所制作的晶体管的结构示意图。
图3是本发明和现有技术集电极-基极反向击穿电压和特征频率关系图。
具体实施方式
为了解决现有技术中，因集电结的形状原因，导致电场容易在某处集中，从而导致集电极-基极反向击穿电压降低的问题，本发明提供一种晶体管的制作方法，包括以下步骤：制作集电区，所述集电区内包括两个隔离沟槽，隔离沟槽中的填充物为氧化物；在所述集电区上制作基区，制作所述基区的方法包括：在所述集电区表面生长锗硅，并在所述集电区表面形成P型外延层，所述P型外延层均位于两个所述隔离沟槽上，所述基区的厚度范围为700埃至1000埃，优选的，所述基区的厚度为850埃；在所述基区上制作发射区，制作所述发射区的方法包括：在所述基区上形成氧化层；在所述氧化层上旋涂第一光刻胶层，经过光刻工艺后，在所述第一光刻胶层上定义出接触孔图形；以所述第一光刻胶层为掩膜，沿所述接触孔图形刻蚀所述氧化层至露出所述P型外延层，形成接触孔；去除所述第一光刻胶层后，用化学气相沉积法形成填充接触孔且覆于所述氧化层表面的多晶硅层；平坦化所述多晶硅层，在所述多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形；以所述发射区为掩膜，对所述基区进行离子注入，所述离子注入的能量范围为5KeV至150KeV，剂量范围为3e15cm-2至3e12cm-2，使得离子能够注入到所述基区以及所述集电区内，注入完成后进行扩散工艺，在所述基区以及所述集电区内形成掺杂区，所述离子注入的离子为硼离子。
下面，请参考离子注入的两个实施例：
一.所述离子注入的次数为四次，第一次离子注入的能量为5KeV至10KeV，剂量为1e15cm-2至3e15cm-2，第二次离子注入的能量为30KeV至50KeV，剂量为3e12cm-2至1e13cm-2，第三次离子注入的能量为80KeV至120KeV，剂量为3e12cm-2至1e13cm-2，第四次离子注入的能量为130KeV至150KeV，剂量为3e12cm-2至1e13cm-2。
二.所述离子注入的次数为三次，第一次离子注入的能量为5KeV至10KeV，剂量为1e15cm-2至3e15，第二次离子注入的能量为30KeV至50KeV，剂量为3e12cm-2至1e13，第三次离子注入的能量为80KeV至120KeV，剂量为3e12cm-2至1e13cm-2。
以上能量和剂量的配合，为的是使得离子能够注入到集电区内，在扩散工艺后，在集电区内形成掺杂区，从而将改变集电结的位置和形状，下面，将对新形成的集电结的位置和形状，做进一步的说明。
请参考图2，图2为本发明一种晶体管的制作方法所制作的晶体管的结构示意图，从图上可以看出，晶体管包括基极12和15、集电极10和发射极13，其中基极12位于发射极13和集电极10之间，集电极中有两个隔离沟槽11，位于发射极和基极之间的是发射结14，图中基极包括两部分，一部分是位于集电极之上的部分12，另一部分是位于集电极之内，且分别位于两个隔离沟槽11旁的部分15，制作该形状的基极，是采用上述提及的离子注入的方法：离子注入的次数为三次，第一次离子注入的能量为5KeV至10KeV，剂量为1e15cm-2至3e15cm-2，第二次离子注入的能量为30KeV至50KeV，剂量为3e12cm-2至1e13cm-2，第三次离子注入的能量为80KeV至120KeV，剂量为3e12cm-2至1e13cm-2。
图中所形成的集电结在工艺上被称为超级结(super junction)，超级结的特点为高耐压性和低电阻率，在集电极上施加较高的电压，基极上施加电压为0的情况下，图中集电结上的电场由于相对均匀的分布于集电结上，因此，不容易发生击穿现象。
最后，请参考图3，图3是本发明和现有技术集电极-基极反向击穿电压和特征频率关系图，图3中纵坐标为特征频率(fT)，单位是GHz，横坐标为集电极-基极反向击穿电压(BVCBO)，单位为V，图3中曲线51代表现有技术中fT-BVCBO的关系图，曲线51实际上是五个点的连线，点52和点53代表图2中的晶体管的fT-BVCBO的关系，从图上可以看出，当现有技术和本发明的晶体管中的BVCBO均取值21V的情况下，现有技术的fT大概为2.4E+10GHz，而本发明的fT大概为3.1E+10GHz，提高了将近30％；当现有技术和本发明的晶体管中的fT均取值3.1E+10GHz时，现有技术对应的BVCBO大概是20V，而本发明对应的BVCBO大概是21V，提高了将近5％。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种晶体管的制作方法，包括以下步骤：
制作集电区；
在所述集电区上制作基区；
在所述基区上制作发射区；
其特征在于，所述方法还包括：以所述发射区为掩膜，对所述基区进行离子注入，所述离子注入的能量范围为5KeV至150KeV，剂量范围为3e15cm-2至3e12cm-2，所述离子注入的次数为三次，第一次离子注入的能量为5KeV至10KeV，剂量为1e15cm-2至3e15，第二次离子注入的能量为30KeV至50KeV，剂量为3e12cm-2至1e13，第三次离子注入的能量为80KeV至120KeV，剂量为3e12cm-2至1e13cm-2，使得离子能够注入到所述基区以及所述集电区内，注入完成后进行扩散工艺，在所述基区以及所述集电区内形成掺杂区。
2.根据权利要求1所述的晶体管的制作方法，其特征在于：还包括第四次离子注入，第四次离子注入的能量为130KeV至150KeV，剂量为3e12cm-2至1e13cm-2。
3.根据权利要求1所述的晶体管的制作方法，其特征在于：所述离子注入的离子为硼离子。
4.根据权利要求1所述的晶体管的制作方法，其特征在于：制作所述基区的方法包括：在所述集电区表面生长锗硅，并在所述集电区表面形成P型外延层。
5.根据权利要求4所述的晶体管的制作方法，其特征在于：所述集电区内包括两个隔离沟槽，所述P型外延层均位于两个所述隔离沟槽上。
6.根据权利要求4所述的晶体管的制作方法，其特征在于：制作所述发射区的方法包括：
在所述基区上形成氧化层；
在所述氧化层上旋涂第一光刻胶层，经过光刻工艺后，在所述第一光刻胶层上定义出接触孔图形；
以所述第一光刻胶层为掩膜，沿所述接触孔图形刻蚀所述氧化层至露出所述P型外延层，形成接触孔；
去除所述第一光刻胶层后，用化学气相沉积法形成填充接触孔且覆于所述氧化层表面的多晶硅层；
平坦化所述多晶硅层，在所述多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形。
7.根据权利要求1所述的晶体管的制作方法，其特征在于：所述基区的厚度范围为700埃至1000埃。
CN201010235711.9A 2010-07-23 2010-07-23 一种晶体管的制作方法 Active CN101916724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010235711.9A CN101916724B (zh) 2010-07-23 2010-07-23 一种晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010235711.9A CN101916724B (zh) 2010-07-23 2010-07-23 一种晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN101916724A CN101916724A (zh) 2010-12-15
CN101916724B true CN101916724B (zh) 2015-04-15

Family

ID=43324196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010235711.9A Active CN101916724B (zh) 2010-07-23 2010-07-23 一种晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN101916724B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037061A (zh) * 2018-07-26 2018-12-18 深圳市南硕明泰科技有限公司 一种晶体管及其制作方法
CN111863608B (zh) * 2020-07-28 2023-05-19 哈尔滨工业大学 一种抗单粒子烧毁的大功率晶体管及其制作方法
CN112992664B (zh) * 2021-02-26 2023-06-02 西安微电子技术研究所 一种基于离子注入的高厄利电压npn晶体管制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057328A (zh) * 2004-11-10 2007-10-17 国际商业机器公司 具有自对准硅化物和外基极的双极晶体管
CN101207151A (zh) * 2006-12-21 2008-06-25 中国科学院半导体研究所 一种异质结双极晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057328A (zh) * 2004-11-10 2007-10-17 国际商业机器公司 具有自对准硅化物和外基极的双极晶体管
CN101207151A (zh) * 2006-12-21 2008-06-25 中国科学院半导体研究所 一种异质结双极晶体管及其制备方法

Also Published As

Publication number Publication date
CN101916724A (zh) 2010-12-15

Similar Documents

Publication Publication Date Title
CN102142372B (zh) 制备场阻断型绝缘栅双极晶体管的方法
US8212292B2 (en) High gain tunable bipolar transistor
CN109244125B (zh) 引入外延层场阑区的反向传导igbt及其制备方法
US20120032233A1 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
CN113571415B (zh) Igbt器件及其制作方法
CN108666364A (zh) Rfldmos器件及制造方法
CN101916724B (zh) 一种晶体管的制作方法
TW432540B (en) Indium-enhanced bipolar transistor
US8476728B2 (en) Parasitic PIN device in a BiCMOS process and manufacturing method of the same
CN102800589B (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
CN101916725B (zh) 一种双极型晶体管的制作方法
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
CN104992966B (zh) 一种热预算低的双极高频功率晶体管芯片的制作方法
CN113851379A (zh) Igbt器件及其制作方法
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
CN103178121B (zh) Pin二极管及其制造方法
CN103187295B (zh) Ggnmos的制作方法
CN116741821B (zh) Igbt器件结构及对应的制作方法
JPH10335630A (ja) 半導体装置及びその製造方法
US7164186B2 (en) Structure of semiconductor device with sinker contact region
CN112838118B (zh) 超低导通电阻ldmos的制作方法
CN214203693U (zh) 一种功率半导体、晶体管及电子器件
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN101866856A (zh) Npn晶体管及其制作方法
CN102543727B (zh) 锗硅hbt结构、其赝埋层结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant