CN109037061A - 一种晶体管及其制作方法 - Google Patents
一种晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109037061A CN109037061A CN201810831582.6A CN201810831582A CN109037061A CN 109037061 A CN109037061 A CN 109037061A CN 201810831582 A CN201810831582 A CN 201810831582A CN 109037061 A CN109037061 A CN 109037061A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- emitter region
- region
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000010410 layer Substances 0.000 claims abstract description 251
- 238000000034 method Methods 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000005516 engineering process Methods 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 238000000137 annealing Methods 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 230000000717 retained effect Effects 0.000 claims abstract description 12
- 239000002344 surface layer Substances 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- BOKGTLAJQHTOKE-UHFFFAOYSA-N 1,5-dihydroxynaphthalene Chemical compound C1=CC=C2C(O)=CC=CC2=C1O BOKGTLAJQHTOKE-UHFFFAOYSA-N 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 8
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000000463 material Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 10
- -1 Phosphonium ion Chemical class 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000013049 sediment Substances 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical group [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种晶体管及其制作方法，所述方法包括：提供第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层；在所述外延层上形成第一导电类型的多晶硅层；去除预设区域外的多晶硅层，所保留的预设区域的多晶硅层为发射区；在所述发射区的表面形成第一氧化层；以所述第一氧化层为掩膜，在所述外延层表面形成沟槽；通过离子注入工艺在所述沟槽暴露出来的外延层表面区域内形成第二导电类型的扩散区；通过高温退火工艺，使所述扩散区的杂质在所述发射区下方扩散到一起形成基区，同时所述发射区内的杂质扩散至所述基区的表层，形成发射极结；所述方法形成的晶体管的基区与发射区之间具有良好界面态，放大系数稳定。
Description
技术领域
本发明涉及半导体技术领域，具体的说是一种晶体管及其制作方法。
背景技术
现有技术中，基区均通过注入工艺后采用退火工艺形成，基区结深及结形貌受退火工艺影响很大，而多晶发射极工艺均通过多晶内大剂量注入，之后高温快速热退火，使得杂质扩散进入基区形成发射极结。在基区及发射区的接触表面，会经历大量的工艺过程，特别是基区窗口的光刻和刻蚀和发射极窗口的光刻和刻蚀，对于基区表面带来大量的缺陷，最终导致器件的放大系数非常不稳定。
发明内容
本发明实施例提供了一种晶体管以及制作方法，能够使所述晶体管的放大系数更加稳定，提供器件性能。
第一方面，本发明实施例提供了一种晶体管，包括：第一导电类型的衬底；第一导电类型的外延层；形成在所述外延层上的第一导电类型的发射区，所述发射区的形成步骤包括：在所述外延层上形成第一导电类型的多晶硅层；去除预设区域外的多晶硅层，所保留的预设区域的多晶硅层为发射区；形成在所述外延层顶部区域内的基区，所述基区的部分区域与所述发射区之间形成有发射极结。形成在所述发射区表面的第一氧化层，所述第一氧化层上形成有发射极接触孔；形成在暴露出来的基区表面的介质层，所述介质层上形成有基极接触孔；以及发射极、基极以及集电极，所述集电极位于所述衬底远离所述外延层一侧，所述发射极通过所述发射极接触孔连接所述发射区，所述基极通过所述基极接触孔连接所述基区。
第二方面，本发明实施例提供了一种晶体管的制作方法，所述方法包括：提供第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层；在所述外延层上形成第一导电类型的多晶硅层；去除预设区域外的多晶硅层，所保留的预设区域的多晶硅层为发射区；在所述发射区的表面形成第一氧化层；以所述第一氧化层为掩膜，在所述外延层表面形成沟槽；通过离子注入工艺在所述沟槽暴露出来的外延层表面区域内形成第二导电类型的扩散区；通过高温退火工艺，使所述扩散区的杂质在所述发射区下方扩散到一起形成基区，同时所述发射区内的杂质扩散至所述基区的表层，形成发射极结；形成分别与所述发射区、基区以及所述衬底电连接的发射极，基极以及集电极。
可以理解，本发明通过在所述发射区两侧形成所述沟槽，再通过离子注入工艺在所述沟槽暴露出来的外延层表面区域内形成第二导电类型的扩散区，再通过对所述外延层及所述发射区进行高温退火工艺，使所述扩散区的杂质在所述发射区下方扩散到一起形成基区，同时所述发射区内的杂质扩散至所述基区的表层，形成发射极结，通过方式形成所述基区，使基区表面无需经过如光刻及刻蚀的工艺流程，因此可以实现对基区与发射区的接触表面的保护，保证了基区与发射区之间良好界面态，使器件具有稳定的放大系数，提高器件良率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
构成本发明的一部分附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明书用于解释本发明，并不构成对不让你发明的不当限定。
图1是本发明实施例提出的制作晶体管的方法的流程示意图；
图2是本发明实施例提出的晶体管的剖面结构示意图；
图3至图11是本发明实施例提出的制作晶体管的方法的剖面结构示意图；
附图标记说明：1、衬底；2、外延层；3、多晶硅层；4、发射区；5、第一氧化层；51、第二氧化层；6、沟槽；71、扩散区；7、基区；8、发射极结；9、介质层；101、发射极；102、基极；103、集电极。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
请参阅图1及图2，图1是本发明实施例提出的制作晶体管的方法的流程示意图，图2是本发明实施例提出的晶体管的剖面结构示意图；本发明提供一种晶体管的制作方法，包括：
步骤S01：提供第一导电类型的衬底1，在所述衬底1上形成第一导电类型的外延层2；
步骤S02：在所述外延层2上形成第一导电类型的多晶硅层；
步骤S03：去除预设区域外的多晶硅层，所保留的预设区域的多晶硅层为发射区4；
步骤S04：在所述发射区4的表面形成第一氧化层5；
步骤S05：以所述第一氧化层5为掩膜，在所述外延层表面形成沟槽；
步骤S06：通过离子注入工艺在所述沟槽暴露出来的外延层2表面区域内形成第二导电类型的扩散区71；
步骤S07：通过高温退火工艺，使所述扩散区71内的杂质在所述发射区4下方扩散到一起形成基区7，同时所述发射区4内的杂质扩散至所述基区7的表层形成发射极结8；
步骤S08：形成分别与所述发射区4、基区7以及所述衬底1电连接的发射极101，基极102以及集电极103。
可以理解，本发明通过在所述发射区4两侧形成所述沟槽，再通过离子注入工艺在所述沟槽暴露出来的外延层2表面区域内形成第二导电类型的扩散区71，再通过对所述外延层2及所述发射区4进行高温退火工艺，使所述扩散区71的杂质在所述发射区4下方扩散到一起形成基区7，同时所述发射区4内的杂质扩散至所述基区7的表层，形成发射极结8，通过方式形成所述基区，使基区表面无需经过如光刻及刻蚀的工艺流程，因此可以实现对基区8与发射区4的接触表面的保护，保证了基区7与发射区4之间良好界面态，使器件具有稳定的放大系数，提高器件良率。
下面参照附图，对上述形成所述晶体管的方法加以详细阐述。
为方便后面的描述，特在此说明：所述第一导电类型可以为N型，那么，所述第二导电类型为P型，反之，所述第一导电类型也可以为P型，相应的，所述第二导电类型为N型。在接下来的实施例中，均以所述第一导电类型为N型及所述第二导电类型为P型为例进行描述，但并不对此进行限定。
请参照附图3，执行步骤S01：提供第一导电类型的衬底1，在所述衬底1的第一表面生长具有第一导电类型的外延层2；具体的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。在本实施方式中，所述衬底1的材质为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述第一导电类型为N型，所述衬底1的掺杂离子为磷离子，在其他实施方式中，还可为砷或锑等其他五价离子。具体的，所述外延层2为轻掺杂外延层，其掺杂浓度在3E11-3E12/cm3之间，其厚度与浓度与器件的耐压密切相关，通常电阻率在5-50ohm.cm，厚度在5-10um之间。优选的，所述外延层2通过工艺较为简单的同质外延形成，即所述外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅。在其他实施方式中，所述外延层2还可通过异质外延形成。所述外延层2可以采用外延生长法形成在所述衬底1的第一表面上，在本实施方式中，所述外延层2为N型轻掺杂，其掺杂离子具体为磷离子，在其他实施方式中，所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。
请参照附图4，执行步骤S02，在所述外延层2上形成第一导电类型的多晶硅层3；具体的，所述在所述外延层2上形成第一导电类型的多晶硅层3具体包括：在所述外延层2上淀积一层多晶硅；对所述多晶硅进行离子注入工艺，形成所述第一导电类型的多晶硅层3。更具体的，在本实施方式中，所述多晶硅层3的厚度为2000A-4000A，对所述多晶硅进行离子注入工艺时，所注入的离子为N型离子掺杂，在本实施方式中，所述N型离子具体为砷离子，其注入剂量为1E16-2E16/cm3，其注入能量为30KeV-50KeV。在其他实施方式中，所述多晶硅层3的掺杂离子还可以为磷或者锑等五价离子。
请参照附图5，执行步骤S03，去除预设区域外的多晶硅层3，所保留的预设区域的多晶硅层3为发射区4；去除所述预设区域外的多晶硅层3的方式为传统的光刻及刻蚀工艺。具体的，所述预设区域为形成于所述外延层2中间区域上的多晶硅层3，所述预设区域外的多晶硅层3为形成于所述外延层2外侧区域上的多晶硅层3，即保留中间或靠近中间部分的多晶硅层3区域，去掉周围或两侧的多晶硅层3区域。
请参照附图6及附图7，执行步骤S04，在所述发射区4的表面形成第一氧化层5；具体的，所述在所述发射区4的表面形成第一氧化层5具体包括：对所述发射区4及所述外延层2进行氧化工艺，以在所述发射区4表面及所述外延层2上表面形成第二氧化层51；光刻及刻蚀所述第二氧化层51，去除所述外延层2上表面的第二氧化层51，所述发射区4表面所保留的第二氧化层51为所述第一氧化层5。需要知道的是，在形成所述第二氧化层51的过程中，由于所述发射区4为重掺杂，因此氧化速度要超过所述外延层2表面的氧化速度，因此，经过氧化工艺后在所述外延层2表面形成的第二氧化层51厚度为500A左右，所述发射区4表面形成的第二氧化层51厚度约1000A左右，所述第二氧化层51为二氧化硅。所述氧化工艺为低温氧化工艺，通过所述低温氧化工艺在所述发射区4及所述外延层2表面形成一层二氧化硅薄膜，也就是所述第二氧化层51，低温氧化工艺相对于高温热氧化工艺所形成的二氧化硅薄膜的表面质量更好，进而提升了器件的良率，所述低温氧化工艺对其温度为300℃-800℃之间，通入的气体为氧气。在其他实施方式中，根据不同的产品设计，还可以在所述发射区4表面以及所述外延层2上表面采用淀积法生长所述第二氧化层51，如LPCVD(Low PressureChemical Vapor Deposition，低压化学气相淀积法)等。
请参照附图8，执行步骤S05：以所述第一氧化层5为掩膜，在所述外延层2表面形成沟槽6；具体的，形成所述沟槽6的方法为：以形成的所述第一氧化层5为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被第一氧化层5覆盖的所述外延层2区域，进而在所述外延层2内形成所述沟槽6，所述沟槽6的深度在0.5-0.8um之间，通过形成所述沟槽6使所述发射区4下方的部分外延层2区域与所述发射区4以及形成于所述发射区4表面的第一氧化层5相对于所述沟槽6底部形成一凸起结构。所述沟槽6可以是侧壁与水平夹角呈锐角的倾斜沟槽，也可以是侧壁与水平夹角呈直角的垂直沟槽，在本实施方式中，所述沟槽6为侧壁与水平夹角呈直角的垂直沟槽。
请参照附图9，执行步骤S06：通过离子注入工艺在所述沟槽6暴露出来的外延层2表面区域内形成第二导电类型的扩散区71；具体的，由于刻蚀出来的沟槽6是竖直的，因此对所述沟槽6暴露出来的外延层表面区域的离子注入需为倾斜注入。通过对所述沟槽侧壁的P型离子的倾斜注入，进而在所述沟槽6暴露出来的外延层2表面区域内形成P型扩散区。在本实施方式中，做所述沟槽6侧壁的离子注入工艺的注入离子为硼离子，注入剂量为2E13-5E13之间，注入能量为30-50KeV，在其他实施方式中，做所述离子注入工艺的注入离子还可以为铟或镓等三价离子。
请参照附图10，执行步骤S07：通过进行高温退火工艺，使所述扩散区71自所述发射区4周边向所述发射区4下方扩散在一起形成基区7，同时所述发射区4内的杂质扩散至所述基区7的表层，形成发射极结8；其中，所述高温退火的温度在1050°-1150°之间，退火时间在30-50s之间，通常情况下，退火温度越高，退火温度就越短，在本实施方式中，所述高温退火的温度为1100°，退火时间为40s。退火后，所述沟槽6侧壁的P型杂质会在所述发射区4下方扩散到一起，同时，所述发射区内的N型杂质也会进入到所述外延层2的表层形成发射极结，此步骤可以使得所述基区7与所述发射极结8同时形成，因此，所述基区7与所述发射区4的接触表面没有经过任何的工艺流程，进而使所述基区7与所述发射区4之间具有良好的界面态，避免了基区7与所述发射区4的接触表面因工艺流程造成的大量的缺陷，使形成的所述晶体管具有稳定的放大系数。同时，通过该方法实现了发射区4-基区7的自对准，使得所述基区7及所述发射极结8通过一次扩散形成，提高了器件参数一致性，从而提高了器件良率。
请参照附图11，执行步骤S08：形成分别与所述发射区4、基区7以及所述衬底1电连接的发射极101，基极102以及集电极103。具体的，所述形成分别与所述发射区4、基区7以及所述衬底1连接的发射极101，基极102以及集电极103具体包括：在暴露出来的基区7上形成介质层；做所述介质层9及所述第一氧化层5的光刻及刻蚀工艺，以在所述介质层9和所述第一氧化层5上分别形成基极接触孔(图未示)和发射极接触孔(图未示)；分别在所述介质层9及所述第一氧化层5上形成发射极101、基极102以及在所述衬底1远离所述外延层2的一侧形成集电极103，所述发射极101通过所述发射极接触孔连接所述发射区4，所述基极102通过所述基极接触孔连接所述基区7。进一步的，所述介质层9的材质可以为氧化硅、氮化硅、氮氧化硅，还可以为高介电常数材料，比如氧化铪、氧化铝等，在本实施方式中，所述介质层为氧化硅，所述发射极，基极以及集电极的材质可以为为钨、氮化钨、铝、银、铬、钼、镍、钯、铂、钛、氮化钛、钽、氮化钽等中的一种或其任意组合。
请再次参阅附图2，本发明实施例提供了一种晶体管，基于上述的制作方法制成，所述晶体管包括：
第一导电类型的衬底1；
第一导电类型的外延层2；
形成在所述外延层2上的第一导电类型的发射区4，所述发射区4的形成步骤包括：在所述外延层2上形成第一导电类型的多晶硅层；去除预设区域外的多晶硅层，所保留的预设区域的多晶硅层为发射区4；
形成在所述外延层2顶部区域内的基区7，所述基区7的部分区域与所述发射区4之间形成有发射极结8。
形成在所述发射区4表面的第一氧化层，所述第一氧化层上形成有发射极接触孔；
形成在暴露出来的基区表面的介质层9，所述介质层9上形成有基极接触孔；以及
发射极101、基极102以及集电极103，所述集电极103位于所述衬底1远离所述外延层2一侧，所述发射极101通过所述发射极接触孔连接所述发射区4，所述基极102通过所述基极接触孔连接所述基区7。
可以理解，本发明通过在所述发射区4两侧形成所述沟槽，再通过离子注入工艺在所述沟槽暴露出来的外延层2表面区域内形成第二导电类型的扩散区71，再通过对所述外延层2及所述发射区4进行高温退火工艺，使所述扩散区71的杂质在所述发射区4下方扩散到一起形成基区7，同时所述发射区4内的杂质扩散至所述基区7的表层，形成发射极结8，通过方式形成所述基区，使基区表面无需经过如光刻及刻蚀的工艺流程，因此可以实现对基区8与发射区4的接触表面的保护，保证了基区7与发射区4之间良好界面态，使器件具有稳定的放大系数，提高器件良率。
进一步的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。在本实施方式中，所述衬底1的材质为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述第一导电类型为N型，所述衬底1的掺杂离子为磷离子，在其他实施方式中，还可为砷或锑等其他五价离子。具体的，所述外延层2为轻掺杂外延层，其掺杂浓度在3E11-3E12/cm3之间，其厚度与浓度与器件的耐压密切相关，通常电阻率在5-50ohm.cm，厚度在5-10um之间。优选的，所述外延层2通过工艺较为简单的同质外延形成，即所述外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅。在其他实施方式中，所述外延层2还可通过异质外延形成。所述外延层2可以采用外延生长法形成在所述衬底1的第一表面上，在本实施方式中，所述外延层2为N型轻掺杂，其掺杂离子具体为磷离子，在其他实施方式中，所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。
请再次参阅附图4，所述在所述外延层2上形成第一导电类型的多晶硅层3具体包括：在所述外延层2上淀积一层多晶硅；对所述多晶硅进行离子注入工艺，形成所述第一导电类型的多晶硅层3。更具体的，在本实施方式中，所述多晶硅层3的厚度为2000A-4000A，对所述多晶硅进行离子注入工艺时，所注入的离子为N型离子掺杂，在本实施方式中，所述N型离子具体为砷离子，其注入剂量为1E16-2E16/cm3，其注入能量为30KeV-50KeV。在其他实施方式中，所述多晶硅层3的掺杂离子还可以为磷或者锑等五价离子。
请再次参阅附图5，进一步的，去除所述预设区域外的多晶硅层3的方式为传统的光刻及刻蚀工艺。具体的，所述预设区域为形成于所述外延层2中间区域上的多晶硅层3，所述预设区域外的多晶硅层3为形成于所述外延层2外侧区域上的多晶硅层3，即保留中间或靠近中间部分的多晶硅层3区域，去掉周围或两侧的多晶硅层3区域。
请再次参阅附图6至附图11，进一步的，所述基区7与所述发射极结8的形成步骤包括：在所述发射区4的表面形成第一氧化层5；以所述第一氧化层5为掩膜，在所述外延层2表面形成沟槽6；通过离子注入工艺在所述沟槽6暴露出来的外延层2表面区域内形成第二导电类型的扩散区71；通过进行高温退火工艺，使所述扩散区71自所述发射区4周边向所述发射区4下方扩散在一起形成基区7，同时所述发射区4内的杂质扩散至所述基区7的表层，形成发射极结8。
在所述发射区4的表面形成第一氧化层5；具体的，所述在所述发射区4的表面形成第一氧化层5具体包括：对所述发射区4及所述外延层2进行氧化工艺，以在所述发射区4表面及所述外延层2上表面形成第二氧化层51；光刻及刻蚀所述第二氧化层51，去除所述外延层2上表面的第二氧化层51，所述发射区4表面所保留的第二氧化层51为所述第一氧化层5。需要知道的是，在形成所述第二氧化层51的过程中，由于所述发射区4为重掺杂，因此氧化速度要超过所述外延层2表面的氧化速度，因此，经过氧化工艺后在所述外延层2表面形成的第二氧化层51厚度为500A左右，所述发射区4表面形成的第二氧化层51厚度约1000A左右，所述第二氧化层51为二氧化硅。所述氧化工艺为低温氧化工艺，通过所述低温氧化工艺在所述发射区4及所述外延层2表面形成一层二氧化硅薄膜，也就是所述第二氧化层51，低温氧化工艺相对于高温热氧化工艺所形成的二氧化硅薄膜的表面质量更好，进而提升了器件的良率，所述低温氧化工艺对其温度为300℃-800℃之间，通入的气体为氧气。在其他实施方式中，根据不同的产品设计，还可以在所述发射区4表面以及所述外延层2上表面采用淀积法生长所述第二氧化层51，如LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相淀积法)等。
进一步的，形成所述沟槽的方法为：以形成的所述第一氧化层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被第一氧化层覆盖的所述外延层2区域，进而在所述外延层2内形成所述沟槽a1，所述沟槽的深度在0.5-0.8um之间，通过形成所述沟槽使所述发射区下方的部分外延层区域与所述发射区以及形成于所述发射区表面的第一氧化层相对于所述沟槽底部形成一凸起结构。所述沟槽可以是沟槽侧壁与水平夹角呈锐角的倾斜沟槽，也可以是沟槽侧壁与水平夹角呈直角的垂直沟槽，在本实施方式中，所述沟槽为侧壁与水平夹角呈直角的垂直沟槽。
进一步的，由于刻蚀出来的沟槽6是竖直的，因此对所述沟槽6暴露出来的外延层2表面区域的离子注入需为倾斜注入。通过对所述沟槽6侧壁的P型离子的倾斜注入，进而在所述沟槽6暴露出来的外延层2表面区域内形成P型扩散区71。在本实施方式中，做所述沟槽6的离子注入工艺的注入离子为硼离子，注入剂量为2E13-5E13之间，注入能量为30-50KeV，在其他实施方式中，做所述离子注入工艺的注入离子还可以为铟或镓等三价离子。
进一步的，所述高温退火的温度在1050°-1150°之间，退火时间在30-50s之间，通常情况下，退火温度越高，退火温度就越短，在本实施方式中，所述高温退火的温度为1100°，退火时间为40s。退火后，所述沟槽6侧壁的P型杂质会在所述发射区4下方扩散到一起，同时，所述发射区内的N型杂质也会进入到所述外延层2的表层形成发射极结，此步骤可以使得所述基区7与所述发射极结8同时形成，因此，所述基区7与所述发射区4的接触表面没有经过任何的工艺流程，进而使所述基区7与所述发射区4之间具有良好的界面态，避免了基区7与所述发射区4的接触表面因工艺流程造成的大量的缺陷，使形成的所述晶体管具有稳定的放大系数。同时，通过该方法实现了发射区4-基区7的自对准，使得所述基区7及所述发射极结8通过一次扩散形成，提高了器件参数一致性，从而提高了器件良率。
形成分别与所述发射区4、基区7以及所述衬底1电连接的发射极101，基极102以及集电极103。具体的，所述形成分别与所述发射区4、基区7以及所述衬底1连接的发射极101，基极102以及集电极103具体包括：在暴露出来的基区7上形成介质层；做所述介质层9及所述第一氧化层5的光刻及刻蚀工艺，以在所述介质层9和所述第一氧化层5上分别形成基极接触孔(图未示)和发射极接触孔(图未示)；分别在所述介质层9及所述第一氧化层5上形成发射极101、基极102以及在所述衬底1远离所述外延层2的一侧形成集电极103，所述发射极101通过所述发射极接触孔连接所述发射区4，所述基极102通过所述基极接触孔连接所述基区7。进一步的，所述介质层9的材质可以为氧化硅、氮化硅、氮氧化硅，还可以为高介电常数材料，比如氧化铪、氧化铝等，在本实施方式中，所述介质层为氧化硅，所述发射极，基极以及集电极的材质可以为为钨、氮化钨、铝、银、铬、钼、镍、钯、铂、钛、氮化钛、钽、氮化钽等中的一种或其任意组合。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种晶体管的制作方法，其特征在于，所述方法包括：
提供第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层；
在所述外延层上形成第一导电类型的多晶硅层；
去除预设区域外的多晶硅层，所保留的预设区域的多晶硅层为发射区；
在所述发射区的表面形成第一氧化层；
以所述第一氧化层为掩膜，在所述外延层表面形成沟槽；
通过离子注入工艺在所述沟槽暴露出来的外延层表面区域内形成第二导电类型的扩散区；
通过高温退火工艺，使所述扩散区的杂质在所述发射区下方扩散到一起形成基区，同时所述发射区内的杂质扩散至所述基区的表层，形成发射极结；
形成分别与所述发射区、基区以及所述衬底电连接的发射极，基极以及集电极。
2.如权利要求1所述的晶体管的制作方法，其特征在于，所述在所述外延层上形成第一导电类型的多晶硅层具体包括：
在所述外延层上淀积一层多晶硅；
对所述多晶硅进行离子注入工艺，形成所述第一导电类型的多晶硅层。
3.如权利要求2所述的晶体管的制作方法，其特征在于，对所述多晶硅进行离子注入工艺时，所注入的离子为砷离子，注入剂量为1E16-2E16/cm3，注入能量为30KeV-50KeV。
4.如权利要求1所述的晶体管的制作方法，其特征在于，所述在所述发射区的表面形成第一氧化层具体包括：
对所述发射区及所述外延层进行氧化工艺，以在所述发射区表面及所述外延层上表面形成第二氧化层；
光刻及刻蚀所述第二氧化层，去除所述外延层上表面的第二氧化层，所述发射区表面所保留的第二氧化层为所述第一氧化层。
5.如权利要求1所述的晶体管的制作方法，其特征在于，所述形成分别与所述发射区、基区接触区以及所述衬底连接的发射极，基极以及集电极具体包括：
在暴露出来的基区上形成介质层；
做所述介质层及所述第一氧化层的光刻及刻蚀工艺，以在所述介质层和所述第一氧化层上分别形成基极接触孔和发射极接触孔；
分别在所述介质层及所述第一氧化层上形成发射极、基极以及在所述衬底远离所述外延层的一侧形成集电极，所述发射极通过所述发射极接触孔连接所述发射区，所述基极通过所述基极接触孔连接所述基区。
6.如权利要求1所述的晶体管的制作方法，其特征在于，所述高温热退火工艺的退火温度为1050°-1150°之间，退火时间为30-50s之间。
7.如权利要求1所述的晶体管的制作方法，其特征在于，所述沟槽的深度为0.5-0.8um之间。
8.一种晶体管，其特征在于，包括：
第一导电类型的衬底；
第一导电类型的外延层；
形成在所述外延层上的第一导电类型的发射区，所述发射区的形成步骤包括：在所述外延层上形成第一导电类型的多晶硅层；去除预设区域外的多晶硅层，所保留的预设区域的多晶硅层为发射区；
形成在所述外延层顶部区域内的基区，所述基区的部分区域与所述发射区之间形成有发射极结；
形成在所述发射区表面的第一氧化层，所述第一氧化层上形成有发射极接触孔；
形成在暴露出来的基区表面的介质层，所述介质层上形成有基极接触孔；以及
发射极、基极以及集电极，所述集电极位于所述衬底远离所述外延层一侧，所述发射极通过所述发射极接触孔连接所述发射区，所述基极通过所述基极接触孔连接所述基区。
9.如权利要求8所述的晶体管的制作方法，所述基区与所述发射极结的形成步骤包括：
在所述发射区的表面形成第一氧化层；
以所述第一氧化层为掩膜，在所述外延层表面形成沟槽；
通过离子注入工艺在所述沟槽暴露出来的外延层表面区域内形成第二导电类型的扩散区；
通过进行高温退火工艺，使所述扩散区自所述发射区周边向所述发射区下方扩散在一起形成基区，同时所述发射区内的杂质扩散至所述基区的表层，形成发射极结。
10.如权利要求8所述的晶体管的制作方法，所述高温热退火工艺的退火温度为1050°-1150°之间，退火时间为30-50s之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810831582.6A CN109037061A (zh) | 2018-07-26 | 2018-07-26 | 一种晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810831582.6A CN109037061A (zh) | 2018-07-26 | 2018-07-26 | 一种晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109037061A true CN109037061A (zh) | 2018-12-18 |
Family
ID=64645397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810831582.6A Withdrawn CN109037061A (zh) | 2018-07-26 | 2018-07-26 | 一种晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037061A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115411101A (zh) * | 2022-07-22 | 2022-11-29 | 上海林众电子科技有限公司 | 一种多晶硅发射极igbt器件、制备方法及其应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86101209A (zh) * | 1985-03-23 | 1986-09-17 | 标准电话电报公共有限公司 | 半导体器件 |
| JPH0613393A (ja) * | 1992-06-29 | 1994-01-21 | Sharp Corp | 半導体装置の製造方法 |
| CN101207151A (zh) * | 2006-12-21 | 2008-06-25 | 中国科学院半导体研究所 | 一种异质结双极晶体管及其制备方法 |
| CN101916724A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种晶体管的制作方法 |
-
2018
- 2018-07-26 CN CN201810831582.6A patent/CN109037061A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86101209A (zh) * | 1985-03-23 | 1986-09-17 | 标准电话电报公共有限公司 | 半导体器件 |
| JPH0613393A (ja) * | 1992-06-29 | 1994-01-21 | Sharp Corp | 半導体装置の製造方法 |
| CN101207151A (zh) * | 2006-12-21 | 2008-06-25 | 中国科学院半导体研究所 | 一种异质结双极晶体管及其制备方法 |
| CN101916724A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种晶体管的制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115411101A (zh) * | 2022-07-22 | 2022-11-29 | 上海林众电子科技有限公司 | 一种多晶硅发射极igbt器件、制备方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079371B2 (ja) | 半導体素子の製造方法 | |
| US10269943B2 (en) | Semiconductor device structure with non planar slide wall | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN109300988A (zh) | 一种ldmos及其制造方法 | |
| CN109216276A (zh) | 一种mos管及其制造方法 | |
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2019534553A (ja) | 炭化珪素上に絶縁層を製造する方法及び半導体装置 | |
| CN109037061A (zh) | 一种晶体管及其制作方法 | |
| CN109461767A (zh) | 一种超结结构及其制作方法 | |
| JP2002524853A (ja) | バイポーラトランジスタを備える半導体デバイスの製造方法 | |
| US6316303B1 (en) | Method of fabricating a MOS transistor having SEG silicon | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| CN109887993A (zh) | 金属氧化物半导体场效应管及其制造方法 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| CN109037309B (zh) | 一种功率器件终端结构及其制作方法 | |
| CN113363315A (zh) | 平面t型栅晶体管原胞结构及制作方法 | |
| CN103187292B (zh) | 一种制造沟槽型半导体功率器件的方法 | |
| CN109103246A (zh) | 一种三极管及其制作方法 | |
| CN110071042A (zh) | 一种齐纳二极管及其制作方法 | |
| CN109860056A (zh) | 一种vdmos器件及其制作方法 | |
| CN110400841A (zh) | 半导体装置及其制造方法 | |
| CN109119469B (zh) | 一种晶体管及其制作方法 | |
| CN109004019B (zh) | 功率器件及其制造方法 | |
| CN109192667A (zh) | 一种功率器件终端结构及其制作方法 | |
| CN109103097A (zh) | 一种晶体管以及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20181218 |