CN101207151A - 一种异质结双极晶体管及其制备方法 - Google Patents

一种异质结双极晶体管及其制备方法 Download PDF

Info

Publication number
CN101207151A
CN101207151A CNA2006101655491A CN200610165549A CN101207151A CN 101207151 A CN101207151 A CN 101207151A CN A2006101655491 A CNA2006101655491 A CN A2006101655491A CN 200610165549 A CN200610165549 A CN 200610165549A CN 101207151 A CN101207151 A CN 101207151A
Authority
CN
China
Prior art keywords
substrate
doping type
base
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101655491A
Other languages
English (en)
Inventor
姚飞
薛春来
成步文
王启明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CNA2006101655491A priority Critical patent/CN101207151A/zh
Publication of CN101207151A publication Critical patent/CN101207151A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

一种异质结双极晶体管，包括：基片；基片上的第一掺杂类型的收集极区域，收集极区域包括收集区和收集极接触区；收集极区域上的第二掺杂类型的基极区域；基极区域之上的第一掺杂类型的发射极区域，发射极区域包括发射区和发射极帽层区域；以及发射极帽层区域、基极区域及收集极接触区上的电极；第一掺杂类型与第二掺杂类型相反；注入外基区的离子的掺杂类型与第二掺杂类型相同。本发明通过结合过腐蚀自对准工艺和离子注入工艺，对外基区进行掺杂，其效果是减小基区串联电阻，同时增加基区欧姆接触区厚度，保证充分合金，提高成品率。

Description

一种异质结双极晶体管及其制备方法
技术领域
本发明涉及半导体领域，具体地涉及一种异质结双极晶体管结构。
本发明还涉及上述一种异质结双极晶体管的制备方法。
技术背景
近年来，异质结器件由于引入能带工程，因而具有同质结器件所不能替代的性能优点，已得到广泛关注和飞速发展。尤其是异质结双极晶体管(HBT)，具有阈值均匀性好、单电源工作、高频性能优越、电流驱动性能强、线性好等优点，在通信领域已有广泛的应用。
目前制备的异质结晶体管具有多种结构，包括台面结构、平面结构等。制备方法也多种多样，包括台面工艺、差分外延工艺、选择外延工艺、选择和非选择外延结构的工艺等。其中台面结构最多地被研究小组采用以研究异质结晶体管的性能。现有技术的双台面HBT器件，因为基区相对薄，因此，在形成金属电极过程中容易发生穿通，致使器件失效，严重影响了成品率。而对于集成电路，各个元件的成品率都是极为关键的因素。
发明内容
本发明的目的在于提供一种异质结双极晶体管。
本发明的又一目的在于提供上述异质结双极晶体管的制备方法。
为实现上述目的，本发明异质结双极晶体管，包括：
基片；
基片上的第一掺杂类型的收集极区域，收集极区域包括收集区和收集极接触区；
收集极区域上的第二掺杂类型的基极区域；
基极区域之上的第一掺杂类型的发射极区域，发射极区域包括发射区和发射极帽层区域；以及
发射极帽层区域、基极区域及收集极接触区上的电极；
其中，第一掺杂类型与第二掺杂类型相反；
其中，注入外基区的离子的掺杂类型与第二掺杂类型相同。
所述的异质结双极晶体管，其中，基片可以是玻璃基片、陶瓷基片、不锈钢基片、半导体基片、绝缘体上硅SOI基片、GaAs基片或InP基片。
所述的异质结双极晶体管，其中，基片是高掺半导体基片，收集极接触区合并在基片中。
所述的异质结双极晶体管，其中，收集极区域、基极区域、发射极区域材料可以分别是Si、SiGe和Si，或分别是GaAs、AlGaAs和GaAs或分别是InP、InGaAsP和InP。
所述的异质结双极晶体管，其中，收集极、基极、发射极电极是相同的单层金属或金属叠层，或者是不同的单层金属或金属叠层。
本发明提供的制备上述异质结双极晶体管的方法，包括以下步骤：
步骤1：在基片上生长第一掺杂类型的收集极区域、第二掺杂类型的基区和第一掺杂类型的发射极区域，其中收集极区域包含收集极接触区和集电区，发射极区域包含发射区和发射极帽层区域；
其中第一掺杂类型与第二掺杂类型相反；
其中注入外基区的离子的掺杂类型与第二掺杂类型相同；
步骤2：淀积薄膜I，淀积并光刻薄膜II；薄膜I和II为后续步骤的屏蔽薄膜；
步骤3：利用薄膜II做掩模腐蚀薄膜I，纵向腐蚀完成之后，继续进行横向腐蚀，使其横向钻蚀一定的距离，以在后续注入过程金属做到完全掩蔽；
步骤4：腐蚀发射区，该腐蚀剂刻蚀相对于基区材料选择性地腐蚀发射区材料，该刻蚀步骤到达基区自停止；
步骤5：对外基区进行离子注入掺杂，形成增厚的外基区区域；
步骤6：腐蚀薄膜I，其上薄膜II自动脱落；
步骤7：光刻基区并腐蚀基区直至基片，基片作为器件收集极接触区的材料；
步骤8：在整个表面淀积钝化层，执行退火以激活注入的杂质元素，然后光刻电极窗口，制造电极。
所述的制备方法，其中，基片可以是玻璃基片、陶瓷基片、不锈钢基片、半导体基片、绝缘体上硅SOI基片、GaAs基片或InP基片。
所述的制备方法，其中，基片是高掺半导体基片，收集极接触区合并在基片中。
所述的制备方法，其中，收集极区域、基极区域、发射极区域的材料可以分别是Si、SiGe和Si，或分别是GaAs、AlGaAs、GaAs或分别是InP、InGaAsP和InP。
所述的制备方法，其中，收集极区域、基极区域、发射极区域的材料可以采用固体源分子束、气体源分子束外延、化学束外延、化学汽相淀积等方法进行生长。
所述的异质结双极晶体管的制作方法，其中，薄膜I和薄膜II使用不同的腐蚀液或方法腐蚀，它们可以是单层结构或叠层结构。
所述的制备方法，其中，腐蚀发射区材料的腐蚀液对于基区和发射区材料腐蚀的选择比大于10。
所述的制备方法，其中，钝化层可以是SiON、SiO2、或Si3N4等薄膜。
所述的制备方法，其中，退火工艺可以在淀积钝化薄膜之前或之后执行。
本发明的核心思想是通过过腐蚀自对准离子注入工艺对外基区执行掺杂，减小基区串联电阻，同时增加基区欧姆接触区厚度，保证充分合金，提高了成品率。
附图说明
图1D示出了本发明的异质结双极晶体管的结构的剖面图。
图1A到1D是本发明的异质结双极晶体管的制作方法的示意图。
具体实施方式
本发明的异质结双极晶体管及其制备方法，其特征在于，通过结合过腐蚀自对准工艺和离子注入工艺，对外基区进行掺杂，其效果是减小基区串联电阻，同时增加基区欧姆接触区厚度，保证充分合金，提高成品率。
本发明的异质结双极晶体管，包括：
基片；
基片上的第一掺杂类型的收集极区域，该收集极区域包括收集区和收集极接触区；
收集极区域上的第二掺杂类型的基极区域，其中外基区通过过腐蚀自对准离子注入工艺加厚；
基极区域上的第一掺杂类型的发射极区域，该发射极区域包括发射区和发射极帽层区域；以及
发射极帽层区域、基极区域及收集极接触区上的电极。
其中基片可以是玻璃基片、陶瓷基片、不锈钢基片、半导体基片例如Si基片、绝缘体上硅SOI基片、GaAs基片以及InP基片等。
其中基片是高掺半导体基片，收集极接触区合并在基片中。
其中，收集极区域、基极区域、发射极区域材料可以分别是Si、SiGe和Si，或分别是GaAs、AlGaAs和GaAs或分别是InP、InGaAsP和InP等。
其中收集极区域、基极区域和发射极区域材料可以采用固体源分子束、气体源分子束外延、化学束外延、化学汽相淀积等方法进行生长。
其中第一掺杂类型与第二掺杂类型相反。
其中注入外基区的离子的掺杂类型与第二掺杂类型相同。
其中收集极、基极、发射极电极是相同的单层金属或金属叠层，或者是不同的单层金属或金属叠层。
本发明制备上述双异质结双极晶体管的制作方法，包括以下步骤：
1、在基片上生长第一掺杂类型的收集极区域(包含收集极接触区和集电区)、第二掺杂类型的基区以及第一掺杂类型的发射极区域(包含发射区和发射极帽层区域)。
2、淀积薄膜I，淀积并光刻薄膜II。薄膜I和II是后续步骤的屏蔽薄膜。
3、利用所述光刻后的薄膜II做掩模腐蚀薄膜I，纵向腐蚀完成之后，还继续进行一段时间的横向腐蚀，使其横向钻蚀一定的距离，以保证在后续注入过程金属能做到完全掩蔽，该工艺称为过腐蚀自对准工艺。
4、使用腐蚀剂腐蚀发射区。该腐蚀剂相对于基区材料选择性地腐蚀发射区材料，该腐蚀步骤到达基区自停止。
5、对外基区进行离子注入掺杂。
6、充分腐蚀薄膜I，其上薄膜II自动脱落。
7、光刻基区并对其进行腐蚀，腐蚀直至收集极接触区。
8、在整个表面淀积钝化层，执行退火以激活注入的杂质元素，制造电极并合金。
其中基片可以是玻璃基片、陶瓷基片、不锈钢基片、半导体基片例如Si基片、绝缘体上硅SOI基片、GaAs基片以及InP基片等。
其中基片是高掺半导体基片，收集极接触区合并在基片中。
其中，收集极区域、基极区域、发射极区域材料可以分别是Si、SiGe和Si，或分别是GaAs、AlGaAs和GaAs或分别是InP、InGaAsP和InP等。
收集极区域、基极区域、发射极区域材料可以采用固体源分子束、气体源分子束外延、化学束外延、化学汽相淀积等方法进行生长。
其中第一掺杂类型与第二掺杂类型相反。
其中注入外基区的离子的掺杂类型与第二掺杂类型相同。
其中，薄膜I和薄膜II使用不同的腐蚀剂腐蚀或采用不同的方法腐蚀，它们可以是单层结构或叠层结构。
其中，腐蚀发射区的腐蚀剂对于基区和发射区材料腐蚀的选择比足够大，例如大于10。
其中，钝化层可以是SiON、SiO2、Si3N4薄膜等。
其中退火工艺可以在淀积钝化薄膜之前或之后执行。
其中，收集极、基极、发射极电极可以使用相同的单层金属或金属叠层制备，也可使用不同的单层金属或金属叠层制备。
下面结合附图对本发明作详细描述。
图1D示出了本发明的异质结双极晶体管的结构，该实施例中，采用半导体基片，收集极接触区合并在基片中，该结构包括：
第一掺杂类型的高掺杂基片10，它用作收集极接触区；
基片上生长的第一掺杂类型的收集区11；
收集区上生长的第二掺杂类型的基极台面区域12，其中外基区通过过腐蚀自对准离子注入工艺加厚；
基极区域之上的发射极区域13，发射极区域包括发射区和发射极帽层区域；以及
发射极区域、基极区域及收集极接触区上的电极18。
其中基片可以Si基片、绝缘体上硅SOI基片、GaAs基片以及InP基片等。
其中，收集极区域、基极区域、发射极区域材料可以分别是Si、SiGe和Si，或分别是GaAs、AlGaAs和GaAs或分别是InP、InGaAsP和InP等。
其中发射极区域、基极区域及收集极区域的材料可以采用固体源分子束、气体源分子束外延、化学束外延、化学汽相淀积等方法进行生长。
其中第一掺杂类型与第二掺杂类型相反。
其中注入外基区的离子的掺杂类型与第二掺杂类型相同。
其中收集极、基极、发射极电极是相同的单层金属或金属叠层，或者是不同的单层金属或金属叠层。
图1A到1D是本发明的异质结双极晶体管的制作方法的示意图，可以由以下步骤来完成：
步骤(1)：在第一掺杂类型的高掺基片10上生长第一掺杂类型的收集极区域11；第二掺杂类型的基极区域12；第一掺杂类型的发射极区域13，发射极区域包括发射区和发射极帽层区域。
其中基片10可以是Si基片、绝缘体上硅是高掺的SOI基片、GaAs基片以及InP基片等。
其中，收集极区域11、基极区域12、发射极区域13的材料可以分别是Si、SiGe和Si，或分别是GaAs、AlGaAs和GaAs或分别是InP、InGaAsP和InP等。
其中收集极区域11、基极区域12和发射极区域13的材料可以采用固体源分子束、气体源分子束外延、化学束外延、化学汽相淀积等方法进行生长。例如，可以使用超高真空低压化学汽相淀积设备(UHV/CVD)进行外延生长。
其中第一掺杂类型与第二掺杂类型相反。
其中注入外基区的离子的掺杂类型与第二掺杂类型相同。
步骤(2)：淀积薄膜I，淀积并光刻薄膜II。薄膜I和II是后续步骤的屏蔽薄膜。
其中，薄膜I和薄膜II使用不同的腐蚀剂或不同的方法腐蚀，它们可以是单层结构或叠层结构。本实施例中，薄膜I是电介质薄膜，例如SiO2，薄膜II是金属叠层结构，例如CrAu叠层结构。
步骤(3)：利用所述光刻后的薄膜II做掩模腐蚀薄膜I，纵向腐蚀完成之后，还继续进行一段时间的横向腐蚀，使其横向钻蚀一定的距离，以保证在后续注入过程金属能做到完全掩蔽，该工艺称为过腐蚀自对准工艺。
步骤(4)：使用腐蚀剂腐蚀发射区。该腐蚀剂刻相对于基区材料选择性地腐蚀发射区材料，该刻蚀步骤到达基区自停止。形成图1A所示的结构。其中，腐蚀发射区的腐蚀剂对于基区和发射区材料的腐蚀比足够大，例如本实施例中，腐蚀比大于15。
步骤(5)：对外基区进行离子注入掺杂，形成增厚的外基区区域16a和16b。其中注入外基区的离子的掺杂类型与第二掺杂类型相同。形成图1B所示的结构。
步骤(6)：充分腐蚀薄膜I，其上薄膜II自动脱落。
步骤(7)：光刻基区并腐蚀基区直至基片，基片作为器件收集极的接触材料。得出图1C所示的结构。
步骤(8)：在整个表面淀积钝化层17，执行退火以激活注入的杂质元素，然后光刻电极窗口，制造电极18。得出的结构见图1D。
其中，钝化层可以是SiON、SiO2、Si3N4薄膜等。其中退火工艺可以在淀积钝化薄膜之前或之后执行。该实施例中，采用相同的金属或金属叠层同时形成收集极、基极和发射极电极。也可以用不同的金属或金属叠层形成收集极、基极和发射极电极，但需要额外的掩模板。
尽管本发明是通过实施例描述的，这不应该理解为本发明的所有内容和内涵。毫无疑问，本领域内技术人员能够对本发明的各项技术进行替换和修改。因此，可将本申请的权利要求解释成涵盖在本发明原始精神与领域下的所有替换和修正。

Claims (14)

1.一种异质结双极晶体管，包括：
基片；
基片上的第一掺杂类型的收集极区域，收集极区域包括收集区和收集极接触区；
收集极区域上的第二掺杂类型的基极区域；
基极区域之上的第一掺杂类型的发射极区域，发射极区域包括发射区和发射极帽层区域；以及
发射极帽层区域、基极区域及收集极接触区上的电极；
其中，第一掺杂类型与第二掺杂类型相反；
其中，注入外基区的离子的掺杂类型与第二掺杂类型相同。
2.根据权利要求1的异质结双极晶体管，其中，基片为玻璃基片、陶瓷基片、不锈钢基片、半导体基片、绝缘体上硅SOI基片、GaAs基片或InP基片。
3.根据权利要求1的异质结双极晶体管，其中，基片为高掺半导体基片，收集极接触区合并在基片中。
4.根据权利要求1或3的异质结双极晶体管，其中，收集极区域、基极区域、发射极区域材料可以分别是Si、SiGe和Si，或分别是GaAs、AlGaAs和GaAs或分别是InP、InGaAsP和InP。
5.根据权利要求1的异质结双极晶体管，其中，收集极、基极、发射极电极是相同的单层金属或金属叠层，或者是不同的单层金属或金属叠层。
6.制备权利要求1所述异质结双极晶体管的方法，包括以下步骤：
步骤1：在基片上生长第一掺杂类型的收集极区域、第二掺杂类型的基区和第一掺杂类型的发射极区域，其中收集极区域包含收集极接触区和集电区，发射极区域包含发射区和发射极帽层区域；
其中第一掺杂类型与第二掺杂类型相反；
其中注入外基区的离子的掺杂类型与第二掺杂类型相同；
步骤2：淀积薄膜I，淀积并光刻薄膜II；薄膜I和II为后续步骤的屏蔽薄膜；
步骤3：利用薄膜II做掩模腐蚀薄膜I，纵向腐蚀完成之后，继续进行横向腐蚀，使其横向钻蚀一定的距离，以在后续注入过程金属做到完全掩蔽；
步骤4：腐蚀发射区，该腐蚀剂刻蚀相对于基区材料选择性地腐蚀发射区材料，该刻蚀步骤到达基区自停止；
步骤5：对外基区进行离子注入掺杂，形成增厚的外基区区域；
步骤6：腐蚀薄膜I，其上薄膜II自动脱落；
步骤7：光刻基区并腐蚀基区直至基片，基片作为器件收集极接触区的材料；
步骤8：在整个表面淀积钝化层，执行退火以激活注入的杂质元素，然后光刻电极窗口，制造电极。
7.根据权利要求6的制备方法，其中，基片为玻璃基片、陶瓷基片、不锈钢基片、半导体基片、绝缘体上硅SOI基片、GaAs基片或InP基片。
8.根据权利要求6的制备方法，其中，基片为高掺半导体基片，收集极接触区合并在基片中。
9.根据权利要求6或8的制备方法，其中，收集极区域、基极区域、发射极区域的材料分别为Si、SiGe和Si，或分别是GaAs、AlGaAs、GaAs或分别是InP、InGaAsP和InP。
10.根据权利要求6或9的制备方法，其中，收集极区域、基极区域、发射极区域的材料采用固体源分子束、气体源分子束外延、化学束外延、化学汽相淀积的方法进行生长。
11.根据权利要求6的异质结双极晶体管的制作方法，其中，薄膜I和薄膜II使用不同的腐蚀液或方法腐蚀，它们为单层结构或叠层结构。
12.根据权利要求6的制备方法，其中，腐蚀发射区材料的腐蚀液对于基区和发射区材料腐蚀的选择比大于10。
13.根据权利要求6的制备方法，其中，钝化层为SiON、SiO2或Si3N4薄膜。
14.根据权利要求6的制备方法，其中，退火工艺在淀积钝化薄膜之前或之后执行。
CNA2006101655491A 2006-12-21 2006-12-21 一种异质结双极晶体管及其制备方法 Pending CN101207151A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101655491A CN101207151A (zh) 2006-12-21 2006-12-21 一种异质结双极晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101655491A CN101207151A (zh) 2006-12-21 2006-12-21 一种异质结双极晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN101207151A true CN101207151A (zh) 2008-06-25

Family

ID=39567167

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101655491A Pending CN101207151A (zh) 2006-12-21 2006-12-21 一种异质结双极晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN101207151A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916724A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 一种晶体管的制作方法
CN102723361A (zh) * 2012-07-16 2012-10-10 西安电子科技大学 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
CN102916040A (zh) * 2012-07-16 2013-02-06 西安电子科技大学 一种三多晶SOI SiGe HBT平面集成器件及制备方法
WO2014029186A1 (zh) * 2012-08-24 2014-02-27 中国科学院上海微系统与信息技术研究所 一种基于SOI的SiGe-HBT晶体管的制备方法
CN109037061A (zh) * 2018-07-26 2018-12-18 深圳市南硕明泰科技有限公司 一种晶体管及其制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916724A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 一种晶体管的制作方法
CN101916724B (zh) * 2010-07-23 2015-04-15 上海华虹宏力半导体制造有限公司 一种晶体管的制作方法
CN102723361A (zh) * 2012-07-16 2012-10-10 西安电子科技大学 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
CN102916040A (zh) * 2012-07-16 2013-02-06 西安电子科技大学 一种三多晶SOI SiGe HBT平面集成器件及制备方法
CN102723361B (zh) * 2012-07-16 2015-08-12 西安电子科技大学 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
CN102916040B (zh) * 2012-07-16 2015-08-19 西安电子科技大学 一种三多晶SOI SiGe HBT平面集成器件及制备方法
WO2014029186A1 (zh) * 2012-08-24 2014-02-27 中国科学院上海微系统与信息技术研究所 一种基于SOI的SiGe-HBT晶体管的制备方法
CN109037061A (zh) * 2018-07-26 2018-12-18 深圳市南硕明泰科技有限公司 一种晶体管及其制作方法

Similar Documents

Publication Publication Date Title
US11362205B2 (en) Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof
US8269253B2 (en) Rare earth enhanced high electron mobility transistor and method for fabricating same
CN1988172B (zh) 异质结双极晶体管
US10629711B2 (en) Semiconductor device with multiple HBTs having different emitter ballast resistances
CN101611473A (zh) 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件
CN105355555A (zh) 一种GaN基增强型功率电子器件及其制备方法
US5124270A (en) Bipolar transistor having external base region
CN101132022A (zh) 基于组份渐变GaN MISFET的GaN器件及制备方法
CN101207151A (zh) 一种异质结双极晶体管及其制备方法
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
KR20140124273A (ko) 질화물 반도체 소자 및 그 제조 방법
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
CN110600549A (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN101414624B (zh) Г栅异质结场效应晶体管及其制作方法
CN108447788A (zh) 增强型高电子迁移率晶体管的制备方法
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件
CN105225946A (zh) 逆导型igbt结构及其形成方法
CN107195548B (zh) InAs/AlSb HEMT及MOS-HEMT器件的制备方法
CN105552108A (zh) GaN HEMT器件非合金欧姆接触的制作方法
CN218867113U (zh) 毫米波薄膜肖特基二极管
CN105895687B (zh) 一种基于再生长技术降低GaN HEMT器件欧姆接触电阻的方法及GaN HEMT器件
CN220672587U (zh) 用于制作薄膜肖特基二极管的外延材料结构
CN114334650B (zh) 一种p-GaN HEMT中的新结构
CN111048584B (zh) 一种高线性氮化镓hbt射频功率器件及其制备方法
CN105870166A (zh) 一种铟镓磷异质结双极型晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080625