CN220672587U - 用于制作薄膜肖特基二极管的外延材料结构 - Google Patents
用于制作薄膜肖特基二极管的外延材料结构 Download PDFInfo
- Publication number
- CN220672587U CN220672587U CN202222486642.XU CN202222486642U CN220672587U CN 220672587 U CN220672587 U CN 220672587U CN 202222486642 U CN202222486642 U CN 202222486642U CN 220672587 U CN220672587 U CN 220672587U
- Authority
- CN
- China
- Prior art keywords
- layer
- gaas
- schottky diode
- semi
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 50
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 76
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种用于制作薄膜肖特基二极管的外延材料结构,涉及毫米波技术领域。所述外延材料结构包括GaAs半绝缘衬底层,所述GaAs半绝缘衬底层的上表面形成有第一层AlGaAs外延层,第一层AlGaAs外延层的上表面形成有GaAs半绝缘缓冲层,所述GaAs半绝缘缓冲层的上表面形成有第二层AlGaAs外延层,所述第二层AlGaAs外延层的上表面形成有GaAs重掺杂层,所述GaAs重掺杂层的上表面形成有GaAs轻掺杂层,所述GaAs轻掺杂层的上表面形成有二氧化硅保护层。通过所述结构制造二极管,同一批次内的肖特基二极管的衬底厚度是完全一致的,极大的提高了芯片的性能一致性。
Description
技术领域
本实用新型涉及毫米波技术领域,尤其涉及一种用于制作薄膜肖特基二极管的外延材料结构。
背景技术
毫米波是指频率在波长在毫米级的电磁波,对应频率范围是30GHz-300GHz。毫米波由于工作频率高,对器件设计和外延材料都有着极高的要求。目前在毫米波的高端频率范围,比如100GHz-300GHz范围内,该频段的毫米波源和探测主要是基于肖特基二极管来实现。肖特基二极管由于其主要基于肖特基结的热电子发射,且主要依靠电子输运,工作频率可有效工作在整个毫米波电磁波范围内。
目前毫米波高端频段的肖特基二极管,其衬底厚度都在50微米及以上,较厚的衬底厚度给肖特基二极管带来了极大的寄生参量,包括寄生电容,电阻,电感等,常用的肖特基二极管外延材料结构如图1所示。为了降低肖特基二极管的寄生参数,提高肖特基二极管的性能,其中一种有效的方式是可以通过减少肖特基二极管的衬底厚度来降低寄生,提高肖特基二极管的性能。在制作肖特基二极管的工艺流程中,由于背面减薄的过程中,其存在较大的厚度不一致性,严重影响器件的批次一致性。为了提高肖特基二极管的性能,同时改善晶圆内肖特基二极管的批次一致性,需要设计全新的外延材料结构。
实用新型内容
本实用新型所要解决的技术问题是如何提供一种一致性好,能够提高肖特基二极管性能的外延材料结构。
为解决上述技术问题,本实用新型所采取的技术方案是:一种用于制作薄膜肖特基二极管的外延材料结构,其特征在于包括GaAs半绝缘衬底层,所述GaAs半绝缘衬底层的上表面形成有第一层AlGaAs外延层,第一层AlGaAs外延层的上表面形成有GaAs半绝缘缓冲层,所述GaAs半绝缘缓冲层的上表面形成有第二层AlGaAs外延层,所述第二层AlGaAs外延层的上表面形成有GaAs重掺杂层,所述GaAs重掺杂层的上表面形成有GaAs轻掺杂层,所述GaAs轻掺杂层的上表面形成有二氧化硅保护层;所述AlGaAs外延层中Al的掺杂浓度为30%,厚度为2个微米,由MOCVD设备外延生长;GaAs半绝缘缓冲层厚度为2微米到50微米,由MOCVD设备外延生长。
优选的,所述GaAs重掺杂层的掺杂浓度是5e18cm-3这个量级,厚度是2微米,由MOCVD设备外延生长。
优选的,所述GaAs轻掺杂层的掺杂浓度一般为1e17cm-3量级,厚度可以是0.1到0.5微米,由MOCVD设备外延生长。
优选的,所述二氧化硅保护层的厚度为20-60纳米,由PECDV等设备进行生长。
采用上述技术方案所产生的有益效果在于:基于本实用新型提出的外延材料结构,直接去除肖特基二极管的衬底,可以支持制作薄膜肖特基二极管,其厚度可以降低至2微米的量级。同时,也可以支持肖特基二极管的器件厚度在50微米以内自由选择,器件只制作在外延层上,器件的厚度由GaAs半绝缘衬底层的厚度来决定。且同一批次内的肖特基二极管的衬底厚度是完全一致的,极大的提高了芯片的性能一致性。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
图1是现有技术中使用的肖特基二极管外延材料结构;
图2是本实用新型实施例所述外延材料结构的示意图;
图3是本实用新型实施例中薄膜肖特基二极管器件的材料结构示意图;
其中:1、GaAs半绝缘衬底层;2、第一层AlGaAs外延层;3、GaAs半绝缘缓冲层;4、第二层AlGaAs外延层;5、GaAs重掺杂层;6、GaAs轻掺杂层;7、二氧化硅保护层。
具体实施方式
下面结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是本实用新型还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广,因此本实用新型不受下面公开的具体实施例的限制。
如图2所示,本实用新型实施例公开了一种用于制作薄膜肖特基二极管的外延材料结构,所述结构包括GaAs半绝缘衬底层1,所述GaAs半绝缘衬底层1的上表面形成有第一层AlGaAs外延层2,第一层AlGaAs外延层2的上表面形成有GaAs半绝缘缓冲层3,所述GaAs半绝缘缓冲层3的上表面形成有第二层AlGaAs外延层4,所述第二层AlGaAs外延层4的上表面形成有GaAs重掺杂层5,所述GaAs重掺杂层5的上表面形成有GaAs轻掺杂层6,所述GaAs轻掺杂层6的上表面形成有二氧化硅保护层7。
相比附图1常用的肖特基二极管外延材料结构相比,本实用新型增加了两层AlGaAs外延层和一层二氧化硅保护层7,AlGaAs外延层主要是起到在器件的制作过程中,起到选择腐蚀终止层。如附图3所示,真正的肖特基二极管在制作完成以后,其附图2所示的原始外延结构只剩下从GaAs半绝缘缓冲层3到二氧化硅保护层7的部分。相比附图2而言,最底层的GaAs半绝缘衬底1已经完全去除,且去除了最下边的AlGaAs外延层。由此可见,整个肖特基二极管已经没有了原始的衬底结构,是完全只工作在外延层上。如附图3所示,肖特基二极管的厚度主要由GaAs半绝缘缓冲层3的厚度来决定。
下面参考附图2给出一种切实可行的外延材料结构,外延材料结构由下到上依次为GaAs半绝缘衬底层1,该层主要由商业化的半绝缘衬底厂商所提供,其厚度一般为几百个微米,其上为第一层AlGaAs外延层2,Al的掺杂浓度可以为30%,厚度为2个微米,可以由MOCVD设备外延生长;其上为GaAs半绝缘缓冲层3,该层为半绝缘层,其厚度可以为2到50微米,具体的本领域技术人员可根据实际需要设计来决定该层的厚度,该层的厚度也直接决定了最后所制作器件的厚度,该层由MOCVD外延生长;其上为第二层AlGaAs外延层4,Al的掺杂浓度可以为30%,厚度为2个微米,可以由MOCVD设备外延生长;其上为GaAs重掺杂层5,掺杂浓度一般是5e18 cm-3这个量级,厚度可以是2微米,可以由MOCVD设备外延生长;其上为GaAs低掺杂层,掺杂浓度一般为1e17 cm-3量级,厚度可以是0.1到0.5微米,可以由MOCVD设备外延生长,其上为二氧化硅保护层,一般为几十个纳米,可以由PECDV等设备进行生长。
基于本实用新型提出的外延材料结构,直接去除肖特基二极管的衬底,可以支持制作薄膜肖特基二极管,其厚度可以降低至2微米的量级。同时,也可以支持肖特基二极管的器件厚度在50微米以内自由选择,器件只制作在外延层上,器件的厚度由GaAs半绝缘衬底层的厚度来决定。且同一批次内的肖特基二极管的衬底厚度是完全一致的,极大的提高了芯片的性能一致性。
Claims (2)
1.一种用于制作薄膜肖特基二极管的外延材料结构,其特征在于包括GaAs半绝缘衬底层(1),所述GaAs半绝缘衬底层(1)的上表面形成有第一层AlGaAs外延层(2),第一层AlGaAs外延层(2)的上表面形成有GaAs半绝缘缓冲层(3),所述GaAs半绝缘缓冲层(3)的上表面形成有第二层AlGaAs外延层(4),所述第二层AlGaAs外延层(4)的上表面形成有GaAs重掺杂层(5),所述GaAs重掺杂层(5)的上表面形成有GaAs轻掺杂层(6),所述GaAs轻掺杂层(6)的上表面形成有二氧化硅保护层(7);所述第一层AlGaAs外延层(2)以及第二层AlGaAs外延层(4)的厚度为2个微米,由MOCVD设备外延生长;GaAs半绝缘缓冲层(3)厚度为2微米到50微米,由MOCVD设备外延生长。
2.如权利要求1所述的用于制作薄膜肖特基二极管的外延材料结构,其特征在于:所述二氧化硅保护层(7)的厚度为20-60纳米,由PECVD设备进行生长。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222486642.XU CN220672587U (zh) | 2022-09-20 | 2022-09-20 | 用于制作薄膜肖特基二极管的外延材料结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222486642.XU CN220672587U (zh) | 2022-09-20 | 2022-09-20 | 用于制作薄膜肖特基二极管的外延材料结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220672587U true CN220672587U (zh) | 2024-03-26 |
Family
ID=90329044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222486642.XU Active CN220672587U (zh) | 2022-09-20 | 2022-09-20 | 用于制作薄膜肖特基二极管的外延材料结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220672587U (zh) |
-
2022
- 2022-09-20 CN CN202222486642.XU patent/CN220672587U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2261988B1 (en) | High voltage switching devices and process for forming same | |
US10629711B2 (en) | Semiconductor device with multiple HBTs having different emitter ballast resistances | |
US20130320402A1 (en) | pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF | |
CN111653617B (zh) | 一种增强型氮化物功率器件及制作方法 | |
CA2529595A1 (en) | Heterostructure bipolar transistor | |
CN111048598A (zh) | GaN肖特基二极管 | |
CN113257815B (zh) | 竖直相邻器件之间带隔离部的半导体装置及电子设备 | |
WO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
CN220672587U (zh) | 用于制作薄膜肖特基二极管的外延材料结构 | |
US7569872B1 (en) | Bipolar transistors with low parasitic losses | |
CN115775730B (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
CN117497612A (zh) | 一种异质结肖特基势垒二极管及其制备方法 | |
US7368765B1 (en) | Bipolar transistors with low parasitic losses | |
CN115483269A (zh) | 用于制作薄膜肖特基二极管的外延材料结构 | |
CN218867113U (zh) | 毫米波薄膜肖特基二极管 | |
CN111509051A (zh) | 新型毫米波Ga2O3肖特基二极管 | |
CN115425066A (zh) | 毫米波薄膜肖特基二极管及其制备方法 | |
CN221125946U (zh) | 一种半导体器件的抗静电结构及半导体器件 | |
US20220052191A1 (en) | Semiconductor structure and preparation method therefor | |
CN218827149U (zh) | 氮化镓基高电子迁移率晶体管 | |
US7923752B2 (en) | Thin-film crystal wafer having pn junction and method for fabricating the wafer | |
CN108899277B (zh) | 肖特基二极管的制备方法 | |
CN117577526A (zh) | 氮化镓肖特基二极管及其制备方法 | |
JP2024064528A (ja) | 半導体装置及びその製造方法 | |
CN111243953A (zh) | 一种利用分子束外延制备半导体器件的方法及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |