CN113363315A - 平面t型栅晶体管原胞结构及制作方法 - Google Patents

平面t型栅晶体管原胞结构及制作方法 Download PDF

Info

Publication number
CN113363315A
CN113363315A CN202110448665.9A CN202110448665A CN113363315A CN 113363315 A CN113363315 A CN 113363315A CN 202110448665 A CN202110448665 A CN 202110448665A CN 113363315 A CN113363315 A CN 113363315A
Authority
CN
China
Prior art keywords
oxide layer
etching
silicon
gate
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110448665.9A
Other languages
English (en)
Inventor
张曌
李�杰
刘玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN SI SEMICONDUCTORS CO Ltd
Original Assignee
SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN SI SEMICONDUCTORS CO Ltd filed Critical SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority to CN202110448665.9A priority Critical patent/CN113363315A/zh
Publication of CN113363315A publication Critical patent/CN113363315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

本申请涉及一种平面T型栅晶体管原胞结构及制作方法，该方法包括：在导电外延片上形成氧化层，在氧化层制作硅槽再生成电位平衡虚拟栅氧化层。淀积掺杂多晶，掩备多晶并刻蚀未被掩备的多晶，腐蚀氧化层再次热生长栅氧化层，回填淀积掺杂多晶，掩备预留的平面多晶硅栅，刻蚀多余多晶预留预设宽度的平面栅，掺杂注入形成原胞上的P阱结构扩散形成P阱。在P阱形成电流区结构并注入掺杂硼离子形成硼晕环，淀积掺杂氧化层，开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区。刻蚀S极接触孔形成浅硅槽，使浅硅槽穿过电流区结构延伸至P阱，并注入形成S极P阱接触区的欧姆接触后进行孔退火，并淀积金属光刻、刻蚀形成S极的引线接触区。

Description

平面T型栅晶体管原胞结构及制作方法
技术领域
本申请涉及半导体工艺技术领域，特别是涉及一种平面T型栅晶体管原胞结构及制作方法。
背景技术
平面型功率器件VDMOS(Vertical Diffusion Metal Oxide Semiconductor，垂直双扩散金属氧化物半导体)已发展到了一个瓶颈，当客户需要增加器件的Id电流时，便在设计上增加了平面器件的原胞个数，致使器件的面积越大而成本越高；当客户需要增加反压时，便更新外延材料的电阻率和外延厚度，致使器件的单位面积电流密度降低，而终端使用电路要求器件越来小，以利于电子商品的小型化和轻量化。这就产生一个难以折中的矛盾，既要电压高，电流大，还要器件小、重量轻等要求，可现实上平面型VDMOS对于这些要求是无法折中达到的，如果客户不考虑成本要求，那么只能选择超结VDMOS或半超结VDMOS，但对于普通客户有成本要求时，这种高成本的器件无法接受。如何在控制成本的前提下综合改善晶体管的性能，是一个亟待解决的问题。
发明内容
基于此，有必要针对上述问题，提供一种可在控制成本的前提下综合改善晶体管性能的平面T型栅晶体管原胞结构及制作方法。
一种平面T型栅晶体管原胞结构制作方法，包括：
在导电外延片上形成氧化层，在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成电位平衡虚拟栅氧化层；
淀积掺杂多晶，掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶，并刻蚀未被掩备的多晶，且硅槽内预留掺杂多晶硅；
湿法腐蚀干净表面和所述硅槽内无多晶处的氧化层，并重新热生长牺牲氧化层且去除，再次热生长栅氧化层；
对硅槽回填淀积掺杂多晶，掩备预留的平面多晶硅栅，刻蚀P阱硼注入对应区域和电位平衡虚拟栅的多余多晶，预留预设宽度的平面栅，掺杂注入形成原胞上的P阱结构，扩散形成P阱；
干法刻蚀干净P阱区域栅氧化层，在所述P阱生长注入屏蔽氧化层，注入砷杂质后扩散形成电流区结构，并注入硼离子形成电流区结构下部的硼晕环；
在晶片表面淀积掺杂氧化层，开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区；
刻蚀所述S极接触孔形成浅硅槽，使所述浅硅槽穿过所述电流区结构延伸至P阱，并在所述浅槽底部注入掺杂形成欧姆接触区；
对所述S极接触孔注入形成S极P阱接触区的欧姆接触后进行孔退火，并淀积金属后光刻、刻蚀形成S极的引线接触区。
在其中一个实施例中，在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成电位平衡虚拟栅氧化层，包括：
在所述氧化层淀积TEOS氧化层，在所述TEOS氧化层刻蚀出氧化层硬掩模开槽窗口；
通过所述氧化层硬掩模开槽窗口刻出硅槽，清洗硅槽内的刻蚀附着物，并生长牺牲氧化层改善硅槽侧壁状态；
腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新生长电位平衡虚拟栅氧化层。
在其中一个实施例中，在所述TEOS氧化层刻蚀出氧化层硬掩模开槽窗口，包括：在所述TEOS氧化层通过光刻、干法刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除所述TEOS氧化层表面的光刻胶。
在其中一个实施例中，腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新生长电位平衡虚拟栅氧化层，包括：湿法腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新热生长电位平衡虚拟栅氧化层。
在其中一个实施例中，淀积掺杂多晶，掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶，并刻蚀未被掩备的多晶，且硅槽内预留掺杂多晶硅，包括：
淀积掺杂多晶，通过干法反刻去除所述硅槽外多余的多晶；
通过光刻、显影掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶；
干法刻蚀未被掩备的多晶，使所述硅槽中预留掺杂多晶硅。
在其中一个实施例中，湿法腐蚀干净表面和所述硅槽内无多晶处的氧化层，包括：湿法各向同性腐蚀干净表面和硅槽内无多晶处的氧化层。
在其中一个实施例中，在晶片表面淀积掺杂氧化层，开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区，包括：淀积掺杂氧化层并氧化致密化，通过光刻、刻蚀开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区。
在其中一个实施例中，刻蚀所述S极接触孔形成浅硅槽，使所述浅硅槽穿过所述电流区结构延伸至P阱，并在所述浅槽底部注入掺杂形成欧姆接触区，包括：通过带胶干法刻蚀S极接触孔形成浅硅槽，使所述浅硅槽穿过所述电流区结构延伸至P阱，注入硼杂质在所述浅槽结构底部形成欧姆接触区。
在其中一个实施例中，对所述S极接触孔注入形成S极P阱接触区的欧姆接触后进行孔退火，并淀积金属后光刻、刻蚀形成S极的引线接触区，包括：
以所述S极接触孔的光刻胶作阻挡，对所述S极接触孔注入形成S极P阱接触区的欧姆接触，干法加湿法去除光刻胶，并对注入的杂质进行退火；
淀积金属形成S极接触金属，光刻、刻蚀多余的金属形成S极的引线金属接触区。
一种平面T型栅晶体管原胞结构，根据上述的方法制作得到。
上述平面T型栅晶体管原胞结构及制作方法，在P阱的PN结开硅槽，使硅槽中掺杂多晶与器件的S极相连，可通过降低外延厚度改善器件的导通电阻，同时把隔离的电位平衡虚拟栅与器件晶体管的S极相连，使反压能够达到最高最优还能改善米勒电容，相对于传统的超结VDMOS或半超结VDMOS，实现了在控制成本的前提下综合改善晶体管的性能。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中平面T型栅晶体管原胞结构制作方法的流程图；
图2为一实施例中平面T型栅VDMOS原胞结构的截面图；
图3为一实施例中平面T型栅VDMOS原胞结构的俯视图；
图4为一实施例中平面T型栅VDMOS原胞虚拟栅与S极连接区的结构图；
图5为一实施例中普通平面栅VDMOS电压击穿时以p-body结深为中心线的耗尽层内电场分布曲线，与新型平面T型栅VDMOS电压击穿时以沟槽深度为中心线的耗尽层内电场分布曲线的对比图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
在一个实施例中，提供了一种平面T型栅晶体管原胞结构制作方法，平面T型栅晶体管可以是平面T型栅VDMOS晶体管。如图1所示，该方法包括：
步骤S110：在导电外延片上形成氧化层，在氧化层制作硅槽，并在硅槽生长牺牲氧化层进行腐蚀，再生成电位平衡虚拟栅氧化层。具体地，将预先准备的导电外延片作为载体，在导电外延片上热生长形成氧化层，并在氧化层上制作硅槽后热生长牺牲氧化层，并用HF酸腐蚀干净改善槽壁，重新热生长较厚的电位平衡虚拟栅氧化层。氧化层的厚度、硅槽的尺寸以及电位平衡虚拟栅氧化层的厚度并不唯一，可根据实际需求进行选择。本实施例中，氧化层的厚度为
Figure BDA0003037775860000061
硅槽的深度为3-15um，宽度为0.1-1.5um；电位平衡虚拟栅氧化层的厚度为
Figure BDA0003037775860000062
在一个实施例中，步骤S110中在氧化层制作硅槽，并在硅槽生长牺牲氧化层进行腐蚀，再生成电位平衡虚拟栅氧化层，包括：在氧化层淀积TEOS(正硅酸乙酯)氧化层，在TEOS氧化层刻蚀出氧化层硬掩模开槽窗口；通过氧化层硬掩模开槽窗口刻出硅槽，清洗硅槽内的刻蚀附着物，并生长牺牲氧化层改善硅槽侧壁状态；腐蚀去除硅槽侧壁内的牺牲氧化膜层，并重新生长电位平衡虚拟栅氧化层。
在一个实施例中，在TEOS氧化层刻蚀出氧化层硬掩模开槽窗口，包括：在TEOS氧化层通过光刻、干法刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除TEOS氧化层表面的光刻胶。进一步地，在一个实施例中，腐蚀去除硅槽侧壁内的牺牲氧化膜层，并重新生长电位平衡虚拟栅氧化层，包括：湿法腐蚀去除硅槽侧壁内的牺牲氧化膜层，并重新热生长电位平衡虚拟栅氧化层。
具体地，先在氧化层淀积
Figure BDA0003037775860000063
的TEOS氧化层，可通过硅化物高温分解反应生成氧化硅淀积在硅晶片上。通过光刻、干法刻蚀等工艺方法在TEOS氧化层刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除TEOS氧化层表面的光刻胶。然后，通过TEOS氧化层硬掩模干法刻出一定深度(深度3-15um)和宽度(宽度0.1-1.5um)的硅槽，通过sc1、2、3(1#液、2#液、3#液)液来清洗硅槽内的刻蚀附着物，并热生长厚度
Figure BDA0003037775860000064
的牺牲氧化层来改善硅槽内的槽壁状态。最后，采用湿法腐蚀去除硅槽侧壁内的牺牲氧化膜层，并重新热生长厚度
Figure BDA0003037775860000065
的较厚电位平衡虚拟栅氧化层。
步骤S120：淀积掺杂多晶，掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶，并刻蚀未被掩备的多晶，且硅槽内预留掺杂多晶硅。具体地，在热生长完电位平衡虚拟栅氧化层后，对器件淀积厚度
Figure BDA0003037775860000071
的掺杂多晶，掩备对应P阱的硅槽中多晶硅及需要引出电位平衡虚拟栅的多晶后，对未被掩备的多晶硅进行刻蚀，且硅槽内预留一定深度的掺杂多晶硅，本实施例中，预留的掺杂多晶硅深度为0.5-0.25um。
在一个实施例中，步骤S120包括：淀积掺杂多晶，通过干法反刻去除硅槽外多余的多晶；通过光刻、显影掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶；干法刻蚀未被掩备的多晶，使硅槽中预留掺杂多晶硅。
具体地，对热生长完电位平衡虚拟栅氧化层后的器件淀积厚度
Figure BDA0003037775860000072
的掺杂多晶或后续扩散多晶掺杂，通过干法反刻的工艺方法，去除填充硅槽外多余的多晶硅。然后，通过光刻、显影等工艺方法掩盖在p-body阱(扩散型P阱)的硅槽中多晶硅上及需要引出电位平衡虚拟栅的多晶上，干法刻蚀未被掩备的多晶硅，使硅槽中多晶硅刻蚀剩余0.5-0.25um的硅槽深度。
步骤S130：湿法腐蚀干净表面和硅槽内无多晶处的氧化层，并重新热生长牺牲氧化层且去除，再次热生长栅氧化层。具体地，将器件表面的氧化层和硅槽内无多晶处的氧化层刻蚀干净，在硅槽内重新热生长牺牲氧化层进行腐蚀去除后，再热生长栅氧化层。
在一个实施例中，步骤S130中湿法腐蚀干净表面和硅槽内无多晶处的氧化层，包括：湿法各向同性腐蚀干净表面和硅槽内无多晶处的氧化层。具体地，通过湿法各向同性腐蚀干净器件表面和硅槽内无多晶处的氧化层，并重新热生长牺牲氧化且腐蚀去除牺牲氧化层，再次热生长厚度
Figure BDA0003037775860000073
的栅氧化层。
步骤S140：对硅槽回填淀积掺杂多晶，掩备预留的平面多晶硅栅，刻蚀P阱硼对应注入区域和电位平衡虚拟栅的多余多晶，预留预设宽度的平面栅，掺杂注入形成原胞上的P阱结构，扩散形成P阱。
具体地，再次热生长栅氧化层后，对硅槽重新回填淀积掺杂多晶硅或后续热扩散掺杂多晶，将预留的平面多晶硅栅位置掩备，使P-body硼注入区域和电位平衡虚拟栅上多余的多晶硅刻蚀干净，且预留预设宽度的平面栅。平面栅的预设宽度取值并不唯一，本实施例中，预留的平面栅宽度(包括沟槽宽度)尺寸为2-15um。然后，通过注入机台掺杂注入形成原胞上PN结p-body阱结构，并按一定温度和时间的工艺条件来扩散形成一定结深的P阱。
步骤S150：干法刻蚀干净P阱区域栅氧化层，在P阱生长注入屏蔽氧化层，注入砷杂质后扩散形成电流区结构，并注入硼离子形成电流区结构下部的硼晕环。具体地，在刻净P阱上的薄氧化层膜后，热生长厚度
Figure BDA0003037775860000083
的注入屏蔽氧化层，并注入砷杂质并扩散形成器件的电流区结构。然后，通过半导体掺杂离子注入机高能、大束流注入浓硼杂质，在N+砷底部形成浓硼晕环。
步骤S160：在晶片表面淀积掺杂氧化层，开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区。在一个实施例中，步骤S150包括：淀积掺杂氧化层并氧化致密化，通过光刻、刻蚀开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区。具体地，在晶片表面淀积厚度
Figure BDA0003037775860000081
的TEOS和
Figure BDA0003037775860000082
的PSG(磷硅玻璃)或BPSG(硼磷硅玻璃)等掺杂氧化层并用高温氧化致密化。然后，通过光刻、刻蚀等工艺方法，开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔等相关结构的金属接触区。
步骤S170：刻蚀S极接触孔形成浅硅槽，使浅硅槽穿过电流区结构延伸至P阱，并在浅槽底部注入掺杂形成欧姆接触区。在一个实施例中，步骤S170包括：通过带胶干法刻蚀S极接触孔形成浅硅槽，使浅硅槽穿过电流区结构延伸至P阱，注入硼杂质在浅槽结构底部形成欧姆接触区。
具体地，通过带胶干法刻蚀接触孔硅槽深度0.2-1.2um的浅硅槽，并使硅槽深度穿过砷N+区延伸至p-body掺杂区，注入硼杂质在浅槽结构底部形成欧姆接触区。
步骤S180：对S极接触孔注入形成S极P阱接触区的欧姆接触后进行孔退火，并淀积金属后光刻、刻蚀形成S极的引线接触区。在一个实施例中，步骤S170包括：以S极接触孔的光刻胶作阻挡，对S极接触孔注入形成S极P阱接触区的欧姆接触，干法加湿法去除光刻胶，并对注入的杂质进行退火；淀积金属形成发射区接触金属，光刻、刻蚀多余的金属形成S极的引线金属接触区。
具体地，以S极接触孔的光刻胶作阻挡，来对S极接触孔注入形成S极P-body接触区的欧姆接触，通过干法加湿法去除光刻胶，并使用一定工艺条件对上述注入的杂质进行退火。然后，淀积金属形成发射区接触金属，并按版图来腐蚀多余的金属，形成器件晶体管S极的接触区。最后，使用400-500℃合金，最终的原胞器件结构形成。图2所示为本申请提供的新型平面T型栅VDMOS原胞结构的截面图，原胞结构包括多晶硅poly层、氧化层、p-body阱、砷杂质N+电流区、金属层以及浓硼晕环。图3所示为新型平面T型栅VDMOS原胞结构的俯视图，图4所示为新型平面T型栅VDMOS原胞虚拟栅与S极连接区的结构图。
上述平面T型栅晶体管原胞结构制作方法，在P阱的PN结开硅槽，使硅槽中掺杂多晶与器件的S极相连，可通过降低外延厚度改善器件的导通电阻，同时将平面栅与沟槽栅连接构成T型栅结构，改善器件晶体管的单原胞导通电阻以缩减器件晶体管的面积尺寸，并把隔离的电位平衡虚拟栅与器件晶体管的S极相连，使反压能够达到最高最优还能改善米勒电容，相对于传统的超结VDMOS或半超结VDMOS，实现了在控制成本的前提下综合改善晶体管的性能。
在一个实施例中，还提供了一种平面T型栅晶体管原胞结构，根据上述的方法制作得到。平面T型栅晶体管原胞结构具体可包括氧化层、电位平衡虚拟栅氧化层、栅氧化层、P阱、电流区结构、硼晕环和S极接触区。
上述平面T型栅晶体管原胞结构，在P阱的PN结开硅槽，使硅槽中掺杂多晶与器件的S极相连，可通过降低外延厚度改善器件的导通电阻，同时将平面栅与沟槽栅连接构成T型栅结构，改善器件晶体管的单原胞导通电阻以缩减器件晶体管的面积尺寸，并把隔离的电位平衡虚拟栅与器件晶体管的S极相连，使反压能够达到最高最优还能改善米勒电容，相对于传统的超结VDMOS或半超结VDMOS，实现了在控制成本的前提下综合改善晶体管的性能。
为便于更好地理解上述平面T型栅晶体管原胞结构及制作方法，下面结合具体实施例进行详细解释说明。
正如背景技术所述，普通平面型功率VDMOS已经难以满足客户的这些普遍的特殊要求，既要求价格合适，又要求轻量化，还要求功率VDMOS的性能参数不能变差，而普通平面型功率VDMOS已在原胞和终端结构上难以再进一步优化缩小了，导致器件在性能不变的情况无法继续缩小尺寸了。而材料方面由于普通平面VDMOS的原胞结构和终端性能，无法下调外延材料的电阻率和厚度来满足面积缩小而参数不变，因高电压时需要高的外延材料电阻率和较厚的外延层厚度来保障反压值，其击穿原理如下图5的曲线B所示，曲线B代表普通平面栅VDMOS电压击穿时以p-body结深为中心线的耗尽层内电场分布曲线。当加高压时，以P阱结深为中点，结上部P区结深较短以致该区域的电场强度较大而发生雪崩击穿(小电流下可恢复)；如把PN结做深了则存在P-body横向扩展较大以致原胞JFET效应电阻增加而增大导通电阻，本来普通平面型VDMOS就存在JFET效应电阻，且妥协的方法是P阱较浅又能达到反压即可；因此当前平面型VDMOS的原胞结构存在的技术难点是不可调和，无法满足客户的特殊需求，又不能降低成本改善导通缩小原胞或器件面积。
基于此，为了解决普通平面栅晶体管VDMOS原胞cell存在的结构性问题，主要思路是在保障功率晶体管VDMOS的反压值情况下，降低第一导电杂质掺杂类型外延层厚度，降低外延层材料外延层厚度相当于降低了单个器件晶体管芯的导通电阻，单个晶体管VDMOS管芯的导通电阻降低，就有进一步缩小器件管芯面积的基础，那么就有条件符合客户的特殊要求，管芯面积缩小了，关键参数器件晶体管的反压值和导通电阻并未发生变化。如何实现这个要求的方法就是在器件晶体管的原胞结构上优化，即在P-body的PN结中间位置开深硅槽，且硅槽中掺杂多晶硅与器件S极相连时，会出现如图5的曲线A所示，曲线A代表挖深硅槽带的新型平面T栅型VDMOS电压击穿时以沟槽深度为中心线的耗尽层内电场分布曲线。当硅槽穿过P-body的PN结到达一定深度时，在器件晶体管加反压时器件的P-body耗尽层中心点会外移至硅槽顶点，PN结上部P区内的电场强度因耗尽层中心点外移长度增加而以致电场强度变弱，且PN结下部N漂移区内耗尽层长度变短以致达到击穿反压要求时仍有相当的多余外延层厚度未使用，便可节省多余的外延层，降低外延厚度而改善了器件的导通电阻，以达到了客户的特殊要求，相比超结或半超结VDMOS而该中器件VDMOS原胞cell的好处是成本并无明显增加，且材料外延层厚度变薄以致材料成本降低而价格下降，是一举三得的原胞cell结构。
其次，为了消除平面晶体管VDMOS结构性JFET效应电阻，提出了原胞cell的T型栅结构，即平面栅与沟槽栅连接，在电场效应下在T型栅栅氧表面反型出浓多子沟道，从而彻底消除了平面VDMOS原胞结构中自带的JFET效应电阻，改善了器件晶体管的单原胞导通电阻，在需要同样器件导通电阻时，可以缩减相当数量的原胞数量而达到缩减器件晶体管的面积尺寸，而该硅槽与P-body硅槽属于同一工步加工槽深一致，为了将多余的深槽变得对器件原胞结构有益，且为了改善沟槽带来的米勒电容增加，便使用了电位平衡虚拟栅结构，即将T型栅硅槽中多余部分通过工艺方法与多晶栅隔离，且在设计上通过设计方法把隔离的虚拟栅与器件晶体管的S极相连，这样一来P-body中的沟槽同样与虚拟栅连接而形成电位平衡虚拟栅，其好处一是器件晶体管加反压时T型栅隔离虚拟栅与P-body及body硅槽相连形成了S区电位平衡致使反压能够达到最高最优；好处二是改善了米勒电容(米勒电容crss＝cgd)，电路应用上改善器件温升，保障了安全性能。
具体地，新型平面T栅型VDMOS的制造方法如下：
1、第一导电外延片上热生长
Figure BDA0003037775860000121
厚度的氧化层，并淀积
Figure BDA0003037775860000122
的TEOS氧化层(硅化物高温分解反应生成氧化硅淀积在硅晶片上)。
2、通过光刻、干法刻蚀等工艺方法刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除TOES氧化层表面光刻胶。
3、通过TEOS氧化层硬掩模干法刻出一定深度(深度3-15um)和宽度(宽度0.1-1.5um)的硅槽。
4、通过sc1、2、3(1#液、2#液、3#液)液来清洗硅槽内的刻蚀附着物，并热生长厚度
Figure BDA0003037775860000123
的牺牲氧化层来改善硅槽内的槽壁状态。
5、湿法腐蚀去除硅槽内的牺牲氧化膜层，并重新热生长厚度
Figure BDA0003037775860000124
的较厚电位平衡虚拟栅氧化层。
6、热生长完栅氧化层后淀积厚度
Figure BDA0003037775860000125
的掺杂Dpoly或后续扩散多晶掺杂。
7、通过干法反刻的工艺方法，去除填充硅槽外多余的多晶硅。
8、通过光刻、显影等工艺方法掩盖在p-body的硅槽中多晶硅上及需要引出电位平衡虚拟栅的多晶上。
9、干法刻蚀未被掩备的多晶硅，使硅槽中多晶硅刻蚀剩余0.5-0.25um的硅槽深度。
10、湿法各向同性腐蚀干净表面和硅槽内无多晶处的氧化层，并重新热生长牺牲氧化且去除牺牲氧化层，再次热生长厚度
Figure BDA0003037775860000131
的栅氧化层。
11、重新淀积回填掺杂多晶硅或后续热扩散掺杂多晶。
12、通过光刻、显影等工艺方法，掩备预留的平面多晶硅栅，使P-body硼注入区域和电位平衡虚拟栅上多余的多晶硅刻蚀干净，且预留的平面栅宽度尺寸为2-15um(包括沟槽宽度)。
13、通过注入机台掺杂注入形成原胞上PN结p-body阱结构，并按一定温度和时间的工艺条件来扩散形成一定结深的P阱。
14、刻净P阱上的薄氧化层膜后，并热生长厚度
Figure BDA0003037775860000132
的注入屏蔽氧化层，并注入砷杂质并扩散形成器件电流区结构。
15、半导体掺杂离子注入机高能、大束流注入浓硼杂质，在N+砷底部形成浓硼晕环。
16、淀积厚度
Figure BDA0003037775860000133
的TEOS和
Figure BDA0003037775860000134
的PSG或BPSG等掺杂氧化层并用高温氧化致密化。
17、通过光刻、刻蚀等工艺方法，开出S极接触孔、电位平衡虚拟栅接触孔等相关结构的金属接触区。
18、通过带胶干法刻蚀接触孔硅槽深度0.2-1.2um的浅硅槽，并使浅硅槽深度穿过砷N+区延伸至p-body掺杂区，在浅槽底部注入掺杂形成欧姆接触区。
19、以接触孔的光刻胶作阻挡来对接触孔注入形成S极P-body接触区的欧姆接触。
20、干法加湿法去除光刻胶，并使用一定工艺条件对上述注入的杂质进行退火。
21、淀积金属形成发射区接触金属，并按版图来腐蚀出多余的金属，形成器件晶体管S极的引线金属接触区。
22、使用400-500℃合金，最终的原胞器件结构形成。
新型平面T栅型VDMOS，p-body中开深硅槽且填充多晶与P-body相连、虚拟栅相连。T型栅包括平面栅与深槽栅多晶一体化，T型栅中虚拟栅长度是整个沟槽深度的0.5-0.25尺寸，预留的平面栅(包括沟槽宽度)宽度尺寸2-15um，P-body中硅槽和T型栅硅槽的深度3-15um、宽度0.1-1.5um。可以理解，缩小原胞尺寸、缩小器件晶体管面积、保持反压、降低导通电阻等特殊要求，也可以使用成本昂贵的超级或半超结MOS结构器件实现。
上述新型T型栅晶体管原胞结构，解决了传统器件原胞面临的结构性矛盾，即保持反压和导通不变，改善材料外延层厚度，在此基础上缩小了器件晶体管芯尺寸。在此基础上晶体管芯面积尺寸缩小了25％，成本并无明显增加，且满足了客户器件小型化的要求。而且，由于使用了电位平衡虚拟栅原胞结构，保持了常规参数稳定不变的情况，优化了米勒电容，在电路应用上器件温升与常规普通VDMOS参数并无明显差异。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种平面T型栅晶体管原胞结构制作方法，其特征在于，包括：
在导电外延片上形成氧化层，在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成电位平衡虚拟栅氧化层；
淀积掺杂多晶，掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶，并刻蚀未被掩备的多晶，且硅槽内预留掺杂多晶硅；
湿法腐蚀干净表面和所述硅槽内无多晶处的氧化层，并重新热生长牺牲氧化层且去除，再次热生长栅氧化层；
对硅槽回填淀积掺杂多晶，掩备预留的平面多晶硅栅，刻蚀P阱硼注入对应区域和电位平衡虚拟栅的多余多晶，预留预设宽度的平面栅，掺杂注入形成原胞上的P阱结构，扩散形成P阱；
干法刻蚀干净P阱区域栅氧化层，在所述P阱生长注入屏蔽氧化层，注入砷杂质后扩散形成电流区结构，并注入硼离子形成电流区结构下部的硼晕环；
在晶片表面淀积掺杂氧化层，开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区；
刻蚀所述S极接触孔形成浅硅槽，使所述浅硅槽穿过所述电流区结构延伸至P阱，并在所述浅槽底部注入掺杂形成欧姆接触区；
对所述S极接触孔注入形成S极P阱接触区的欧姆接触后进行孔退火，并淀积金属后光刻、刻蚀形成S极的引线接触区。
2.根据权利要求1所述的平面T型栅晶体管原胞结构制作方法，其特征在于，在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成电位平衡虚拟栅氧化层，包括：
在所述氧化层淀积TEOS氧化层，在所述TEOS氧化层刻蚀出氧化层硬掩模开槽窗口；
通过所述氧化层硬掩模开槽窗口刻出硅槽，清洗硅槽内的刻蚀附着物，并生长牺牲氧化层改善硅槽侧壁状态；
腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新生长电位平衡虚拟栅氧化层。
3.根据权利要求2所述的平面T型栅晶体管原胞结构制作方法，其特征在于，在所述TEOS氧化层刻蚀出氧化层硬掩模开槽窗口，包括：在所述TEOS氧化层通过光刻、干法刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除所述TEOS氧化层表面的光刻胶。
4.根据权利要求2所述的平面T型栅晶体管原胞结构制作方法，其特征在于，腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新生长电位平衡虚拟栅氧化层，包括：湿法腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新热生长电位平衡虚拟栅氧化层。
5.根据权利要求2所述的平面T型栅晶体管原胞结构制作方法，其特征在于，淀积掺杂多晶，掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶，并刻蚀未被掩备的多晶，且硅槽内预留掺杂多晶硅，包括：
淀积掺杂多晶，通过干法反刻去除所述硅槽外多余的多晶；
通过光刻、显影掩备对应P阱的硅槽中多晶及需要引出电位平衡虚拟栅的多晶；
干法刻蚀未被掩备的多晶，使所述硅槽中预留掺杂多晶硅。
6.根据权利要求5所述的平面T型栅晶体管原胞结构制作方法，其特征在于，湿法腐蚀干净表面和所述硅槽内无多晶处的氧化层，包括：湿法各向同性腐蚀干净表面和硅槽内无多晶处的氧化层。
7.根据权利要求6所述的平面T型栅晶体管原胞结构制作方法，其特征在于，在晶片表面淀积掺杂氧化层，开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区，包括：淀积掺杂氧化层并氧化致密化，通过光刻、刻蚀开出G极接触孔、S极接触孔、电位平衡虚拟栅接触孔的金属接触区。
8.根据权利要求7所述的平面T型栅晶体管原胞结构制作方法，其特征在于，刻蚀所述S极接触孔形成浅硅槽，使所述浅硅槽穿过所述电流区结构延伸至P阱，并在所述浅槽底部注入掺杂形成欧姆接触区，包括：通过带胶干法刻蚀S极接触孔形成浅硅槽，使所述浅硅槽穿过所述电流区结构延伸至P阱，注入硼杂质在所述浅槽结构底部形成欧姆接触区。
9.根据权利要求8所述的平面T型栅晶体管原胞结构制作方法，其特征在于，对所述S极接触孔注入形成S极P阱接触区的欧姆接触后进行孔退火，并淀积金属后光刻、刻蚀形成S极的引线接触区，包括：
以所述S极接触孔的光刻胶作阻挡，对所述S极接触孔注入形成S极P阱接触区的欧姆接触，干法加湿法去除光刻胶，并对注入的杂质进行退火；
淀积金属形成S极接触金属，光刻、刻蚀多余的金属形成S极的引线金属接触区。
10.一种平面T型栅晶体管原胞结构，其特征在于，根据权利要求1-9任意一项所述的方法制作得到。
CN202110448665.9A 2021-04-25 2021-04-25 平面t型栅晶体管原胞结构及制作方法 Pending CN113363315A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110448665.9A CN113363315A (zh) 2021-04-25 2021-04-25 平面t型栅晶体管原胞结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110448665.9A CN113363315A (zh) 2021-04-25 2021-04-25 平面t型栅晶体管原胞结构及制作方法

Publications (1)

Publication Number Publication Date
CN113363315A true CN113363315A (zh) 2021-09-07

Family

ID=77525482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110448665.9A Pending CN113363315A (zh) 2021-04-25 2021-04-25 平面t型栅晶体管原胞结构及制作方法

Country Status (1)

Country Link
CN (1) CN113363315A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242765A (zh) * 2021-11-08 2022-03-25 深圳深爱半导体股份有限公司 半导体器件结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540338A (zh) * 2009-04-29 2009-09-23 西安理工大学 一种沟槽平面栅mosfet器件及其制造方法
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
CN109119476A (zh) * 2018-08-23 2019-01-01 电子科技大学 具有体内场板的分离栅vdmos器件及其制造方法
CN109524472A (zh) * 2018-12-29 2019-03-26 华羿微电子股份有限公司 新型功率mosfet器件及其制备方法
US20190122926A1 (en) * 2017-09-08 2019-04-25 Maxpower Semiconductor Inc. Self-Aligned Shielded Trench MOSFETs and Related Fabrication Methods
CN112614891A (zh) * 2020-03-04 2021-04-06 许曙明 具有增强的高频性能的金属氧化物半导体场效应晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540338A (zh) * 2009-04-29 2009-09-23 西安理工大学 一种沟槽平面栅mosfet器件及其制造方法
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
US20190122926A1 (en) * 2017-09-08 2019-04-25 Maxpower Semiconductor Inc. Self-Aligned Shielded Trench MOSFETs and Related Fabrication Methods
CN109119476A (zh) * 2018-08-23 2019-01-01 电子科技大学 具有体内场板的分离栅vdmos器件及其制造方法
CN109524472A (zh) * 2018-12-29 2019-03-26 华羿微电子股份有限公司 新型功率mosfet器件及其制备方法
CN112614891A (zh) * 2020-03-04 2021-04-06 许曙明 具有增强的高频性能的金属氧化物半导体场效应晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242765A (zh) * 2021-11-08 2022-03-25 深圳深爱半导体股份有限公司 半导体器件结构及其制备方法

Similar Documents

Publication Publication Date Title
EP0244366B1 (en) Self-aligned process for fabricating small size dmos cells and mos devices obtained by means of said process
US4685196A (en) Method for making planar FET having gate, source and drain in the same plane
WO2001099177A2 (en) Trench mosfet with double-diffused body profile
KR20020086726A (ko) 감소된 임계 전압을 가진 트렌치 ｄｍｏｓ를 형성하는 방법
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
US6087224A (en) Manufacture of trench-gate semiconductor devices
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CA2425289A1 (en) Semiconductor structure and method for processing such a structure
CN114784110A (zh) 一种屏蔽栅沟槽mosfet及其制作方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
CN102237406A (zh) 射频ldmos器件及其制造方法
CN113193039A (zh) 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构
CN113363315A (zh) 平面t型栅晶体管原胞结构及制作方法
WO2024026904A1 (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN109216256B (zh) 沟槽隔离结构及其制造方法
CN110223959B (zh) 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
EP0996970B1 (en) Manufacture of field-effect semiconductor devices
CN110190029B (zh) 一种功率半导体器件的制备方法
CN112117327B (zh) 一种igbt器件及其制造工艺
CN211789024U (zh) 功率器件
CN212517212U (zh) 高密度沟槽器件结构
CN110534560B (zh) 一种静电感应晶体管的制造方法
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
TW425672B (en) Forming HV-CMOS with grading doping electrode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210907