CN109103097A - 一种晶体管以及制作方法 - Google Patents
一种晶体管以及制作方法 Download PDFInfo
- Publication number
- CN109103097A CN109103097A CN201810927820.3A CN201810927820A CN109103097A CN 109103097 A CN109103097 A CN 109103097A CN 201810927820 A CN201810927820 A CN 201810927820A CN 109103097 A CN109103097 A CN 109103097A
- Authority
- CN
- China
- Prior art keywords
- layer
- base area
- emitter
- area
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000926 separation method Methods 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 2
- 102000013275 Somatomedins Human genes 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- -1 boron ion Chemical class 0.000 description 9
- 239000000126 substance Substances 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000002146 bilateral effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种晶体管及其制作方法，所述晶体管包括第一导电类型的衬底；第二导电类型的外延层，生长在所述衬底的第一表面；形成于所述外延层内的第二导电类型发射区，所述发射区包括在所述衬底的第一表面向上依次形成的第一隔离层，发射极层以及第二隔离层；形成于所述外延层内的第一导电类型的基区；形成于所述基区与所述衬底之间的基区隔离区；所述发射极层位于基区一侧的侧面完全与基区接触，或者发射极层位于基区一侧的侧面一部分与基区接触，另一部分被所述基区隔离区覆盖；本发明涉及的晶体管能方便对发射效率进行调节。
Description
技术领域
本发明涉及半导体技术领域，具体的说是一种晶体管及其制作方法。
背景技术
现有技术中，基区均通过注入工艺后再进行退火工艺形成，发射极工艺通过在多晶内大剂量注入，之后再进行高温快速热退火工艺，使得杂质扩散进入基区形成发射结，因此发射极受工艺影响很大，器件的发射效率不稳定，若要对发射效率进行调整，也势必会收到其他工艺的影响，进而对发射效率及器件的放大系数的调节非常不方便。
发明内容
鉴于以上情况，本发明所要解决其技术问题所采用以下技术方案来实现。
本发明提供了一种晶体管的制作方法，所述制作方法包括：提供第一导电类型的衬底；在所述衬底的第一表面生长具有第二导电类型的外延层；在所述外延层内形成第一沟槽，所述第一沟槽贯穿所述外延层且一端与所述衬底相连接；在所述外延层的侧壁上形成侧墙，所述侧墙形成于所述第一沟槽内且一端接触于所述衬底；在所述第一沟槽内形成发射区，所述发射区包括在所述衬底的第一表面向上依次形成的第一隔离层，发射极层以及第二隔离层；除去所述侧墙，形成基区沟槽，在所述基区沟槽底部形成基区隔离区；在所述基区沟槽内形成第一导电类型的基区，所述发射极层位于所述基区一侧的侧面完全与所述基区接触，或者所述发射极层位于所述基区一侧的侧面一部分与所述基区接触，另一部分被所述基区隔离区覆盖。
与现有技术相比，本发明具有以下优点：通过在发射极层的上下两侧设置第一隔离层以及第二隔离层，然后通过沟槽内的基区隔离区的高度来定义基区与所述发射极层侧面的接触面积，可以在不受其他工艺步骤的影响下，方便调节发射效率及器件的放大系数。
本发明还提供了一种晶体管，所述晶体管包括：第一导电类型的衬底；第二导电类型的外延层，生长在所述衬底的第一表面；形成于所述外延层内的第二导电类型发射区，所述发射区包括在所述衬底的第一表面向上依次形成的第一隔离层，发射极层以及第二隔离层；形成于所述外延层内的第一导电类型的基区；形成于所述基区与所述衬底之间的基区隔离区；所述发射极层位于基区一侧的侧面完全与基区接触，或者发射极层位于基区一侧的侧面一部分与基区接触，另一部分被所述基区隔离区覆盖；形成在所述外延层远离所述基区另一侧区域内的第二导电类型的集电极接触区；及形成在所述外延层内的集电区，所述集电区位于所述集电极接触区与所述基区之间，且所述集电区的掺杂浓度低于所述集电极接触区。
本发明通过在发射极层的上下两侧设置第一隔离层以及第二隔离层，然后通过沟槽内的基区隔离区的高度来定义基区与所述发射极层侧面的接触面积，可以在不受其他工艺步骤的影响下，方便调节发射效率及器件的放大系数。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明的提出晶体管的制造方法的流程示意图；
图2是本发明提出的晶体管的剖面结构示意图；
图3至图15是本发明提出的的晶体管的制造方法的结构示意图；
图中：1、衬底；2、外延层；3、发射区；41、基区隔离区；42、基区；31、第一隔离层；32、发射极层；33、第二隔离层；51、集电极接触区；52、集电区；a1、第一沟槽；b1、侧墙；a2、基区沟槽；c1、第一绝缘层；c2、第二绝缘层；c3、第三绝缘层；6、介质层；71、集电极；72、基极；73、发射极。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参阅图1及图2，一种晶体管的制作方法，包括：
步骤S01：提供第一导电类型的衬底1；
步骤S02：在所述衬底的第一表面生长具有第二导电类型的外延层2；
步骤S03：在所述外延层内形成第一沟槽a1，所述第一沟槽a1贯穿所述外延层2且一端与所述衬底1相连接；
步骤S04：在所述外延层2的侧壁上形成侧墙b1，所述侧墙b1形成于所述第一沟槽a1内且一端接触于所述衬底1；
步骤S05：在所述第一沟槽a1内形成发射区3，所述发射区3包括在所述衬底1的第一表面向上依次形成的第一隔离层31，发射极层32以及第二隔离层33；
步骤S06：除去所述侧墙b1，形成基区沟槽a2，在所述基区沟槽a2底部形成基区隔离区41；
步骤S07：在所述基区沟槽a2内形成第一导电类型的基区42；所述发射极层32位于基区42一侧的侧面完全与所述基区42接触，或者所述发射极层32位于所述基区42一侧的侧面一部分与所述基区42接触，另一部分被所述基区隔离区41覆盖。
可以理解，通过在发射极层32的上下两侧设置第一隔离层31以及第二隔离层33，然后通过所述基区隔离区41的高度来定义基区42与所述发射极层32侧面的接触面积，可以在不受其他工艺步骤的影响下，方便调节发射效率及器件的放大系数。
下面参照附图，对上述形成所述晶体管的方法加以详细阐述。
为方便后面的描述，特在此说明：所述晶体管可以是NPN型或PNP型，当所述晶体管为NPN型时，所述第一导电类型为P型，所述第二导电类型为N型，当所述晶体管为PNP型时，所述第一导电类型为N型，所述第二导电类型为P型。换言之，所述晶体管可以包括P型掺杂的所述衬底1、N型掺杂的所述外延层2、N型掺杂的所述发射区3、P型掺杂的所述基区42、N型掺杂的所述集电极接触区51及集电区52，反之也可以包括N型掺杂的所述衬底1、P型掺杂的所述外延层2、P型掺杂的所述发射区3、N型掺杂的所述基区42、以及P型掺杂的所述集电极接触区51及集电区52。在接下来的实施例中，均以所述晶体管为NPN型为例进行描述，但并不对此进行限定。
请参照附图3，执行步骤S01：提供第一导电类型的衬底1；具体的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。所述衬底1的材质可以为硅衬底1、锗衬底1或者锗硅衬底1等，在本实施方式中，所述衬底1的材质为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述第一导电类型为P型，所述衬底1的掺杂离子为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子。
请参照附图4，执行步骤S02：在所述衬底1的第一表面生长具有第二导电类型的外延层2；所述外延层2的厚度与浓度与器件的耐压密切相关，通常电阻率在5-50ohm.cm，厚度在5-10um之间。优选的，所述外延层2通过工艺较为简单的同质外延形成，即所述外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅。在其他实施方式中，所述外延层2还可通过异质外延形成，所述外延层2的材料还可为锗、硒等半导体材料。所述外延层2可以采用外延生长法形成在所述衬底1的第一表面上，且所述外延层2的掺杂类型与所述衬底1的掺杂类型相反，在本实施方式中，所述衬底1为P型掺杂，则所述外延层2为N型掺杂，在其他实施方式中，若所述衬底1为N型掺杂，所述外延层2为P型掺杂。在本实施方式中，所述外延层2的掺杂离子具体为磷离子，在其他实施方式中，所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。
请参阅附图5，步骤S03：在所述外延层2内形成第一沟槽a1，所述第一沟槽a1贯穿所述外延层2且一端与所述衬底1相连接；具体的，所述第一沟槽a1一端与所述衬底1的连接方式可以为所述第一沟槽a1一端延伸进入所述衬底1内，也可以仅接触于所述衬底1的第一表面，所述第一沟槽a1的宽度为3-5um之间。更具体的，形成所述第一沟槽a1的过程可以为：在所述外延层2上形成刻蚀阻挡层，然后在刻蚀阻挡层(图未示)上形成光刻胶层(图未示)，之后采用具有所述第一沟槽a1图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述第一沟槽a1图形的光刻胶层。以具有所述第一沟槽a1图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述第一沟槽a1的图形开口(图未示)。然后以具有所述第一沟槽a1图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述外延层2，在所述外延层2内形成所述第一沟槽a1。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层(图未示)。
请参照附图6及图7，执行步骤S04：在所述外延层2的侧壁上形成侧墙b1，所述侧墙b1形成于所述第一沟槽a1内且一端接触于所述衬底1；具体的，所述侧墙b1的形成步骤具体包括：在所述外延层2的上表面，和所述第一沟槽a1的底面及侧壁上淀积第一绝缘层c1；回刻蚀所述第一绝缘层c1，形成所述侧墙b1。更具体的，所述第一绝缘层c1淀积于所述第一沟槽a1的侧壁和底面以及所述外延层2的上表面上，通过刻蚀的方法去掉所述第一沟槽a1的底面及外延层2的上表面上的第一绝缘层c1，进而形成所述侧墙b1。所述第一绝缘层c1的厚度(侧墙b1的宽度)与后续所述基区42的宽度相同，所述绝缘层(侧墙b1)的材质为氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，在本实施方式中，所述侧墙b1的宽度在3000A-5000A之间，其材质为氧化硅。
请参照附图8，执行步骤S05：在所述第一沟槽a1内形成发射区3，所述发射区3包括在所述衬底1的第一表面向上依次形成的第一隔离层31，发射极层32以及第二隔离层33；具体的，所述发射区3填满所述第一沟槽a1形成所述侧墙b1后的其他位置，所述发射区3的掺杂离子为磷离子，在其他实施方式中，所述发射区3的掺杂离子还可为砷或锑等其他五价离子。具体的，通过采用化学汽相淀积方法自所述衬底1的第一表面依次形成第一隔离层31，发射极层32以及第二隔离层33，该方法将硅与掺杂元素喷射于所述衬底1之上从而依次形成第一隔离层31、发射极层32以及第二隔离层33，在制成第一隔离层31以后，制造第发射极层32以及第二隔离层33过程中设备无需停顿，只需调节设备所喷射的掺杂元素的量即可改变所制造的发射极层32及第二隔离层33中掺杂元素的含量。其中，所述发射极层32的掺杂浓度高于所述第一隔离层31及第二隔离层33。所述发射极层32的掺杂浓度为1E15-5E15/cm3，所述第一隔离层31及所述第二隔离层33的离子浓度为5E13-7E13/cm3，所述第一隔离层31及所述第二隔离层33用于隔离和保护所述发射极层32，由于所述第一隔离层31及所述第二隔离层33拉高了所述发射区3的电阻，因此所述第一隔离层31及所述第二隔离层33还可使所述晶体管具有更高的击穿电压。为了防止发射区3的形成对所述外延层2的上表面造成影响，在形成所述侧墙b1之后在形成发射区3的步骤前，还可以在所述第二导电类型的外延层2的上表面形成阻挡层(图未示)。所述阻挡层的形成步骤具体为：首先在所述外延层2的上表面和所述侧墙b1远离所述外延层2的侧面及所述第一沟槽a1的底面上淀积一层绝缘材料，通过光刻及刻蚀工艺去掉所述侧墙b1远离所述外延层2的侧面及所述第一沟槽a1的底面上的绝缘材料，保留所述外延层2上表面的绝缘材料，进而形成所述阻挡层。所述阻挡层的材料同样可以为氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合，所述侧墙与所述阻挡层的材质可相同也可不同，若不相同，则刻蚀方式为湿法刻蚀，若相同，则刻蚀方式为湿法刻蚀或干法刻蚀。可以理解，通过所述发射区3采用外延的方式形成，相对于离子注入的方式，可使所述发射区3的离子浓度及厚度更加精确的控制，进一步保障了本发明提出的晶体管的良好性能。
请参照附图9到附图12，执行步骤S06：除去所述侧墙b1，形成基区沟槽a2，在所述基区沟槽a2底部形成基区隔离区41；具体的，所述基区隔离区41的形成步骤具体包括：在所述外延层1上表面及所述基区沟槽a2底面及侧壁上淀积第二绝缘层c2；在所述第二绝缘层c2上淀积第三绝缘层c3，以将所述基区沟槽a2填满；去除所述外延层上表面的第三绝缘层c3，保留所述基区沟槽a2内的第三绝缘层c3；去除所述外延层上表面的第二绝缘层c2，以及部分去除所述基区沟槽a2侧壁上的第二绝缘层c2，以使第二绝缘层c2部分覆盖所述发射极层32或者不覆盖所述发射极层32；去除所述基区沟槽a2内的第三绝缘层c3，所保留的第二绝缘层c2为基区隔离区41。更具体的，通过刻蚀的方式去除所述侧墙b1，在去除所述侧墙b1的同时去除所述阻挡层，所述阻挡层可以与侧墙b1同时去除，也可以先后分别去除。更具体的，所述第二绝缘层c2与所述第三绝缘层c3材质不同，对所述第二绝缘层c2及所述第三绝缘层c3的去除方式均通过湿法刻蚀工艺实现，所述第二绝缘层c2的厚度在200A-400A之间，其材质可以为氧化硅、氧化铝等氧化物其中一种或任意多种的结合，所述第三绝缘层c3的材质可以为氮化铝、氮化硅等氮化物其中一种或任意多种的结合，在此不做过多限定，只要所述第二绝缘层c2与所述第三绝缘层c3材质不同，且均为绝缘材质即可。
请参照附图13，执行步骤S07：在所述基区沟槽a2内形成第一导电类型的基区42；所述发射极层32位于所述基区42一侧的侧面完全与所述基区42接触，或者所述发射极层32位于所述基区42一侧的侧面一部分与所述基区42接触，另一部分被所述基区隔离区41覆盖。同样的，所述基区42通过外延生长法在所述基区沟槽内形成，形成所述基区沟槽a2的工艺与形成所述第一沟槽a1的工艺基本类似，在此不在一一赘述。具体的，所述基区42的宽度为0.3-0.5um，在本实施方式中，所述第一导电类型为P型，所述基区42的掺杂离子为磷离子，在其他实施方式中，所述基区42的掺杂离子还可为砷或锑等其他五价离子，所述基区42的掺杂浓度为2E13-5E13/cm3。可以理解，通过所述侧墙b1来定义所述基区42的宽度以及通过外延的方式来形成所述基区42，使所述基区42的宽度及掺杂浓度都得到精确的控制，进一步保证了所述晶体管具有稳定的电流放大系数，另外，本发明中，基区采用纵向设置的方式，避免了基区42以及发射极层32的表面受到离子注入、高温退火等工艺的影响，同时，在所述基区42底部形成基区隔离区41，既可以避免基区42受到衬底1电势的影响，同时，通过刻蚀不同高度的所述基区隔离区41，可以非常方便的对所述发射极层32与所述基区42的接触面积进行调整，方便优化器件的发射效率。
进一步的，在形成所述基区42之后，所述方法还包括：在所述外延层2远离所述基区42一侧的区域内通过第一注入形成第二导电类型集电极接触区51，所述集电极接触区51与所述基区42之间的外延层2区域为集电区52；所述集电极接触区51的掺杂浓度高于所述集电区52；所述集电区52为轻掺杂，由于后续的电极与轻掺杂的集电区52的接触不够良好，因此这里改用重掺杂的集电极接触区51是为了提高接触性能；具体的，所述集电极接触区51贯穿所述外延层2且一端与所述衬底1的第一表面相接触。更具体的，所述第一注入的离子为磷离子，注入浓度在8E15-1E16之间。所述集电区52电连接于所述基区42和集电极接触区51之间，所述晶体管的击穿电压与其掺杂浓度相关联。
所述晶体管的制造方法还包括：在所述外延层2及所述上方生长介质层6及在所述介质层6上形成集电极71、基极72及发射极73；并将所述集电极71通过所述介质层6与所述集电极接触区51电连接，将所述基极72通过所述介质层6与所述基区42电连接；及将所述发射极73依次贯穿所述介质层6、所述第二隔离层与所述发射极层电连接。具体的，所述介质层6覆盖于所述基区42、发射区3、集电区52、集电极接触区51的上表面且所述介质层6形成有集电极接触孔及基极接触孔，所述介质层6及所述第二隔离层的部分区域形成有发射极接触孔；所述集电极接触孔及所述基极接触孔均贯穿所述介质层6，所述发射极接触孔依次贯穿所述介质层6、所述第二隔离层至所述发射极层；所述集电极71通过所述集电极接触孔与集电极接触区51电连接，所述基极72通过所述基极接触孔与基区42电连接，所述发射极73通过所述发射极接触孔与所述发射极层电连接。在本发明的一些实施方式中，所述介质层6可以为氧化硅、氮化硅、氮氧化硅、掺杂的硅酸盐玻璃或者低介电常数材料，所述低介电常数材料可以为掺杂的碳化硅等等，形成所述介质层6的目的为对各个器件层之间进行隔离，所述集电极接触孔、基极接触孔及发射极接触孔分别位于所述集电极接触区51、基区42及发射极73层的上方，通过光刻及刻蚀等传统工艺形成。
需要说明的是，根据本方法所形成的所述晶体管可以是单边结构也可以是双边结构，也就是说，所述基区42、集电区52、集电极接触区51、集电极71、基极72、集电极接触孔及基极接触孔可以只形成于所述发射区3的一侧，也可以对称形成于所述发射区3相对的两侧，即所述基区42、集电区52、集电极接触区51、集电极71、基极72、集电极71接触孔或基极接触孔可以分别形成有位于所述发射区3一侧的第一部分以及形成于所述发射区3另一侧的第二部分，在本实施方式中，所述晶体管为双边结构。
请参阅图2，一种晶体管，基于上述的制造方法制成，包括：第一导电类型的衬底1；第二导电类型的外延层2，生长在所述衬底1的第一表面；形成于所述外延层2内的第二导电类型发射区3，所述发射区3包括在所述衬底1的第一表面向上依次形成的第一隔离层31，发射极层32以及第二隔离层33；形成于所述外延层1内的第一导电类型的基区42；形成于所述基区42与所述衬底1之间的基区隔离区41；所述发射极层32位于基区42一侧的侧面完全与基区42接触，或者发射极层32位于基区42一侧的侧面一部分与基区42接触，另一部分被所述基区隔离区41覆盖；形成在所述外延层1远离所述基区42另一侧区域内的第二导电类型的集电极接触区51；及形成在所述外延层2内的集电区52，所述集电区52位于所述集电极接触区51与所述基区42之间，且所述集电区52的掺杂浓度低于所述集电极接触区51。
可以理解，通过在发射极层32的上下两侧设置第一隔离层31以及第二隔离层33，然后通过所述基区隔离区41的高度来定义基区42与所述发射极层32侧面的接触面积，可以在不受其他工艺步骤的影响下，方便调节发射效率及器件的放大系数。
进一步的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。所述衬底1的材质可以为硅衬底1、锗衬底1或者锗硅衬底1等，在本实施方式中，所述衬底1的材质优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述第一导电类型为P型，所述衬底1的掺杂离子为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子。
进一步的，所述外延层2的厚度与浓度与器件的耐压密切相关，通常电阻率在5-50ohm.cm，厚度在5-10um之间。优选的，所述外延层2通过工艺较为简单的同质外延形成，即所述外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层2的材料也为硅。在其他实施方式中，所述外延层2还可通过异质外延形成，所述外延层2的材料还可为锗、硒等半导体材料。所述外延层2可以采用外延生长法形成在所述衬底1的第一表面上，且所述外延层2的掺杂类型与所述衬底1的掺杂类型相反，在本实施方式中，所述衬底1为P型掺杂，则所述外延层2为N型掺杂，在其他实施方式中，若所述衬底1为N型掺杂，所述外延层2为P型掺杂。在本实施方式中，所述外延层2的掺杂离子具体为磷离子，在其他实施方式中，所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。
进一步的，所述发射区3的掺杂离子为磷离子，在其他实施方式中，所述发射区3的掺杂离子还可为砷或锑等其他五价离子。具体的，通过采用化学汽相淀积方法自所述衬底1的第一表面依次形成第一隔离层31，发射极层32以及第二隔离层33，该方法将硅与掺杂元素喷射于所述衬底1之上从而依次形成第一隔离层31、发射极层32以及第二隔离层33，在制成第一隔离层31以后，发射极层32以及第二隔离层33的过程中设备无需停顿，只需调节设备所喷射的掺杂元素的量即可改变所制造的发射极层32及第二隔离层33中掺杂元素的含量。其中，所述发射极层32的掺杂浓度高于所述第一隔离层31及第二隔离层33。所述发射极层32的掺杂浓度为1E15-5E15/cm3，所述第一隔离层31及所述第二隔离层33离子浓度为5E13-7E13/cm3，所述第一隔离层31及所述第二隔离层33用于隔离和保护所述发射极层32，由于所述第一隔离层31及所述第二隔离层33拉高了所述发射区3的电阻，因此所述第一隔离层31及所述第二隔离层33还可使所述晶体管具有更高的击穿电压。
进一步的，所述集电极接触区51的掺杂浓度高于所述集电区52。所述集电区52为轻掺杂，由于后续的电极与轻掺杂的集电区52的接触不够良好，因此这里形成重掺杂的集电极接触区51是为了提高接触性能；具体的，所述集电极接触区51贯穿所述外延层2且一端与所述衬底1的第一表面相接触。更具体的，所述第一注入的离子为磷离子，注入浓度在8E15-1E16之间。所述集电区52电连接于所述基区42和集电极接触区51之间，所述晶体管的击穿电压与其掺杂浓度相关联。
进一步的，所述晶体管还包括：生长在所述外延层2上的介质层及生长在所述介质层6上的集电极71、基极72及发射极73，所述集电极71通过所述介质层6与所述集电极接触区51电连接，所述基极72通过所述介质层6与所述基区42电连接，及所述发射极73依次贯穿所述介质层6、所述第二隔离层与所述发射极层电连接。具体的，所述介质层6覆盖于所述基区42、发射区3、集电区52、集电极接触区51的上表面且所述介质层6形成有集电极接触孔及基极接触孔，所述介质层6及所述第二隔离层的部分区域形成有发射极接触孔；所述集电极接触孔及所述基极接触孔均贯穿所述介质层6，所述发射极接触孔依次贯穿所述介质层6、所述第二隔离层至所述发射极层；所述集电极71通过所述集电极接触孔与集电极接触区51电连接，所述基极72通过所述基极接触孔与基区42电连接，所述发射极73通过所述发射极接触孔与所述发射极层电连接。在本发明的一些实施方式中，所述介质层6可以为氧化硅、氮化硅、氮氧化硅、掺杂的硅酸盐玻璃或者低介电常数材料，所述低介电常数材料可以为掺杂的碳化硅等等，形成所述介质层6的目的为对各个器件层之间进行隔离，所述集电极接触孔、基极接触孔及发射极接触孔分别位于所述集电极接触区51、基区42及发射极73层的上方，通过光刻及刻蚀等传统工艺形成。
需要说明的是，所述晶体管可以是单边结构也可以是双边结构，也就是说，所述基区42、集电区52、集电极接触区51、集电极71、基极72、集电极接触孔及基极接触孔可以只形成于所述发射区3的一侧，也可以对称形成于所述发射区3相对的两侧，即所述基区42、集电区52、集电极接触区51、集电极71、基极72、集电极71接触孔或基极接触孔可以分别形成有位于所述发射区3一侧的第一部分以及形成于所述发射区3另一侧的第二部分，在本实施方式中，所述晶体管为双边结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种晶体管的制作方法，其特征在于，所述制作方法包括：
提供第一导电类型的衬底；
在所述衬底的第一表面生长具有第二导电类型的外延层；
在所述外延层内形成第一沟槽，所述第一沟槽贯穿所述外延层且一端与所述衬底相连接；
在所述外延层的侧壁上形成侧墙，所述侧墙形成于所述第一沟槽内且一端接触于所述衬底；
在所述第一沟槽内形成发射区，所述发射区包括在所述衬底的第一表面向上依次形成的第一隔离层，发射极层以及第二隔离层；
除去所述侧墙，形成基区沟槽，在所述基区沟槽底部形成基区隔离区；
在所述基区沟槽内形成第一导电类型的基区；所述发射极层位于所述基区一侧的侧面完全与所述基区接触，或者所述发射极层位于所述基区一侧的侧面一部分与所述基区接触，另一部分被所述基区隔离区覆盖。
2.根据权利要求1所述晶体管的制作方法，其特征在于，在所述外延层的侧壁上形成所述侧墙的步骤包括：
在所述外延层的上表面，及所述第一沟槽的底面及侧壁上淀积第一绝缘层；
回刻蚀所述第一绝缘层，形成所述侧墙。
3.根据权利要求1所述晶体管的制作方法，其特征在于，形成所述基区隔离区的具体步骤包括：
在所述外延层上表面及所述基区沟槽底面及侧壁上淀积第二绝缘层；
在所述第二绝缘层上淀积第三绝缘层，以将所述基区沟槽填满；
去除所述外延层上表面的第二绝缘层，以及部分去除所述基区沟槽侧壁上的第二绝缘层，以使第二绝缘层部分覆盖所述发射极层或者不覆盖发射极层；
去除所述基区沟槽内的第三绝缘层，所保留的第二绝缘层为基区隔离区。
4.根据权利要求2所述晶体管的制作方法，其特征在于，所述第二绝缘层与所述第三绝缘层材质不同，对所述第二绝缘层及所述第三绝缘层的去除方式均为湿法刻蚀。
5.根据权利要求1所述晶体管的制作方法，其特征在于，在形成所述基区之后，所述方法还包括：
在所述外延层远离所述基区另一侧的区域内通过第一注入形成第二导电类型集电极接触区，所述集电极接触区与所述基区之间的外延层区域为集电区，所述集电极接触区的掺杂浓度高于所述集电区。
6.根据权利要求5所述晶体管的制作方法，其特征在于，在形成所述侧墙之后，在所述第一沟槽内形成发射区之前，所述方法还包括，在所述第二导电类型的外延层的上表面形成阻挡层；
除去所述侧墙的步骤还包括：
除去所述阻挡层。
7.根据权利要求1所述晶体管的制作方法，其特征在于，在所述外延层区域内形成第二导电类型的集电区之后，所述方法还包括：在所述外延层上方生长介质层及在所述介质层上形成集电极、基极及发射极，将所述集电极通过所述介质层与所述集电极接触区电连接，将所述基极通过所述介质层与所述基区电连接，及将所述发射极依次通过所述介质层及第二隔离层与所述发射极层电连接。
8.一种晶体管，其特征在于，所述晶体管包括：
第一导电类型的衬底；
第二导电类型的外延层，生长在所述衬底的第一表面；
形成于所述外延层内的第二导电类型发射区，所述发射区包括在所述衬底的第一表面向上依次形成的第一隔离层，发射极层以及第二隔离层；
形成于所述外延层内的第一导电类型的基区；
形成于所述基区与所述衬底之间的基区隔离区；所述发射极层位于所述基区一侧的侧面完全与所述基区接触，或者所述发射极层位于所述基区一侧的侧面一部分与所述基区接触，另一部分被所述基区隔离区覆盖；
形成在所述外延层远离所述基区另一侧区域内的第二导电类型的集电极接触区；及
形成在所述外延层内的集电区，所述集电区位于所述集电极接触区与所述基区之间，且所述集电区的掺杂浓度低于所述集电极接触区。
9.根据权利要求8所述晶体管，其特征在于，所述发射极层的掺杂浓度高于所述第一隔离层及第二隔离层。
10.根根据权利要求8所述晶体管，其特征在于，所述晶体管还包括形成于所述外延层上方的介质层及形成于所述介质层上的集电极、基极及发射极，所述集电极通过所述介质层与所述集电极接触区电连接，所述基极通过所述介质层与所述基区电连接，所述发射极依次通过所述介质层及第二隔离层与所述发射极层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810927820.3A CN109103097A (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管以及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810927820.3A CN109103097A (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管以及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109103097A true CN109103097A (zh) | 2018-12-28 |
Family
ID=64849835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810927820.3A Withdrawn CN109103097A (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管以及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109103097A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5098638A (en) * | 1989-04-25 | 1992-03-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor device |
| US6177325B1 (en) * | 1998-05-18 | 2001-01-23 | Winbond Electronics Corp. | Self-aligned emitter and base BJT process and structure |
| CN1294414A (zh) * | 1999-10-21 | 2001-05-09 | 松下电器产业株式会社 | 横型异质结双极三极管及其制造方法 |
| US20010048134A1 (en) * | 1998-11-07 | 2001-12-06 | Kang-Wook Park | Bipolar junction transistors having trench-based base electrodes |
| JP2008112816A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
| US20090057685A1 (en) * | 2007-08-29 | 2009-03-05 | Hitachi, Ltd. | Bipolar device and fabrication method thereof |
| CN102569068A (zh) * | 2010-12-20 | 2012-07-11 | 上海华虹Nec电子有限公司 | 改善杂质注入型多晶硅发射极杂质浓度分布的方法 |
| US20130126944A1 (en) * | 2011-11-23 | 2013-05-23 | International Business Machines Corporation | Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling |
-
2018
- 2018-08-15 CN CN201810927820.3A patent/CN109103097A/zh not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5098638A (en) * | 1989-04-25 | 1992-03-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor device |
| US6177325B1 (en) * | 1998-05-18 | 2001-01-23 | Winbond Electronics Corp. | Self-aligned emitter and base BJT process and structure |
| US20010048134A1 (en) * | 1998-11-07 | 2001-12-06 | Kang-Wook Park | Bipolar junction transistors having trench-based base electrodes |
| CN1294414A (zh) * | 1999-10-21 | 2001-05-09 | 松下电器产业株式会社 | 横型异质结双极三极管及其制造方法 |
| JP2008112816A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
| US20090057685A1 (en) * | 2007-08-29 | 2009-03-05 | Hitachi, Ltd. | Bipolar device and fabrication method thereof |
| CN102569068A (zh) * | 2010-12-20 | 2012-07-11 | 上海华虹Nec电子有限公司 | 改善杂质注入型多晶硅发射极杂质浓度分布的方法 |
| US20130126944A1 (en) * | 2011-11-23 | 2013-05-23 | International Business Machines Corporation | Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381953A (en) | Polysilicon-base self-aligned bipolar transistor process | |
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| EP0205008B1 (en) | Integrated semiconductor structure and fabrication method | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| US4252581A (en) | Selective epitaxy method for making filamentary pedestal transistor | |
| CN109461767A (zh) | 一种超结结构及其制作方法 | |
| US6706583B1 (en) | High speed low noise transistor | |
| US4477963A (en) | Method of fabrication of a low capacitance self-aligned semiconductor electrode structure | |
| EP0036499B1 (en) | A polysilicon-base self-aligned bipolar transistor process | |
| CN208904023U (zh) | 一种晶体管 | |
| US4799099A (en) | Bipolar transistor in isolation well with angled corners | |
| US6774455B2 (en) | Semiconductor device with a collector contact in a depressed well-region | |
| CN109103097A (zh) | 一种晶体管以及制作方法 | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| CA1205577A (en) | Semiconductor device | |
| CN109119469B (zh) | 一种晶体管及其制作方法 | |
| CN109860056A (zh) | 一种vdmos器件及其制作方法 | |
| CN109103096A (zh) | 一种晶体管的制作方法 | |
| CN109411347A (zh) | 三极管及其制作方法 | |
| CN110085669A (zh) | 一种三极管及其制作方法 | |
| CN109037061A (zh) | 一种晶体管及其制作方法 | |
| CN109037314A (zh) | 一种晶体管及其制作方法 | |
| US9202869B2 (en) | Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures | |
| CN116190227B (zh) | 一种igbt芯片制备方法和igbt芯片 | |
| CN109004019B (zh) | 功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20181228 |
|
| WW01 | Invention patent application withdrawn after publication |