CN208904023U - 一种晶体管 - Google Patents
一种晶体管 Download PDFInfo
- Publication number
- CN208904023U CN208904023U CN201821312696.1U CN201821312696U CN208904023U CN 208904023 U CN208904023 U CN 208904023U CN 201821312696 U CN201821312696 U CN 201821312696U CN 208904023 U CN208904023 U CN 208904023U
- Authority
- CN
- China
- Prior art keywords
- substrate
- emitter region
- base area
- area
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本实用新型涉及一种晶体管,所述晶体管包括:第一导电类型的衬底;第二导电类型的外延层,生长在所述衬底上方;第二导电类型的发射区,所述发射区贯穿所述外延层与所述衬底连接,所述发射区在平行于所述衬底表面的方向上以非直线的形状延伸;及第一导电类型的基区,所述基区贯穿所述外延层与所述衬底连接,且所述基区位于所述发射区的一侧并沿着所述发射区在平行于所述衬底表面的方向上以非直线的形状延伸。上述晶体管成本低,且放大系数高。
Description
技术领域
本实用新型涉及半导体技术领域,具体的说是一种晶体管及其制作方法。
背景技术
晶体管有两种基本结构:PNP型和NPN型。在这3层半导体中,中间一层称基区,外侧两层分别称发射区和集电区。当基区注入少量电流时,在发射区和集电区之间就会形成较大的电流,这就是晶体管的放大效应。但现有技术中,若晶体管需要调节器件的饱和集电极电流,只能通过改变基区以及发射区的条数来实现,这就势必要额外增加芯片的面积以及复杂的工艺,这对成本的控制非常不利。
实用新型内容
本实用新型实施例提供了一种晶体管,可以实现在不增加器件面积的前提下增加电流放大系数,成本低、工艺简单,可靠性高,且性能稳定。
本实用新型提供一种晶体管,第一导电类型的衬底;第二导电类型的外延层,生长在所述衬底上方;第二导电类型的发射区,所述发射区贯穿所述外延层与所述衬底连接,所述发射区在平行于所述衬底表面的方向上以非直线的形状延伸;及第一导电类型的基区,所述基区贯穿所述外延层与所述衬底连接,且所述基区位于所述发射区的一侧并沿着所述发射区以非直线的形状延伸。
本实用新型实施例通过形成曲折沟槽以及在曲折的所述沟槽内形成曲折延伸的发射区及基区,进而增加基区与发射区的接触面积,进而可以在不增加器件面积,以及工艺成本的前提下,增加器件的饱和集电极电流,大大增加了器件的放大系数。
附图说明
下面结合附图和实施例对本实用新型进一步说明。
图1是本实用新型实施例提出的制作晶体管的方法的流程示意图;
图2是本实用新型实施例提出的晶体管的剖面结构示意图;
图3、图4、图5、图7、图8、图9、图10、图12及图13是本实用新型实施例提出的制作晶体管的方法的剖面结构示意图;
图6及图11是本实用新型实施例提出的制作晶体管的方法的俯视结构示意图;
附图标记说明:1、衬底;2、外延层;3、发射区;4、基区;a1、沟槽;a2、基区沟槽;b1、侧墙;51、集电极接触区;51、集电区;6、介质层;71、集电极;72、基极;73、发射极。
具体实施方式
为了使本实用新型的目的、技术方案和有益技术效果更加清晰明白,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
请参阅图1及图2,一种晶体管的制作方法,包括:
步骤S01:提供第一导电类型的衬底1,在所述衬底1上方生长第二导电类型的外延层2;
步骤S02:在所述外延层2内形成沟槽a1,所述沟槽a1贯穿所述外延层2与所述衬底1连接,所述沟槽a1在平行于所述衬底1表面的方向上以非直线的形状延伸;
步骤S03:在所述沟槽a1侧壁上形成侧墙b1;
步骤S04:在所述沟槽a1内形成第二导电类型的发射区3;
步骤S05:除去所述侧墙b1,形成基区沟槽a2;
步骤S06:在所述基区沟槽a2内形成第一导电类型的基区4。
可以理解,通过在所述外延层2内形成曲折沟槽,在所述沟槽内形成曲折延伸的发射区3及基区4,进而增加基区4与发射区3的接触面积,实现了在不增加器件面积及工艺成本的前提下,增加器件的饱和集电极电流,大大增加了器件的放大系数。
下面参照附图,对上述形成所述瞬态电压抑制器的方法加以详细阐述。
为方便后面的描述,特在此说明:所述第一导电类型可以为N型,那么,所述第二导电类型为P型,反之,所述第一导电类型也可以为P型,相应的,所述第二导电类型为N型。在接下来的实施例中,均以所述第一导电类型为P型及所述第二导电类型为N型为例进行描述,但并不对此进行限定。
请参照附图3及附图4,执行步骤S01:提供第一导电类型的衬底1,在所述衬底1上方生长外延层;具体的,所述衬底1作为所述晶体管的载体,主要起到支撑的作用。在本实施方式中,所述衬底1的为材质为硅衬底1,硅为最常见、低廉且性能稳定的半导体材料。在本实施方式中,所述衬底1为P型轻掺杂,其掺杂离子为硼离子,在其他实施方式中,还可以为铟或镓离子,在其他实施方式中,所述衬底1还可为N型轻掺杂,其掺杂离子可以是磷、砷或锑等其他五价离子。所述外延层2的厚度与浓度与器件的耐压密切相关,通常电阻率在5-50ohm.cm,厚度在5-10um之间。优选的,所述外延层2通过工艺较为简单的同质外延形成,即所述外延层2的材料与所述衬底1的材料相同,当衬底1的材料为硅时,所述外延层2的材料也为硅。在其他实施方式中,所述外延层2还可通过异质外延形成。所述外延层2可以采用外延生长法形成在所述衬底1的第一表面上,且所述外延层2的掺杂类型与所述衬底1的掺杂类型相反,在本实施方式中,所述衬底1为P型掺杂,则所述外延层2为N型掺杂,在其他实施方式中,若所述衬底1为N型掺杂,所述外延层2为P型掺杂。在本实施方式中,所述外延层2的掺杂离子具体为磷离子,在其他实施方式中,所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的,所述外延生长法优选为化学汽相淀积方法(或称气相外延生长法),化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺,是一种比较成熟的晶体管的外延生长法,该方法将硅与掺杂元素喷射于所述衬底1之上,均匀性,重复性好,且台阶覆盖性优良。
请参照附图5及附图6,执行步骤S02:在所述外延层2内形成沟槽a1,所述沟槽a1贯穿所述外延层2与所述衬底1连接,所述沟槽a1在平行于所述衬底1表面的方向上以非直线的形状延伸;具体的,形成所述沟槽a1的过程可以为:在所述外延层2上形成刻蚀阻挡层(图未示),然后在刻蚀阻挡层上形成光刻胶层(图未示),之后采用具有所述沟槽a1图形的掩膜版对所述光刻胶层进行曝光,再进行显影,得到具有所述沟槽a1图形的光刻胶层。以具有所述沟槽a1图形的光刻胶层为掩膜,采用反应离子刻蚀法等刻蚀方法,在刻蚀阻挡层上蚀刻形成所述沟槽a1的图形开口(图未示)。然后以具有所述沟槽a1图形开口的刻蚀阻挡层为掩膜,采用湿法刻蚀或干法刻蚀等方法,去除未被刻蚀阻挡层覆盖的所述外延层2区域,进而在所述外延层2内形成所述沟槽a1。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中,为了保证曝光精度,还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。应当知道的是,所述非直线的形状延伸是指所述沟槽的两侧与所述外延层所形成的接触面为非平面,所述沟槽a1在平行于所述衬底1表面的方向上可以是曲线延伸也可以是折线延伸,甚至可以既包括曲线延伸的部分也可以包括折线延伸的部分,所述沟槽a1的形状可以是规则的,也可以是不规则的。所述沟槽a1在平行于所述衬底1表面的方向上的延伸形状至少具有一个拐角,其拐角的形状可以是圆角拐角、直角拐角或者锐角拐角,在本实施方式中,所述拐角的数量为3个,且所述沟槽a1在平行于所述衬底1表面的方向上的延伸形状的拐角角度优选为直角拐角,采用直角拐角使工艺更加简单易实现,还具有增强电场强度的效应。所述沟槽a1在平行于所述衬底1表面的方向上以非直线的形状延伸时的宽度可以变化也可以不变,为了保证器件的性能,在本实施方式中,所述沟槽a1在延伸时其宽度始终保持不变,所述沟槽a1的宽度优选为3-5um之间。
请参照附图7,执行步骤S03:在所述沟槽a1侧壁上形成侧墙b1;具体的,所述侧墙b1的形成步骤具体包括:在所述外延层2的上表面,和所述沟槽a1的底面及侧壁上淀积一绝缘层;回刻蚀所述绝缘层,形成所述侧墙b1。更具体的,所述绝缘层的厚度(侧墙的宽度)与后续所述基区的宽度一致,所述绝缘层(侧墙)的材质为二氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合,在本实施方式中,所述侧墙b1的宽度在3000A-5000A之间,其材质为氧化硅。需要说明的是,由于所述沟槽a1在平行于所述衬底1表面的方向上以非直线的形状延伸,因此,形成的所述侧墙a1同样沿着所述沟槽a1在平行于所述衬底1表面的方向上以非直线的形状延伸。
请参照附图8,执行步骤S04:在所述沟槽a1内形成第二导电类型的发射区3,具体的,在所述沟槽a1内形成第二导电类型的发射区3的步骤包括:通过外延生长法在所述沟槽a1内填充第二导电类型的多晶硅;做多晶硅的光刻与刻蚀工艺,形成所述发射区3。更具体的,多晶硅填满所述沟槽a1形成所述侧墙后的其他位置,在本实施方式中,所述发射区3的掺杂离子为磷离子,在其他实施方式中,所述发射区3的掺杂离子还可为砷或锑等其他五价离子。更具体的,所述发射区a1通过采用化学汽相淀积方法将硅与掺杂元素喷射于所述衬底1之上形成,其掺杂浓度为5E15-9E15/cm3。为了防止发射区3的形成对所述外延层2的上表面造成影响,在形成所述侧墙b1之后在形成发射区3的步骤前,还可以在所述第二导电类型的外延层2的上表面形成阻挡层(图未示)。所述阻挡层的形成步骤具体为:首先在所述外延层2的上表面和所述侧墙b1远离所述外延层2的一侧及所述沟槽a1的底面上淀积一层绝缘材料,通过干法或湿法刻蚀工艺去掉所述侧墙b1远离所述外延层2的侧面及所述沟槽2的底面上的绝缘材料,保留所述外延层2上表面的绝缘材料,进而形成所述阻挡层。所述阻挡层的材料同样可以为氧化硅、氮化硅、氧化铝以及氮氧化硅等其中一种或任意多种的组合,所述侧墙与所述阻挡层的材质可相同也可不同。可以理解,通过所述发射区3采用外延的方式形成,相对于离子注入的方式,可使所述发射区3的离子浓度及厚度更加精确的控制,进一步保障了本实用新型提出的晶体管的良好性能。需要说明的是,由于所述沟槽a1在平行于所述衬底1表面的方向上以非直线的形状延伸,因此,形成的所述发射区3同样沿着所述沟槽a1在平行于所述衬底1表面的方向上以非直线的形状延伸。
请参照附图9,执行步骤S05:除去所述侧墙,形成基区沟槽a2,所述基区沟槽a2在平行于所述衬底1表面的方向上以非直线的形状延伸;具体的,通过刻蚀的方式去除所述侧墙b1,在去除所述侧墙b1的同时去除所述阻挡层,需要说明的是,所述阻挡层可以与侧墙b1同时去除,也可以先后分别去除。更具体的,所述刻蚀的方式为湿法刻蚀,湿法刻蚀相对于干法适应性强,表面均匀性好、对硅片损伤少且工艺更为简单。
请参照附图10及附图11,执行步骤S06:在所述基区沟槽a2内形成第一导电类型的基区;同样的,所述基区4沿着基区沟槽a2在平行于所述衬底表面的方向上以非直线的形状延伸,同样的,所述基区4通过外延生长法在所述基区沟槽a2内形成,形成所述基区沟槽a2的工艺与形成所述沟槽a1的工艺基本类似,在此不在一一赘述。具体的,在本实施方式中,所述基区4的宽度为0.3-0.5um,在本实施方式中,所述第一导电类型为P型,所述基区4的掺杂离子为磷离子,在其他实施方式中,所述基区4的掺杂离子还可为砷或锑等其他五价离子,所述基区4的掺杂浓度为2E13-5E13/cm3。可以理解,通过在所述外延层2上形成曲折的沟槽a1,进而增大了所述基区4与所述发射区3的接触面积,进而可以在不增加器件面积的前提下,增加器件的饱和集电极电流,大大增加了器件的放大系数。通过所述侧墙b1来定义所述基区4的宽度以及通过外延的方式来形成所述基区4,使所述基区4的宽度及掺杂浓度都得到精确的控制,进一步保证了所述晶体管具有稳定的电流放大系数,另外,本实用新型中,所述基区4采用纵向设置的方式,避免了基区4以及发射区3的接触面受到离子注入、高温退火等工艺的影响。
进一步的,在所述基区沟槽a2内形成第一导电类型的基区4的步骤之后,所述方法还包括:做所述发射区3的快速热退火工艺,其中,退火温度为900-950°之间,退火时间为15-30s之间,以形成所述发射区3与所述基区4的良好界面态。
请参照附图12,进一步的,在形成所述基区4之后,所述方法还包括:在所述外延层2远离所述基区4一侧的区域内通过第一注入形成第二导电类型集电极接触区51,所述集电极接触区51与所述基区4之间的外延层2区域为集电区52;所述集电极接触区51的掺杂浓度高于所述集电区52;所述集电区52为轻掺杂,由于后续的电极与轻掺杂的集电区52的接触不够良好,因此这里改用重掺杂的集电极接触区51是为了提高接触性能;具体的,所述集电极接触区51贯穿所述外延层2且一端与所述衬底1的第一表面相接触。更具体的,所述第一注入的离子为磷离子,注入浓度在8E15-1E16/cm3之间。所述集电区52电连接于所述基区4和集电极接触区51之间,所述晶体管的击穿电压与其掺杂浓度相关联。
请参照附图13,进一步的,所述晶体管的制作方法还包括:在所述外延层2及所述上方生长介质层6及在所述介质层6上形成集电极71、基极72及发射极73;并将所述集电极71通过所述介质层6与所述集电极接触区51电连接,将所述基极72通过所述介质层6与所述基区4电连接;及将所述发射极73贯穿所述介质层6与所述发射区电连接。具体的,所述介质层6覆盖于所述基区4、发射区3、集电区52、集电极接触区51的上表面且所述介质层6形成有集电极接触孔、基极接触孔及发射极接触孔;所述集电极71贯穿所述集电极接触孔与集电极接触区51电连接,所述基极72贯穿所述基极接触孔与基区4电连接,所述发射极73贯穿所述发射极接触孔与所述发射区电连接。在本实用新型的一些实施方式中,所述介质层6的材质为二氧化硅等材料,形成所述介质层6的目的为对各个器件层之间进行隔离,所述集电极接触孔、基极接触孔及发射极接触孔分别位于所述集电极接触区51、基区4及发射区的上方,通过光刻及刻蚀等传统工艺形成。
进一步的,为了获得一个平整的表面,在所述外延层2上方生长介质层6及在所述介质层6上形成集电极71、基极72及发射极73的步骤之前,还需要对所述外延层2的上表面进行平坦化操作。平坦化操作具体采用的是化学机械研磨的方式,所述化学机械研磨是本领域技术人员的惯用手段,在此不再赘述。
需要说明的是,根据本方法所形成的所述晶体管可以是单边结构也可以是双边结构,也就是说,所述基区4、集电区52、集电极接触区51、集电极71、基极72、集电极接触孔及基极接触孔可以只形成于所述发射区3的一侧,也可以对称形成于所述发射区3相对的两侧,即所述基区4、集电区52、集电极接触区51、集电极71、基极72、集电极71接触孔或基极接触孔可以分别形成有位于所述发射区3一侧的第一部分以及形成于所述发射区3另一侧的第二部分,在本实施方式中,所述晶体管为双边结构。
请再次参阅图2,一种晶体管,基于上述的制作方法制成,包括:
第一导电类型的衬底1;第二导电类型的外延层2,生长在所述衬底1上方;第二导电类型的发射区3,所述发射区3贯穿所述外延层2与所述衬底1连接,所述发射区3在平行于所述衬底1表面的方向上以非直线的形状延伸;及第一导电类型的基区4,所述基区4贯穿所述外延层2与所述衬底1连接,且所述基区4位于所述发射区3的一侧并沿着所述发射区3在平行于所述衬底1表面的方向上以非直线的形状延伸。
可以理解,通过形成相互接触且均在平行于所述衬底1表面的方向上以非直线的形状延伸的发射区3和基区4,进而增加基区4与发射区3的接触面积,进而可以在不增加器件面积及工艺成本的前提下,增加器件的饱和集电极电流,大大增加了器件的放大系数。
进一步的,所述衬底1作为所述晶体管的载体,主要起到支撑的作用。在本实施方式中,所述衬底1的为材质为硅衬底1,硅为最常见、低廉且性能稳定的半导体材料。在本实施方式中,所述衬底1为P型轻掺杂,其掺杂离子为硼离子,在其他实施方式中,还可以为铟或镓离子,在其他实施方式中,所述衬底1还可为N型轻掺杂,其掺杂离子可以是磷、砷或锑等其他五价离子。
进一步的,所述外延层2的厚度与浓度与器件的耐压密切相关,通常电阻率在5-50ohm.cm,厚度在5-10um之间。优选的,所述外延层2通过工艺较为简单的同质外延形成,即所述外延层2的材料与所述衬底1的材料相同,当衬底1的材料为硅时,所述外延层2的材料也为硅。在其他实施方式中,所述外延层2还可通过异质外延形成。所述外延层2可以采用外延生长法形成在所述衬底1的第一表面上,且所述外延层2的掺杂类型与所述衬底1的掺杂类型相反,在本实施方式中,所述衬底1为P型掺杂,则所述外延层2为N型掺杂,在其他实施方式中,若所述衬底1为N型掺杂,所述外延层2为P型掺杂。在本实施方式中,所述外延层2的掺杂离子具体为磷离子,在其他实施方式中,所述外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的,所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等,优选为化学汽相淀积方法(或称气相外延生长法),化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺,是一种比较成熟的晶体管的外延生长法,该方法将硅与掺杂元素喷射于所述衬底1之上,均匀性,重复性好,且台阶覆盖性优良。
进一步的,所述发射区3的材质为多晶硅,其掺杂离子为磷离子,在其他实施方式中,所述发射区3的掺杂离子还可为砷或锑等其他五价离子。更具体的,所述发射区3通过采用化学汽相淀积方法将硅与掺杂元素喷射于所述衬底1之上形成,其掺杂浓度为5E15-9E15/cm3。可以理解,通过所述发射区3采用外延的方式形成,相对于离子注入的方式,可使所述发射区3的离子浓度及厚度更加精确的控制,进一步保障了本实用新型提出的晶体管的良好性能。
进一步的,所述基区4的宽度为0.3-0.5um,其通过外延成长法形成,在本实施方式中,所述第一导电类型为P型,所述基区4的掺杂离子为磷离子,在其他实施方式中,所述基区4的掺杂离子还可为砷或锑等其他五价离子,所述基区4的掺杂浓度为2E13-5E13/cm3。可以理解,通过在所述外延层2上分别形成曲折的基区4及与基区相连接的发射区3,增大了所述基区4与所述发射区3的接触面积,进而可以在不增加器件面积和制作工艺的前提下,增加器件的饱和集电极电流,大大增加了器件的放大系数。通过外延的方式来形成所述基区4,使所述基区4的宽度及掺杂浓度都得到精确的控制,进一步保证了所述晶体管具有稳定的电流放大系数,另外,本实用新型中,基区4采用纵向设置的方式,避免了基区4以及发射区的接触面受到离子注入、高温退火等工艺的影响。
进一步的,所述晶体管还包括集电极接触区51及集电区52,所述集电区51位于所述基区4远离所述发射3区的一侧,所述集电极接触区51位于所述集电区52远离所述基区4的一侧。所述集电极接触区51的掺杂浓度高于所述集电区52;所述集电区52为轻掺杂,由于后续的电极与轻掺杂的集电区52的接触不够良好,因此这里改用重掺杂的集电极接触区51是为了提高接触性能;具体的,所述集电极接触区51贯穿所述外延层2且一端与所述衬底1的第一表面相接触。更具体的,所述第一注入的离子为磷离子,注入浓度在8E15-1E16/cm3之间。所述集电区52电连接于所述基区4和集电极接触区51之间,所述晶体管的击穿电压与其掺杂浓度相关联。
进一步的,所述晶体管还包括:生长在所述外延层2上的介质层6及生长在所述介质层6上的集电极71、基极72及发射极73,所述集电极71通过所述介质层6与所述集电极接触区51电连接,将所述基极72通过所述介质层6与所述基区4电连接;及将所述发射极73贯穿所述介质层6与所述发射区电连接。具体的,所述介质层6覆盖于所述基区4、发射区3、集电区52、集电极接触区51的上表面且所述介质层6形成有集电极接触孔、基极接触孔及发射极接触孔;所述集电极71贯穿所述集电极接触孔与集电极接触区51电连接,所述基极72贯穿所述基极接触孔与基区4电连接,所述发射极73贯穿所述发射极接触孔与所述发射区电连接。在本实用新型的一些实施方式中,所述介质层6可以为二氧化硅等材料,形成所述介质层6的目的为对各个器件层之间进行隔离,所述集电极接触孔、基极接触孔及发射极接触孔分别位于所述集电极接触区51、基区4及发射区的上方,通过光刻及刻蚀等传统工艺形成。
需要说明的是,根据本方法所形成的所述晶体管可以是单边结构也可以是双边结构,也就是说,所述基区4、集电区52、集电极接触区51、集电极71、基极72、集电极接触孔及基极接触孔可以只形成于所述发射区3的一侧,也可以对称形成于所述发射区3相对的两侧,即所述基区4、集电区52、集电极接触区51、集电极71、基极72、集电极71接触孔或基极接触孔可以分别形成有位于所述发射区3一侧的第一部分以及形成于所述发射区3另一侧的第二部分,在本实施方式中,所述晶体管为双边结构。
Claims (8)
1.一种晶体管,其特征在于,所述晶体管包括:
第一导电类型的衬底;
第二导电类型的外延层,生长在所述衬底上方;
第二导电类型的发射区,所述发射区贯穿所述外延层与所述衬底连接,所述发射区在平行于所述衬底表面的方向上以非直线的形状延伸;及
第一导电类型的基区,所述基区贯穿所述外延层与所述衬底连接,且所述基区位于所述发射区的一侧并沿着所述发射区在平行于所述衬底表面的方向上以非直线的形状延伸。
2.根据权利要求1所述的晶体管,其特征在于,所述晶体管还包括集电区及集电极接触区,所述集电区位于所述基区远离所述发射区的一侧,所述集电极接触区位于所述集电区远离所述基区的一侧。
3.根据权利要求2所述的晶体管,其特征在于,所述晶体管还包括生长在所述外延层上方的介质层以及形成于所述介质层上的集电极、基极及发射极,所述集电极贯穿所述介质层与所述集电极接触区电连接,所述基极贯穿所述介质层与所述基区电连接;所述发射极贯穿所述介质层与所述发射极电连接。
4.根据权利要求1所述的晶体管,其特征在于,所述外延层及所述衬底的材质为硅,其中,所述外延层的电阻率在5-50ohm.cm之间,厚度在5-10um之间。
5.根据权利要求3所述的晶体管,其特征在于,所述介质层上形成有集电极接触孔、基极接触孔及发射极接触孔;所述集电极贯穿所述集电极接触孔与集电极接触区电连接,所述基极贯穿所述基极接触孔与基区电连接,所述发射极贯穿所述发射极接触孔与所述发射区电连接。
6.根据权利要求1所述的晶体管,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型。
7.根据权利要求1所述的晶体管,其特征在于,所述基区的宽度在0.3-0.5um之间。
8.根据权利要求5所述的晶体管,其特征在于,所述介质层的材质为二氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821312696.1U CN208904023U (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821312696.1U CN208904023U (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208904023U true CN208904023U (zh) | 2019-05-24 |
Family
ID=66569279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821312696.1U Active CN208904023U (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208904023U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037314A (zh) * | 2018-08-15 | 2018-12-18 | 深圳市金誉半导体有限公司 | 一种晶体管及其制作方法 |
-
2018
- 2018-08-15 CN CN201821312696.1U patent/CN208904023U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037314A (zh) * | 2018-08-15 | 2018-12-18 | 深圳市金誉半导体有限公司 | 一种晶体管及其制作方法 |
CN109037314B (zh) * | 2018-08-15 | 2023-07-04 | 深圳市金誉半导体有限公司 | 一种晶体管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8558282B1 (en) | Germanium lateral bipolar junction transistor | |
CN103956323A (zh) | 半导体器件及其形成方法、非瞬时计算机可读存储介质 | |
CN109461767A (zh) | 一种超结结构及其制作方法 | |
CN208904023U (zh) | 一种晶体管 | |
CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
CN109103179B (zh) | 一种功率器件保护芯片及其制作方法 | |
EP0036499B1 (en) | A polysilicon-base self-aligned bipolar transistor process | |
CN106876471B (zh) | 双槽umosfet器件 | |
CN109300982A (zh) | 高频三极管及其制作方法 | |
CN109037314A (zh) | 一种晶体管及其制作方法 | |
CN103928346B (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 | |
CN108987389B (zh) | 一种电流保护芯片及其制作方法 | |
CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
CN109065634B (zh) | 一种电流保护芯片及其制作方法 | |
CN109860056A (zh) | 一种vdmos器件及其制作方法 | |
CN109103097A (zh) | 一种晶体管以及制作方法 | |
CN109411347A (zh) | 三极管及其制作方法 | |
CN109148292A (zh) | 一种瞬态电压抑制器及其制作方法 | |
CN109119469B (zh) | 一种晶体管及其制作方法 | |
CN109004019B (zh) | 功率器件及其制造方法 | |
CN109103096A (zh) | 一种晶体管的制作方法 | |
CN109360854A (zh) | 一种功率器件终端结构及其制作方法 | |
CN109860274A (zh) | 一种vdmos器件及其制作方法 | |
CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 518000 Guangdong Province, Shenzhen New District of Longhua City, Dalang Street Lang Kou community Hua Chang Lu Hua Chang Industrial Zone second 1-3 Patentee after: Shenzhen Jinyu Semiconductor Co., Ltd. Address before: 518000 Guangdong Province, Shenzhen New District of Longhua City, Dalang Street Lang Kou community Hua Chang Lu Hua Chang Industrial Zone second 1-3 Patentee before: Shenzhen Jinyu Semiconductor Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder |