CN103187292B - 一种制造沟槽型半导体功率器件的方法 - Google Patents
一种制造沟槽型半导体功率器件的方法 Download PDFInfo
- Publication number
- CN103187292B CN103187292B CN201110458303.4A CN201110458303A CN103187292B CN 103187292 B CN103187292 B CN 103187292B CN 201110458303 A CN201110458303 A CN 201110458303A CN 103187292 B CN103187292 B CN 103187292B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- trench
- oxide layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种制造沟槽型半导体功率器件的方法，其包括以下步骤：首先，利用沟槽掩模对衬底上的外延层注入P型和N型掺杂剂，分别形成P型基区和N型源区，并进行侵蚀而形成多个栅极沟槽；然后，在外延层表面上形成层间介质，利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行填充，形成沟槽金属插塞；最后，利用金属掩模进行金属侵蚀，形成金属垫层和连线。本发明的制备方法可省略了基区掩模和源区掩模的制备工序，使半导体器件的制造成本得到了较大的降低；同时，本发明所述的制备方法不会影响器件原有的电气特性，从而增加了器件的性能价格比。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体的说，涉及一种制造沟槽型半导体功率器件的方法。
背景技术
功率MOSFET具有低正向压降、高转换速度、容易栅控制等特点，在低中压电力电子应用中成为一种重要的半导体器件。而沟槽式(Trench)功率MOSFET由于其导电沟道在纵的方向上，所以与普通横向的MOSFET相比，在相同面积下，具有更低的导通电阻。
在现有的沟槽型功率MOSFET的设计和制造领域中，MOSFET的基区和源区是各自都需要基区掩模和源区掩模步骤引入的，而有些之前提出的,如公开了的美国专利文献US07799642,US20090085074,US20110233666,US20110233667等,试图省略基区或源区掩模步骤的制造方法，其步骤较为复杂，不易生成，而且制造出的半导体器件的终端结构不好，以至器件的击穿电压和可靠性也相对较差。
发明内容
本发明克服了现有技术中的缺点，提供了一种制造沟槽型半导体功率器件的方法，其省略了基区或源区掩模步骤，降低了沟槽型功率器件的制造成本，而且不影响沟槽型功率MOSFET的电气性能,质量和可靠性,进而提高了沟槽型功率器件的性价比。
本发明可用于制备12V至1200V的沟槽半导体功率器件。
为了解决上述技术问题，本发明是通过以下技术方案实现的：
一种制造沟槽型半导体功率器件的方法，包括以下步骤：
(1)利用沟槽掩模对衬底上的外延层注入P型和N型掺杂剂，分别形成P型基区和N型源区，并进行侵蚀而形成多个栅极沟槽；
(2)在外延层表面上形成层间介质，利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行填充，形成沟槽金属插塞；
(3)利用金属掩模进行金属侵蚀，形成金属垫层和连线。
进一步，所述步骤(1)包括以下步骤：
a、在外延层的上面形成氧化层，在氧化层上积淀光刻涂层，再通过沟槽掩模暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层,形成在氧化层上多个沟槽掩模开孔，沟槽掩模开孔宽度不一样，然后清除掉光刻涂层；
b、对表面注入P型掺杂剂，有原氧化层覆盖的部分没有被注入，没有原氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，并通过一次高温扩散作业将P型掺杂剂推进扩散到外延层形成P型基区；
c、对表面注入N型掺杂剂，没有原氧化层覆盖的部分，N型掺杂剂会注入到外延层表面上形成N型区，再沉淀一层氧化层，对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔上的外延层；
d、通过刻蚀形成沟槽，该沟槽穿过N型区和P型基区延伸至外延层中，对沟槽进行牺牲性氧化，牺牲性氧化作业将P型掺杂剂推进扩散到外延层中，将N型掺杂剂推进到P型基区中形成N型源区，然后清除掉所有氧化层；
e、在沟槽暴露着的侧壁和底部，以及外延层的表面形成栅极氧化层，再在沟槽中沉积N型高掺杂剂的多晶硅，以填充沟槽并覆盖顶面；
f、对在外延层表面上的多晶硅层进行平面腐蚀处理或化学机械抛光。
进一步，在步骤a中，在清除掉光刻涂层后，在暴露出的外延层表面形成一层新氧化层。
进一步，在步骤c中，对表面注入N型掺杂剂，再沉淀一层氧化层并把在氧化层中的至少一个沟槽掩模开孔封上，对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔上的外延层。
进一步，在步骤d中，注入在开孔侧壁的氧化层下并位于外延层表面上的N型掺杂剂未被刻蚀沟槽时挖掉。
本发明的另一种变型：所述步骤(1)包括以下步骤：
a、在外延层的表面形成氧化层，在氧化层上积淀光刻涂层，再通过沟槽掩模形成图案暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成在氧化层上的多个沟槽掩模开孔，沟槽掩模开孔宽度不一样，然后清除掉光刻涂层；
b、向外延层注入P型掺杂剂，有原氧化层覆盖的部分没有被注入，没有原氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，并通过一次高温扩散作业，P型掺杂剂被推进扩散到外延层中形成P型基区，再在表面沉淀一层氧化层把在氧化层中的至少一个沟槽掩模开孔封上；
c、向外延层注入N型掺杂剂，有原氧化层覆盖的部分没有被注入，没有原氧化层覆盖的部分，N型掺杂剂会注入到外延层表面上，在外延层表面上形成N型区，通过二次高温扩散作业，使N型区推进扩散到P型基区中形成N型源区，再对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔处的外延层；
d、通过蚀刻形成沟槽，该沟槽穿过N型源区和P型基区延伸至N型外延层中，在形成沟槽后，对沟槽进行牺牲性氧化，P型基区和N型源区被进一步推进扩散到外延层内，然后清除掉所有氧化层；
e、通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的表面形成栅极氧化层，在沟槽中沉积一层N型高掺杂剂的多晶硅层，以填充沟槽并覆盖顶面。
f、对多晶硅层进行平面腐蚀处理或化学机械抛光。
进一步，在步骤a中，清除掉光刻涂层后，在表面形成一层新氧化层。
进一步，所述一次高温扩散作业温度为950至1200℃，时间为10分钟至1000分钟，所述二次高温扩散作业温度为950至1200℃，时间为10分钟至100分钟。
进一步，所述步骤(2)包括以下步骤：
a、生成一层氧化层，再沉积无掺杂二氧化硅层，然后沉积硼磷玻璃形成层间介质；
b、通过接触孔掩模，对层间介质进行浸蚀以形成接触沟槽，通过接触孔掩模，对含有掺杂剂的外延层进行侵蚀，使接触沟槽进一步穿过N型源区进入到P型基区,之后对接触孔沟槽注入P型高掺杂剂以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区；
c、在沟槽侧壁和底部依次沉积一层钛和一层氮化钛层，再对接触沟槽进行钨填充以形成沟槽插塞。
进一步，所述步骤(3)包括：在该器件的上表面沉积一层铝铜合金，然后通过金属掩模进行金属浸蚀，形成金属垫层和连线。
与现有技术相比，本发明的有益效果是：
本发明的制备方法可省略了基区掩模和源区掩模的制备工序，使半导体器件的制造成本得到了较大的降低；同时，本发明所述的制备方法不会影响器件原有的电气特性，从而增加了器件的性能价格比。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1是本发明实施例1的暴露氧化层示意图；
图2是本发明实施例1清除掉光刻涂层后的示意图；
图3是本发明实施例1的注入P型掺杂剂示意图；
图4是本发明实施例1的P型基区示意图；
图5是本发明实施例1的注入N型掺杂剂示意图；
图6是本发明实施例1的沉淀二氧化硅示意图；
图7是本发明实施例1的N型区示意图；
图8是本发明实施例1的沟槽示意图；
图9是本发明实施例1的对沟槽进行牺牲性氧化处理示意图；
图10是本发明实施例1的栅极氧化层示意图；
图11是本发明实施例1的沉积高掺杂的多晶硅示意图；
图12是本发明实施例1的平面处理示意图；
图13是本发明实施例1的层间介质示意图；
图14是本发明实施例1的接触孔沟槽示意图；
图15是本发明实施例1的金属插塞示意图；
图16是本发明实施例1的铜铝合金层示意图；
图17是本发明实施例2的暴露外延层示意图；
图18是本发明实施例2的氧化层示意图；
图19是本发明实施例2的注入P型掺杂剂示意图；
图20是本发明实施例2的P型基区示意图；
图21是本发明实施例2的沉淀二氧化硅示意图；
图22是本发明实施例2的注入N型掺杂剂示意图；
图23是本发明实施例2的二次退火作业示意图；
图24是本发明实施例2的氧化层干蚀后示意图；
图25是本发明实施例2的沟槽示意图；
图26是本发明实施例2的对沟槽进行牺牲性氧化处理示意图；
图27是本发明实施例2的栅极氧化层和多晶硅层示意图；
图28是本发明实施例2的对多晶硅层进行化学机械抛光示意图；
图29是本发明实施例2的层间介质示意图；
图30是本发明实施例2的接触孔沟槽示意图；
图31是本发明实施例2的金属插塞示意图；
图32是本发明实施例2的铜铝合金层示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种制造沟槽型半导体功率器件的方法，包括以下步骤：首先，利用沟槽掩模对衬底上的外延层注入P型和N型掺杂剂，分别形成P型基区和N型源区，并进行侵蚀而形成多个栅极沟槽；然后，在外延层表面上形成层间介质，利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行填充，形成沟槽金属插塞；最后，利用金属掩模进行金属侵蚀，形成金属垫层和连线。
实施例1：
如图1所示，N型外延层生长在衬底的上方，首先在外延层的上面采用积淀或热生长方式形成氧化层(厚度为0.3μm至1.5μm的氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层的一些部分，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成开孔。
如图2所示，清除掉光刻涂层，然后热生长方式形成一层薄的氧化层(padoxide)。
如图3所示，对硅片表面注入P型掺杂剂(剂量为8e12/cm3至2e14/cm3)，有原氧化层覆盖的部分没有被注入，没有原氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，P型掺杂剂可采用B11(硼boron)。
如图4所示，注入的P型掺杂剂通过一次高温扩散作业(时间为10分钟至1000分钟，温度为950℃至1200℃)被推进扩散到外延层中形成P型基区。这步骤所形成的P型基区深度(深度为0.5μm至4.0μm)并非最终深度，因为这步骤之后还有其它高温作业，所以，这步骤所形成的基区深度要适当调整。
如图5所示，对硅片表面注入N型掺杂剂(剂量为1e15/cm3至2e16/cm3)，N型掺杂剂可采用砷或磷。
如图6所示，用LPCVD方法沉淀一层二氧化硅(厚度为0.05μm至0.3μm)。
如图7所示，对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔上的外延层。
如图8所示，通过刻蚀形成沟槽，该沟槽(深度为1.0μm至7.0μm，宽度为0.2μm至2.0μm)穿过N型区和P型基区延伸至外延层。
如图9所示，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，牺牲性氧化作业将P型掺杂物进一步推进扩散到外延层，将N型掺杂物推进到P型基区中形成N型源区，然后清除掉所有氧化层。
如图10所示，并通过热生长的方式，在沟槽暴露着的侧壁和底部，以及外延层的上表面形成一层薄的栅极氧化层(厚度为0.02μm至0.12μm)。
如图11所示，在沟槽中沉积N型高掺杂剂的多晶硅，多晶硅掺杂浓度为RS＝5Ω/sq至100Ω/sq(方阻)，以填充沟槽并覆盖顶面。
如图12所示，接着对在外延层表面上的多晶硅层进行平面腐蚀处理或化学机械抛光。
如图13所示，在外延层最表面上先沉积无掺杂二氧化硅层(厚度为0.1μm至0.5μm)，然后沉积硼磷玻璃(厚度为0.1μm至0.8μm)形成层间介质。
如图14所示，通过接触孔掩模，对层间介质外和延层进行浸蚀，使接触沟槽(深度为0.4μm至1.0μm，宽度为0.2μm至1.0μm)穿过N型源区进入到P型基区，之后对接触孔沟槽注入P型高掺杂剂，浓度为1014至5×1015/cm3，以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图15所示，在接触孔沟槽侧壁、底部以及层间介质表面上依次沉积一层钛和一层氮化钛层，再对接触孔沟槽进行钨填充以形成沟槽金属插塞。
如图16所示，在该器件的上表面沉积一层铝铜合金(厚度为0.8μm至10μm)，然后通过金属掩模进行金属浸蚀，形成金属垫层和连线。
实施例2：
如图17所示，外延层置于衬底的上方，首先在外延层的上面采用积淀或热生长方式形成氧化层(氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层,形成在氧化层上多个沟槽掩模开孔,沟槽掩模开孔不是全都一样大小，多个沟槽掩模开孔宽度范围包括0.2μm至2.0μm。
如图18所示，清除掉光刻涂层，用热生长方式形成一层薄的氧化层(padoxide，厚度为0.01μm至0.05μm)。
如图19所示，然后向外延层注入P型掺杂剂(硼boron)(剂量为8e12/cm3至2e14/cm3)。
如图20所示，通过一次高温扩散作业，温度为950～1200℃，时间为10分钟至1000分钟，P型掺杂剂被推进扩散到外延层内中形成P型基区(深度为0.5μm至4μm)。
如图21所示，用LPCVD方法沉淀一层二氧化硅(厚度为0.05μm至0.3μm),把在氧化层中的沟槽掩模开孔宽度范围由0.2μm至0.6μm的开孔封上，封上的开孔宽度可以是0.2μm,或0.3μm或0.4μm或0.5μm或0.6μm不等,视制备方法而定，这步骤的好处是使有些沟槽掩模的开孔有被P型掺杂剂注入但没有N型掺杂剂注入,也没有被开出沟槽，器件的终端结构更好，因而器件的击穿电压更高和更稳定。
如图22所示，向外延层注入N型掺杂剂(砷或磷)(剂量为1e15/cm3至2e16/cm3)，在外延层上形成N型区。
如图23所示，通过二次高温扩散作业，温度为950至1200℃，时间为10分钟至100分钟，使N型掺杂剂被推进扩散到P型基区中形成N型源区(N型源区深度为0.05μm至0.6μm，P型基区深度为0.5μm至4.0μm)。
如图24所示，对氧化层进行干蚀，清除开孔上的一层薄的氧化层，暴露出开孔上的外延层。
如图25所示，通过蚀刻形成沟槽(深度为1.0μm至7.0μm，宽度为0.2μm至2.0μm)，该沟槽穿过N源型区和P型基区延伸至外延层中。
如图26所示，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，P型基区和N型源区被推进扩散到外延层更深处(N型源区深度为0.3μm至0.8μm，P型基区深度为1.0μm至4.5μm)，然后清除掉所有氧化层。
如图27所示，并通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层(厚度为0.02μm至0.12μm)。在沟槽中沉积一层已掺杂的高掺杂剂多晶硅，浓度为RS＝5Ω/sq至100Ω/sq(方阻)，以填充沟槽并覆盖顶面。
如图28所示，接着对多晶硅层进行平面腐蚀处理或化学机械抛光。
如图29所示，在外延层最表面上先生成一层薄的氧化层，再沉积无掺杂二氧化硅层(厚度为0.1μm至0.5μm)，然后沉积硼磷玻璃(厚度为0.1μm至0.8μm)形成层间介质。
如图30所示，通过接触孔掩模，对层间介质进行浸蚀以形成接触沟槽，通过接触孔掩模，对含有掺杂剂的外延层进行侵蚀，使接触沟槽(深度为0.4μm至1.0μm，宽度为0.2μm至0.8μm)穿过N型源区进入到P型基区,之后对接触孔沟槽注入P型高掺杂剂，浓度为1014至5×1015/cm3,以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图31所示，并在沟槽侧壁和底部依次沉积一层钛和一层氮化钛层，再对接触沟槽进行钨填充以形成沟槽插塞。
如图32所示，在该器件的上面沉积一层铝铜合金(厚度为0.8μm为10μm)，然后通过金属掩模进行金属浸蚀，形成金属垫层和连线。
实施例3：
本实施例的技术方案与实施例1大致相同，其区别仅在于：
在上述实施例1中图6，沉淀一层氧化层并把在氧化层中的沟槽掩模开孔宽度范围由0.2μm至0.6μm的开孔封上，封上的开孔宽度可以是0.2μm，或0.3μm或0.4μm或0.5μm或0.6μm不等，视制备方法而定，这步骤的好处是使有些沟槽掩模的开孔有被P型和N型掺杂剂注入但没有被开出沟槽，器件的终端结构更好，因而器件的击穿电压更高和更稳定，然后对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔上的外延层；之后刻蚀沟槽,这时只有那些未被沉淀的氧化层封上的开孔才被开出沟槽，该沟槽(深度为1.0μm至7.0μm，宽度为0.2μm至2.0μm)穿过N型区和P型基区延伸至外延层，其他步骤和实施例1相同。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造沟槽半导体功率器件(例如，沟槽绝缘栅双极晶体管(TrenchIGBT)或沟槽二极管、沟槽有特基二极管)，本发明可用于制备12V至1200V的沟槽半导体功率器件,本发明的实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种制造沟槽型半导体功率器件的方法，其特征在于，包括以下步骤,并依次如下：
(1)利用沟槽掩模对衬底上的外延层先注入P型掺杂剂，形成P型基区,然后注入N型掺杂剂和进行侵蚀，形成N型源区和多个栅极沟槽；
(2)在外延层表面上形成层间介质，利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行填充，形成沟槽金属插塞；
(3)利用金属掩模进行金属侵蚀，形成金属垫层和连线。
2.根据权利要求1所述的制造沟槽型半导体功率器件的方法，其特征在于，所述步骤(1)包括以下步骤：
a、在外延层的上面形成氧化层，在氧化层上积淀光刻涂层，再通过沟槽掩模暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层,形成在氧化层上多个沟槽掩模开孔，沟槽掩模开孔宽度不一样，然后清除掉光刻涂层；
b、对表面注入P型掺杂剂，有氧化层覆盖的部分没有被注入，没有氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，并通过一次高温扩散作业将P型掺杂剂推进扩散到外延层形成P型基区；
c、对表面注入N型掺杂剂，没有氧化层覆盖的部分，N型掺杂剂会注入到外延层表面上形成N型区，再沉淀一层氧化层，对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔上的外延层；
d、通过刻蚀形成沟槽，该沟槽穿过N型区和P型基区延伸至外延层中，对沟槽进行牺牲性氧化，二次高温扩散作业将P型掺杂剂推进扩散到外延层中，将N型掺杂剂推进到P型基区中形成N型源区，然后清除掉所有氧化层；
e、在沟槽暴露着的侧壁和底部，以及外延层的表面形成栅极氧化层，再在沟槽中沉积N型高掺杂剂的多晶硅，掺杂浓度令方阻达致RS＝5Ω/sq至100Ω/sq，以填充沟槽并覆盖顶面；
f、对在外延层表面上的多晶硅层进行平面腐蚀处理或化学机械抛光。
3.根据权利要求2所述的制造沟槽型半导体功率器件的方法，其特征在于，在步骤a中，在清除掉光刻涂层后，在暴露出的外延层表面形成一层新氧化层。
4.根据权利要求2所述的制造沟槽型半导体功率器件的方法，其特征在于，在步骤c中，对表面注入N型掺杂剂，再沉淀一层氧化层并把在氧化层中的至少一个沟槽掩模开孔封上，对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔上的外延层。
5.根据权利要求2所述的制造沟槽型半导体功率器件的方法，其特征在于，在步骤d中，注入在开孔侧壁的氧化层下并位于外延层表面上的N型掺杂剂未被刻蚀沟槽时挖掉。
6.根据权利要求1所述的制造沟槽型半导体功率器件的方法，其特征在于，所述步骤(1)包括以下步骤：
a、在外延层的表面形成氧化层，在氧化层上积淀光刻涂层，再通过沟槽掩模形成图案暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成在氧化层上的多个沟槽掩模开孔，沟槽掩模开孔宽度不一样，然后清除掉光刻涂层；
b、向外延层注入P型掺杂剂，有氧化层覆盖的部分没有被注入，没有氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，并通过一次高温扩散作业，P型掺杂剂被推进扩散到外延层中形成P型基区，再在表面沉淀一层氧化层把在氧化层中的至少一个沟槽掩模开孔封上；
c、向外延层注入N型掺杂剂，有氧化层覆盖的部分没有被注入，没有氧化层覆盖的部分，N型掺杂剂会注入到外延层表面上，在外延层表面上形成N型区，通过二次高温扩散作业，使N型区推进扩散到P型基区中形成N型源区，再对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔处的外延层；
d、通过蚀刻形成沟槽，该沟槽穿过N型源区和P型基区延伸至N型外延层中，在形成沟槽后，对沟槽进行牺牲性氧化，P型基区和N型源区被进一步推进扩散到外延层内，然后清除掉所有氧化层；
e、通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的表面形成栅极氧化层，在沟槽中沉积一层N型高掺杂剂的多晶硅层，掺杂浓度令方阻达致RS＝5Ω/sq至100Ω/sq，以填充沟槽并覆盖顶面；
f、对多晶硅层进行平面腐蚀处理或化学机械抛光。
7.根据权利要求6所述的制造沟槽型半导体功率器件的方法，其特征在于，在步骤a中，清除掉光刻涂层后，在表面形成一层新氧化层。
8.根据权利要求2或6所述的制造沟槽型半导体功率器件的方法，其特征在于，所述一次高温扩散作业温度为950至1200℃，时间为10分钟至1000分钟，所述二次高温扩散作业温度为950至1200℃，时间为10分钟至100分钟。
9.根据权利要求1所述的制造沟槽型半导体功率器件的方法，其特征在于，所述步骤(2)包括以下步骤：
a、生成一层氧化层，再沉积无掺杂二氧化硅层，然后沉积硼磷玻璃形成层间介质；
b、通过接触孔掩模，对层间介质进行浸蚀以形成接触沟槽，通过接触孔掩模，对含有掺杂剂的外延层进行侵蚀，使接触沟槽进一步穿过N型源区进入到P型基区,之后对接触孔沟槽注入P型高掺杂剂，浓度为1014至5×1015/cm3,以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区；
c、在沟槽侧壁和底部依次沉积一层钛和一层氮化钛层，再对接触沟槽进行钨填充以形成沟槽插塞。
10.根据权利要求1所述的制造沟槽型半导体功率器件的方法，其特征在于，所述步骤(3)包括：在该器件的上表面沉积一层铝铜合金，然后通过金属掩模进行金属浸蚀，形成金属垫层和连线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110458303.4A CN103187292B (zh) | 2011-12-29 | 2011-12-29 | 一种制造沟槽型半导体功率器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110458303.4A CN103187292B (zh) | 2011-12-29 | 2011-12-29 | 一种制造沟槽型半导体功率器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103187292A CN103187292A (zh) | 2013-07-03 |
| CN103187292B true CN103187292B (zh) | 2016-06-29 |
Family
ID=48678398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110458303.4A Expired - Fee Related CN103187292B (zh) | 2011-12-29 | 2011-12-29 | 一种制造沟槽型半导体功率器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103187292B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887286A (zh) * | 2013-11-29 | 2014-06-25 | 杭州恩能科技有限公司 | 一种具有提高抗浪涌电流能力的半导体装置 |
| CN105118857B (zh) * | 2015-07-20 | 2018-12-25 | 青岛佳恩半导体有限公司 | 一种沟槽型功率mosfet的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777514A (zh) * | 2010-02-03 | 2010-07-14 | 香港商莫斯飞特半导体有限公司 | 一种沟槽型半导体功率器件及其制备方法 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
| CN101901765A (zh) * | 2009-03-17 | 2010-12-01 | 三菱电机株式会社 | 功率半导体装置的制造方法 |
| CN101997030A (zh) * | 2009-08-17 | 2011-03-30 | 力士科技股份有限公司 | 具有浅沟槽结构的沟槽mosfet及其制造方法 |
-
2011
- 2011-12-29 CN CN201110458303.4A patent/CN103187292B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901765A (zh) * | 2009-03-17 | 2010-12-01 | 三菱电机株式会社 | 功率半导体装置的制造方法 |
| CN101997030A (zh) * | 2009-08-17 | 2011-03-30 | 力士科技股份有限公司 | 具有浅沟槽结构的沟槽mosfet及其制造方法 |
| CN101777514A (zh) * | 2010-02-03 | 2010-07-14 | 香港商莫斯飞特半导体有限公司 | 一种沟槽型半导体功率器件及其制备方法 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103187292A (zh) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101777514B (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
| CN101834142B (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| CN102034707A (zh) | 一种igbt的制作方法 | |
| US20230282713A1 (en) | Trench type power device and manufacturing method thereof | |
| CN107887256A (zh) | 形成电子器件的方法 | |
| CN103730494A (zh) | 一种芯片尺寸封装半导体功率器件的结构 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN103187288B (zh) | 一种带有静电保护功能的沟槽半导体功率器件的制备方法 | |
| CN104183639B (zh) | 半导体器件及其制造工艺方法 | |
| CN103632964A (zh) | 一种制备沟槽半导体功率器件的方法 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| CN103187292B (zh) | 一种制造沟槽型半导体功率器件的方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN103839999A (zh) | 一种功率场效应晶体管的结构与制备方法 | |
| CN104425247B (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN103187291B (zh) | 一种制备沟槽半导体功率分立器件的方法 | |
| CN103872095B (zh) | P型ldmos器件的沟槽及工艺方法 | |
| CN103632965A (zh) | 一种制备沟槽栅控功率器件的方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN103187281B (zh) | 一种沟槽半导体功率分立器件的制备方法 | |
| CN103187287B (zh) | 一种沟槽半导体分立器件的制备方法 | |
| CN103219241B (zh) | 一种制备沟槽半导体分立器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160629 Termination date: 20201229 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |