CN107887256A - 形成电子器件的方法 - Google Patents

形成电子器件的方法 Download PDF

Info

Publication number
CN107887256A
CN107887256A CN201710904150.9A CN201710904150A CN107887256A CN 107887256 A CN107887256 A CN 107887256A CN 201710904150 A CN201710904150 A CN 201710904150A CN 107887256 A CN107887256 A CN 107887256A
Authority
CN
China
Prior art keywords
substrate
groove
nitrogen substance
layer
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710904150.9A
Other languages
English (en)
Other versions
CN107887256B (zh
Inventor
P·A·伯克
J·金布尔
G·M·格利瓦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN107887256A publication Critical patent/CN107887256A/zh
Application granted granted Critical
Publication of CN107887256B publication Critical patent/CN107887256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明题为：“形成电子器件的方法”。本发明公开了一种形成电子器件的方法，所述方法可包括提供具有第一部分和第二部分的衬底；将含氮物质引入到所述衬底的所述第二部分中；以及将所述衬底暴露于氧化环境，其中与所述第二部分相比，从所述第一部分生长的氧化物更厚。本发明要解决的问题是在无需复杂方法顺序的情况下获得不同的氧化物厚度。本发明实现的技术效果是在相同氧化循环期间在电子器件的不同部分中实现不同的氧化物厚度。

Description

形成电子器件的方法
技术领域
本公开涉及形成电子器件的方法，其包括将衬底暴露于氧化环境。
背景技术
高功率垂直场效应晶体管和绝缘栅双极晶体管可包括屏蔽电极以有助于晶体管的性能。屏蔽电极可位于上覆盖栅极电极下方并且与其电隔离。在特定器件中，屏蔽电极和栅极电极形成在相同沟槽内，并且绝缘层设置在电极和沟槽的侧壁之间。屏蔽电极和沟槽的侧壁之间的绝缘层比栅极电极和沟槽的侧壁之间的绝缘(栅极介电)层厚。使用复杂的方法顺序来获得不同的厚度，并且此类复杂的方法顺序具有许多步骤，所有这些步骤都会影响器件的成本和总产率。存在对于具有较少步骤和更多方法余量的新方法流程的需要。
发明内容
本发明要解决的问题是在无需复杂方法顺序的情况下获得不同的氧化物厚度。
根据本发明的一个方面，提供了形成电子器件的方法。该方法包括提供具有第一部分和第二部分的衬底；将含氮物质引入衬底的第二部分中；以及将衬底暴露于氧化环境，其中与第二部分相比，从第一部分生长的氧化物更厚。
在一个实施方案中，引入含氮物质包括将含氮物质引入衬底的第一部分中；并且该方法还包括去除衬底的包含含氮物质的第一部分，同时保留衬底的包含含氮物质的第二部分。
在另一个实施方案中，引入含氮物质通过离子注入来进行。
在一个具体实施方案中，以至少1×1015个离子/cm2的剂量进行离子注入；并且当N+为含氮物质时，能量在15keV至100keV的范围内，并且当N2 +为含氮物质时，能量在20keV至200keV的范围内。
在又一个实施方案中，去除第一部分包括蚀刻衬底以加深沟槽。
在另外的实施方案中，该方法还包括在引入含氮物质之后并且在将衬底暴露于氧化环境之前使衬底退火。
在一个具体实施方案中，该方法还包括在将含氮物质引入衬底的第二部分中之前形成注入物掩蔽层，其中注入物掩蔽层在使衬底退火期间被保留；或者沿着衬底的第二部分形成氧化物层，其中在将含氮物质引入衬底的第二部分中之后，并且在退火期间将衬底暴露于至少950℃的温度之前，形成氧化物层在至多900℃的温度下进行。
在另一方面中，提供了形成电子器件的方法。该方法包括使衬底图案化以限定具有侧壁的最初形成的沟槽；沿着侧壁形成氧化物层；用N+或N2 +注入衬底，其中以在7°至30°范围内的倾斜角度以及至少1×1015个离子/cm2的剂量进行注入；在注入衬底后使衬底退火；在注入衬底之后蚀刻衬底以延伸沟槽的深度，以用于将沟槽延伸部限定在最初形成的沟槽下方；以及使用H2O氧化衬底，其中与最初形成的沟槽相比，在沟槽延伸部中生长的氧化物更厚。
在另外的方面中，提供了形成电子器件的方法。该方法包括使衬底图案化以限定具有侧壁的最初形成的沟槽，其中最初形成的沟槽从衬底的主表面延伸；将含氮物质引入衬底中；在注入衬底之后蚀刻衬底以延伸沟槽的深度，以用于将沟槽延伸部限定在最初形成的沟槽下方；将衬底暴露于氧化环境，其中与最初形成的沟槽相比，在沟槽延伸部中生长的氧化物更厚；在沟槽延伸部内形成屏蔽电极；在屏蔽电极上方形成绝缘层；在最初形成的沟槽内并且在绝缘层上方形成栅极电极；以及邻近衬底的主表面形成发射极区或源极区。
在一个实施方案中，该方法还包括在将衬底暴露于氧化环境之后暴露最初形成的沟槽的侧壁的至少一部分；进行热处理以减少邻近侧壁的至少一部分的含氮物质的量；以及在进行热处理之后并且在形成栅极电极之前形成栅极介电层。
本发明实现的技术效果是在相同氧化循环期间在电子器件的不同部分中实现不同的氧化物厚度。
附图说明
在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。
图1包括在使衬底图案化以限定沟槽之后工件的一部分的剖视图的图示。
图2包括在将含氮物质引入沟槽内时图1的工件的剖视图的图示。
图3包括在延伸沟槽之后图2的工件的剖视图的图示。
图4包括在使氧化物层在沟槽内热生长之后图3的工件的剖视图的图示。
图5包括在沟槽内形成导电结构之后图4的工件的剖视图的图示。
图6包括在沟槽内形成绝缘层和导电结构之后图5的工件的剖视图。
图7包括在沟槽内形成栅极构件并且在沟槽之外形成阱区和重掺杂区之后图6的工件的剖视图。
图8包括在形成基本完成电子器件之后图7的工件的剖视图的图示。
技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中的元件中的一些的尺寸可以相对于其他元件放大，以有助于改善对本发明的实施方案的理解。
具体实施方式
提供以下与附图相结合的说明以帮助理解本文所公开的教导内容。以下讨论将着重于该教导内容的具体实现方式和实施方案。提供该着重点以帮助描述所述教导内容，而不应被解释为对所述教导内容的范围或适用性的限制。然而，当然可在本申请中使用其他教导内容。虽然在本文中描述了数值范围以更好地理解具体实施方案，但是在阅读本说明书之后，本领域技术人员将理解，可在不脱离本发明的范围的情况下使用所述数值范围之外的值。
术语“在…上”、“覆盖在上面”和“在…上方”可用于指示两种或更多种元件彼此直接物理接触。然而，“在…上方”也可意指两种或更多种元件彼此不直接接触。例如，“在…上方”可意指一种元件在另一种元件之上，但元件彼此不接触并且可在这两种元件之间具有另一种或多种元件。
术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或此类方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而非排他性的或。例如，条件A或B由以下中的任一者满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。
另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并给出本发明的范围的一般含义。除非另外明确指出，否则此描述应当被理解为复数包括一个或至少一个，而单数也包括复数。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。
词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值至多百分之十(10％)(以及针对半导体掺杂浓度至多百分之二十(20％))的差值为合理差值。
除非另外定义，否则本文所用的所有技术和科学术语具有与本发明所属领域的技术人员通常理解的含义相同的含义。材料、方法和示例仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并可在半导体和电子领域中的教科书和其他来源中找到。
已经开发了一种方法，该方法允许衬底的不同部分在相同氧化循环期间以不同的速率被氧化。形成电子器件的方法可包括提供具有第一部分和第二部分的衬底；将含氮物质引入衬底的第二部分中；以及将衬底暴露于氧化环境，其中与第二部分相比，从第一部分生长的氧化物更厚。在一个实施方案中，该方法可包括去除第一部分，同时保留衬底的包含含氮物质的第二部分。在另一个实施方案中，该方法可用于在沿着沟槽的侧壁的不同部分处形成不同厚度的氧化物层。该方法可用于其中在相同氧化循环期间要形成不同厚度的氧化物层的其他应用中，诸如形成用于浮栅存储器单元的隧道介电层和栅极介电层。
在以下描述中，方法将相对于垂直场效应晶体管结构的形成来描述。该方法可被修改以形成绝缘栅双极晶体管结构。可使用本文所述的概念形成其他晶体管结构和电子部件，诸如包括用于隧穿窗的隧道介电层和用于浮栅存储器单元的晶体管结构的栅极介电层的浮栅存储器单元。该方法可允许差异氧化物生长速率以在单个氧化循环期间形成待生长的不同厚度的氧化物。显然，所描述的实施方案仅仅是示例性的，并且不限制由所附权利要求限定的本发明。
图1包括工件100的一部分的剖视图的图示。工件100包括下面的掺杂区102、具有主表面105的半导体层104、掩模层106以及沟槽122、124和126。下面的掺杂区102可为衬底的一部分，其可为轻掺杂或重掺杂的n型或p型。出于本说明书的目的，重掺杂旨在意指至少1019个原子/cm3的峰值掺杂物浓度。下面的掺杂区102可为重掺杂衬底(例如，n型重掺杂晶圆)的一部分或者可为覆盖在相反导电类型的基极层上面或覆盖在位于基极层和埋入式掺杂区之间的埋入式绝缘层(未示出)上面的埋入式掺杂区。在一个实施方案中，下面的掺杂区102重掺杂有N型掺杂物，诸如磷、砷、锑或它们的任何组合。在一个具体实施方案中，如果下面的掺杂区102的扩散保持较低，则下面的掺杂区102包含砷或锑。
半导体层104覆盖在下面的掺杂区102上面并且可包含第14族元素(例如，碳、硅、锗或它们的任何组合)以及如相对于下面的掺杂区102描述的掺杂物或相反导电类型的掺杂物中的任一种。在一个实施方案中，半导体层104为中度掺杂的n型或p型外延硅层，该硅层具有在大约0.5微米至大约4.0微米范围内的厚度，和不大于大约1018个原子/cm3的掺杂浓度，以及在另一个实施方案中，至少大约1015个原子/cm3的掺杂浓度。掺杂浓度和厚度可被调整以实现电子器件所需的或期望的击穿电压。在方法流程的此时，在主表面105的大约1微米内，半导体层104的掺杂浓度可称为背景掺杂浓度。主表面105与下面的掺杂区102间隔开。半导体层104可包括单个半导体层或多个分立半导体层。掺杂浓度靠近下面的掺杂区102可相对较高，而靠近主表面105可相对较低。
掩膜层106用于在限定沟槽122、124和126的图案化期间保护半导体层104的部分。在一个实施方案中，掩膜层106可包括一个或多个不同膜，并且此类一个或多个膜可包括与半导体层104不同的材料。在一个具体实施方案中，掩膜层106包含氧化物、氮化物、氮氧化物或它们的任何组合，并且具有在50nm至600nm范围内的厚度。
图案化抗蚀剂层(未示出)形成在掩膜层106上方，且掩膜层106被蚀刻，并且图案化抗蚀剂层被去除。蚀刻半导体层104以限定从主表面105朝向下面的掺杂区102延伸的沟槽122、124和126。沟槽122和124在有源区域内，其中将形成晶体管结构，并且沟槽126在导电电极接触区域内，其中将形成用于随后形成的接触。可形成许多其他沟槽122和124，但是在图1中未示出。
沟槽122、124和126可具有基本上相同的深度或不同深度。在一个实施方案中，沟槽122、124和126中的每个沟槽具有在大约1.1微米至大约4.0微米范围内的深度。当表示为半导体层104的厚度的百分比时，沟槽可延伸到在半导体层104的厚度的大约20％至大约100％的范围内的深度。
沟槽122、124和126可具有基本上相同的宽度或不同的宽度。在一个实施方案中，沟槽126比沟槽122和124宽，并且可为沟槽122和124中的任一者或两者最多至大约两倍宽。在一个实施方案中，沟槽中的每个沟槽可具有在大约0.11微米至大约0.9微米范围内的宽度。在一个实施方案中，沟槽122和124可具有在大约0.11微米至大约0.5微米范围内的宽度，并且沟槽126可具有在大约0.3至大约0.9微米范围内的宽度。在另一个实施方案中，沟槽126可具有为沟槽122和124中的任一个沟槽宽度的大约1至3倍范围内的宽度。紧邻的沟槽122和124之间的间距可在大约0.11微米至大约0.9微米的范围内，并且沟槽126与最靠近的沟槽122和124之间的间距可在大约0.11微米至大约2微米的范围内，或者甚至更大。单元间距(例如，栅极到栅极)可在大约0.2微米至4.0微米的范围内。
沟槽的尺寸和沟槽之间的间距中的许多可被表示为多个设计规则(诸如设计规则的最小特征大小或“F”)。在一个实施方案中，沟槽中的每个沟槽可具有在大约1F至大约5F范围内的宽度。在一个实施方案中，沟槽122和124可具有在大约1F至大约2.5F范围内的宽度，并且沟槽126可具有在大约1F至大约5F范围内的宽度。紧邻的沟槽122和124之间的间距可在大约1F至大约5F的范围内，并且沟槽126与最靠近的沟槽122和124之间的间距可在大约1F至大约5F的范围内，或者甚至更大。单元间距(例如，栅极到栅极)可在大约4F至大约9F的范围内。
如果需要或期望，注入物掩蔽层202可在此时形成。注入物掩蔽层202可有助于减小注入沟道效应。在如图2所示的实施方案中，注入物掩蔽层202可为热生长氧化物，并且可有助于倒圆在主表面105和沟槽122、124和126的底部附近的沟槽122、124和126拐角。注入物掩蔽层202可具有在3nm至30nm范围内的厚度。
可将含氮物质引入衬底中以沿着沟槽122、124和126的侧壁形成区域204。含氮物质可有助于在后续氧化期间降低氧化速率。在一个实施方案中，可通过使用倾斜角度离子注入来将含氮物质引入衬底中。倾斜角度可部分地取决于沟槽的宽度和深度。在一个实施方案中，可以选择倾斜角度以使沿着沟槽122和124底部中心的注入剂量由于阴影效应而比底部中心接收全剂量的情况保持得更低。在一个实施方案中，倾斜角度可在7°至30°的范围内，其中0°对应于垂直于主表面105的方向。可在引入含氮物质期间或在引入含氮物质的不同部分之间旋转工件，以确保含氮物质沿着沟槽122、124和126的侧壁的不同表面注入。在另一个实施方案中，含氮物质可通过等离子体浸没离子注入来引入。
用于含氮物质的源气体可包括N2、N2H2、NH3等。对于离子注入，N2特别适合作为源气体，因为其不包括任何其他原子，诸如H。剂量相对较重并且为至少1×1015个离子/cm2。虽然剂量没有理论上限，但剂量可为至多1×1019个离子/cm2，使得注入损伤不会过大。在一个实施方案中，剂量在5×1015个离子/cm2至1×1017个离子/cm2的范围内。注入的离子物质可以是N+或N2 +，因为当使用N2作为源气体时，这两种物质允许相对较高的射束电流。注入能量可取决于正在注入的特定物质和期望的投射范围(RP)。当N+为含氮物质时，能量可在15keV至100keV的范围内，并且当N2 +为含氮物质时，能量可在20keV至200keV的范围内。
可以在注入之后进行任选的退火以修复注入损伤。在一个实施方案中，可在退火期间保留注入物掩蔽层202。当注入物掩蔽层202存在时，退火可在相对较高的温度下进行，诸如950℃或更高。在另一个实施方案中，可在进行退火之前，将注入物掩蔽层202去除。在此类实施方案中，在更高的温度下进行退火之前，氧化可在至多900℃的温度下进行。当进行热氧化时，氧化气体可在温度斜坡期间流动。通过保留注入物掩蔽层202或生长氧化物层，可将退火期间扩散或放出的氮的量保持为低量。如果退火在至多900℃的温度下进行，则不需要注入物掩蔽层202或形成热氧化物。
退火可在氧气(例如，100％O2)中或使用氧浓度较低的惰性气体(例如，具有1体积％至5体积％O2的Ar)进行。退火可在600℃至1100℃范围内的温度下进行，并且可在一个温度或在不同温度下进行。在一个非限制性实施方案中，退火可在800℃至1000℃范围内的温度下进行。在注入剂量相对较高时，可使用单个炉循环在600℃至700℃下进行低温退火，以使半导体层104内的晶体损伤退火，从而在800℃至1000℃范围内的温度下使用至少90体积％O2进行氧化，然后使用具有或不具有低浓度氧气的惰性气体在至少960℃(SiO2的玻璃化转变温度)下退火以有助于减轻应力。先前描述的实施方案仅仅是示例性的，并且可使用许多不同的实施方案(诸如快速热退火或激光退火)来解决由离子注入引起的损伤。
在另一个实施方案中，含氮物质可通过热操作引入。例如，NH3或N2H2可用作热操作的源气体。工件可被带到相对较高的温度，其中存在气体以允许氮气进入衬底，并且在一个实施方案中，沿着沟槽122、124和126的侧壁进入半导体层104。温度可在900℃至1200℃的范围内，而时间在0.5个小时至12个小时的范围内。较低的温度可能会有更长的时间。例如，在1000℃下，时间可在4个小时至8个小时的范围内。
蚀刻半导体层104以使沟槽122、124和126更靠近下面的掺杂区102延伸，如图3所示。沟槽122和124的最初形成的部分3222和3242是其中随后将形成栅极电极的区域。沟槽126包括最初形成的部分3262；然而栅极电极或其他栅极电极连接不形成在沟槽126内。沟槽122、124和126的延伸部分3224、3244和3264是其中将形成屏蔽电极的区域。
蚀刻可作为各向异性蚀刻进行，并且在延伸部分(例如，沟槽122和126的延伸部分3224和3264)内提供侧壁，该延伸部分与沟槽122和126的最初形成的部分3222和3262内的内部暴露表面对齐。在另一个实施方案中，可进行蚀刻以允许可调节的底切，如通过沟槽124的延伸部分3244所见。波希(Bosch)蚀刻工艺可用于根据需要或期望获得底切。尽管与沟槽124相比，沟槽122和126被示出为具有不同的形状，但是在一个实施方案中，所有沟槽122、124和126可在其与延伸部分3224和3264(与最初形成的部分内的内部暴露表面对齐)相似或与延伸部分3244(底切最初形成的部分)相似的延伸部分中具有侧壁。在后续的图中，以不同的形状示出了延伸部分3224、3244和3264，以示出底切如何影响形成在沟槽122、124和126中的结构的形状。
进行热氧化以形成氧化物层的部分402和404。与部分404相比，因为沿着沟槽122、124和126的最初形成的部分3222、3242和3262的侧壁的含氮物质，所以部分402以显著更慢的速率生长。部分402可以在部分404的速率的11％至80％的范围内的速率生长。部分402可以包括或可以不包括注入物掩蔽层202。部分402的厚度可在部分404的厚度的20％至80％的范围内。就厚度而言，部分402可具有在110nm至500nm范围内的厚度，并且部分404可具有在200nm至900nm范围内的厚度。根据沟槽122和124的深度，沿着沟槽122和124的底部的部分404的厚度可比在与沟槽的底部间隔开的位置处沿着延伸部分3224和3244的侧壁更薄。沟槽126通常较宽，并且部分404可沿着沟槽126的底部不具有薄化或具有较小的薄化。
导电层形成在掩膜层106上方，并且填充沟槽122、124和126的剩余部分。导电层可包括含金属材料或含半导体材料。在一个实施方案中，导电层可包括重掺杂半导体材料，诸如非晶硅或多晶硅。在另一个实施方案中，导电层包括多个膜，诸如粘附膜、阻挡膜和导电填充材料。在一个具体实施方案中，粘附膜可包括难熔金属，诸如钛、钽等；阻挡膜可包括难熔金属氮化物，诸如氮化钛、氮化钽等，难熔硅化物，诸如硅化钨、硅化钛等，或难熔金属-半导体-氮化物，诸如TaSiN；并且导电填充材料可包含钨。在一个更具体实施方案中，导电层可包含Ti/TiN/W。膜的数量以及那些膜的一个或多个组分的选择取决于电性能、后续热循环的温度、另一标准，或它们的任何组合。难熔金属和含难熔金属的化合物可承受高温(例如，此类材料的熔点可为至少1400℃)，可以共形方式沉积，并且具有比重掺杂n型硅低的本体电阻率。在阅读本说明书之后，技术人员将能够确定满足其具体应用的需要或需求的导电层的组分。
导电层的覆盖在沟槽122、124和126外部的掩膜层106上面的一部分被去除以形成导电结构。可使用化学机械抛光或毯覆式蚀刻技术来进行去除。掩膜层106可用作抛光停止层或蚀刻停止层。导电结构在沟槽122、124和126内的暴露部分凹陷以在沟槽122、124和126内形成凹陷的导电结构522、524和526，如图5所示。可使用湿法蚀刻或干法蚀刻技术进行去除。导电结构522、524和526的最高高度位于主表面105的高度的下方。导电结构522、524和526的顶部可以在主表面105下方大约0.6微米至大约1.5微米。当表示为对应沟槽(也就是说，其中设置有特定导电结构的沟槽)的深度的百分比时，导电结构522、524和526可具有在对应沟槽122、124和126的深度的大约10％至大约60％范围内的深度。导电结构522和524是形成的晶体管结构的屏蔽电极，并且导电结构526电连接到导电结构，并且用于为导电结构522和524提供信号的路由。在另一个实施方案中，可以使用掩模(未示出)，使得当形成导电结构522和524时导电结构526不凹陷。在此类实施方案中，导电结构526可凹陷，但是凹陷得不如导电结构522和524多。
在另一个实施方案中，沟槽122、124和126可由具有与沟槽122、124和126相似的不同部分的单个沟槽代替，因为所述部分将连接在图5中未示出的区域处。类似地，导电结构522、524和526可由具有与导电结构522、524和526相似的不同部分的单个导电结构代替，因为所述部分将连接在图5中未示出的区域处。
绝缘构件602形成在导电结构522、524和526上方，如图6所示。绝缘构件602可包含氧化物、氮化物、氮氧化物，或它们的任何组合。绝缘构件602可具有在大约20至300nm范围内的厚度。绝缘构件602可通过热生长或沉积方法形成。在一个实施方案中，可将氧化物层的部分402去除，并且栅极介电层604可形成在沟槽122、124和126内。在氧化物层402的部分被去除之后并且在形成栅极介电层604之前，可进行热处理以去除沿着表面的任何残留氮。残留氮可能干扰栅极介电层604的形成，并且因此，热处理可帮助形成更接近其期望厚度的栅极介电层604。热处理可在900℃至1100℃范围内的温度下进行0.5个小时至2个小时范围内的时间。当随后形成栅极介电层604时，热处理可被集成以在相同炉循环期间进行。栅极介电层604可具有在大约10nm至大约70nm范围内的厚度，并且可通过热生长、沉积方法、或热生长和沉积的组合形成。在另一个实施方案中，氧化物层的部分402可被保留并且用作栅极介电层。
导电层在掩膜层106和绝缘构件602上方并且沿着栅极介电层604形成，并且填充沟槽122、124和126的剩余部分。当形成导电结构522、524和526时，导电层可包括材料、许多膜中的任一种，并且使用先前相对于导电层描述的技术中的任一种技术形成。邻近栅极介电层604的导电层可具有相同或不同的组分，包括相同数量或不同数量的膜，或者与用于形成导电结构522、524和526的导电层相比，用相同或不同的技术形成。
导电层的覆盖在沟槽122、124和126外部的掩膜层106上面的一部分被去除以在沟槽122和124内形成栅极构件622和624，并且在沟槽126内形成导电结构626，如图6的实施方案中所示。可使用化学机械抛光或毯覆式蚀刻技术来进行去除。掩膜层106可用作抛光停止层或蚀刻停止层。栅极构件622和624可包括晶体管结构的栅极电极。导电结构626在后续方法期间保护下面的特征结构，并且将在该方法的稍后时间点被去除。
主体区702和源极区704可形成在有源区域内，如图7所示。主体区域702包括晶体管结构的沟道区。与半导体层104相比，主体区702具有相反的导电类型。在一个实施方案中，在有源区域内，主体区702的底部的高度高于栅极构件622和624的最低点的高度。主体区702具有在大约5×1016个原子/cm3至大约1×1018个原子/cm3范围内的峰值掺杂物浓度，并且从主表面105延伸到大约0.2微米至大约0.9微米的深度。主体区702可以用单次注入或一系列注入形成。
源极区704由半导体层104的一部分形成并且设置在主体区702的部分上方。源极区704与半导体层104相比具有相同的导电类型，并且与主体区702具有相反的导电类型。源极区704具有至少大约1×1019个原子/cm3的峰值掺杂物浓度，并且从主表面105延伸到大约0.05微米至大约0.5微米的深度。源极区704可用注入或另一种合适的技术形成。对于绝缘栅双极晶体管，将形成发射极区而不是源极区。掺杂物类型、浓度和深度将与相对于源极区704所描述的相同。
栅极构件622和624凹陷在沟槽122和124内，以减少源极到栅极电容耦合。较低电容耦合允许晶体管结构更快速地导通和关断。将导电构件626从沟槽126去除以允许随后更容易地与导电构件426进行接触。掩膜(未示出)可形成在栅极构件622和624上方以在导电构件626被去除时保护栅极构件622和624。在去除导电构件626之后去除掩膜。对使栅极构件622和624凹陷以及将导电构件626去除的顺序可以任何顺序进行。
图8包括基本上完成的电子器件的图示。形成并蚀刻层间介电(“ILD”)层800以限定接触开口。ILD层800可包括一个或多个膜，其中每个膜可包含氧化物、氮化物、氮氧化物或它们的任何组合。在如图8所示的实施方案中，ILD层800包括氧化物膜802，该氧化物膜覆盖在掩膜层106上面并且填充沟槽122、124和126的其余部分。在沉积之后，氧化物膜802被平坦化。氮化物膜804和氧化物膜806形成在氧化物膜802上方。
ILD层800被图案化以限定延伸穿过ILD层800的接触开口。接触开口中的一个接触开口延伸穿过源极区704至有源区域内的主体区702，并且另一个接触开口延伸穿过ILD层800至导电电极接触区域内的导电结构426。虽然未示出，但另一个接触开口延伸穿过ILD层800至栅极接触区域内的导电结构，其电连接到栅极构件522和524。主体接触区809沿着延伸到主体区702的接触开口的底部形成，以在主体区702和随后形成的导电插塞之间形成欧姆接触。主体接触区809可为重掺杂区，该重掺杂区具有至少1×1019个原子/cm3的掺杂物浓度以及与主体区702相同的导电类型。
导电插塞820和830通过沉积导电层并且蚀刻导电层的在延伸穿过ILD层800的接触开口外部的部分而形成。导电插塞820形成与主体区702和源极区704的欧姆接触，并且导电插塞830形成与导电结构426的欧姆接触。导电插塞820和830的导电层可包括相对于导电结构422、424和426的导电层所述的材料、膜中的任一者或二者。在一个实施方案中，与导电结构422、424和426相比，导电插塞820和830的导电层具有不同的组分或不同数量的膜。在一个具体实施方案中，导电插塞820和830包括衬里膜822和本体膜824。衬里膜822可为粘附膜或阻挡膜并且包含Ti、Ta、TiN、Ti:W等，并且本体膜824可包含W。在去除导电层的位于接触开口外部的部分之后，形成导电插塞820和830。可形成其他导电插塞，但未在图8中示出。
互连件840可形成在ILD层800和接触插塞820和830上方。在如图8所示的实施方案中，互连件840是源极电极并且直接接触导电插塞820和830。因此，源极区704经由导电插塞820电连接到主体接触区809，并且经由导电插塞820和830以及互连件840电连接到导电结构426。虽然未示出，但是可以在当前互连级或后续互连级处形成另一互连构件，其中此类其他互连构件电连接到栅极构件622和624。IGBT的集电极接触或垂直场效应晶体管的漏极接触可形成到工件的背面至下面的掺杂区102，或者如果需要顶侧接触，则可形成在主表面105附近。
互连构件840可由导电层形成，所述导电层可包括材料、许多膜中的任一种，并且当形成导电结构422、424和426时，使用先前相对于导电层描述的技术中的任一种技术形成。在一个实施方案中，与导电结构422、424和426相比，互连件840的导电层具有不同的组分或不同数量的膜。在一个具体实施方案中，互连件840包括粘附膜或阻挡膜842以及本体膜844。粘附膜或阻挡膜842可包含Ti、Ta、TiN、Ti:W等，并且本体膜844可主要包含铝、铜或贵金属。导电层的厚度可在大约0.5微米至大约5.0微米的范围内。互连件840可使用内置技术或使用抗蚀剂层和光刻技术来形成。
钝化层860可形成在ILD层800和互连件840的一部分上方。对于其他互连件(未示出)，将接收导电凸块或外部电连接(例如，导线、夹具等)的此类互连件将被钝化层860部分地覆盖，并且不接收导电凸块或外部电连接的其他互连件将被钝化层860完全覆盖。
互连件840可电连接到IGBT的发射极端子或垂直场效应晶体管的源极端子或者可以为该发射极端子或源极端子，在正常操作期间该发射极端子或源极端子可处于VSS或大约接地电位。电连接到栅极构件622和624的另一个互连构件(未示出)可电连接到电子器件内的栅极端子或栅极控制器。
电子器件可包括基本上与图8所示的晶体管结构相似的许多晶体管结构，其中晶体管结构与连接到栅极端子或栅极控制器的其对应栅极构件并联连接。所有晶体管结构可为功率晶体管。
如上所述的实施方案允许在相同氧化操作期间生长不同厚度的氧化物。通过将含氮物质引入衬底中，可以降低区域的氧化速率。本文所述的概念非常适于电子器件的其中图案化操作困难或在其他方面不期望的部分。在一个实施方案中，可以实现沟槽内的不同氧化速率以允许形成不同厚度的氧化物层。在另一个实施方案中，概念可被延伸到其他电子器件。例如，当形成浮栅存储器单元时，可在相同热氧化期间形成相对较薄的隧道介电层和相对较厚的栅极介电层。
许多不同的方面和实施方案是可能的。那些方面和实施方案中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施方案仅为示例性的，而不限制本发明的范围。实施方案可根据如下所列的实施方案中的任一个或多个实施方案。
实施方案1.一种形成电子器件的方法，该方法可包括：
提供具有第一部分和第二部分的衬底；
将含氮物质引入衬底的第二部分中；以及
将衬底暴露于氧化环境，其中与第二部分相比，从第一部分生长的氧化物更厚。
实施方案2.根据实施方案1所述的方法，其中：
引入含氮物质包括将含氮物质引入衬底的第一部分中；并且
该方法还包括去除衬底的包含含氮物质的第一部分，同时保留衬底的包含含氮物质的第二部分。
实施方案3.根据实施方案2所述的方法，还包括使衬底图案化以限定具有侧壁的沟槽，其中使衬底图案化在引入含氮物质之前进行。
实施方案4.根据实施方案3所述的方法，其中引入含氮物质通过使用倾斜角度离子注入进行以沿着侧壁将含氮物质引入衬底中。
实施方案5.根据实施方案4所述的方法，还包括在引入含氮物质期间或在引入含氮物质的不同部分之间旋转衬底，以确保含氮物质沿着沟槽侧壁的不同表面注入。
实施方案6.根据实施方案1所述的方法，还包括在衬底的一部分上方形成氧化物层，其中当将含氮物质引入衬底中时氧化物层存在于衬底上方。
实施方案7.根据实施方案1所述的方法，其中引入含氮物质通过离子注入来进行。
实施方案8.根据实施方案7所述的方法，其中含氮物质的源气体包含N2、N2H2、NH3等。
实施方案9.根据实施方案8所述的方法，其中含氮物质为N+或N2 +。
实施方案10.根据实施方案9所述的方法，其中离子注入以至少1×1015个离子/cm2的剂量进行。
实施方案11.根据实施方案9所述的方法，其中当N+为含氮物质时，离子注入以在15keV至100keV范围内的能量进行，并且当N2 +为含氮物质时，离子注入以在20keV至200keV范围内的能量进行。
实施方案12.根据实施方案1所述的方法，其中氧化环境包含H2O、O2、O3或N2O。
实施方案13.根据实施方案1所述的方法，其中去除第一部分包括蚀刻衬底以加深沟槽。
实施方案14.根据实施方案1所述的方法，还包括在引入含氮物质之后并且在将衬底暴露于氧化环境之前使衬底退火。
实施方案15.根据实施方案14所述的方法，还包括：
在将含氮物质引入衬底的第二部分中之前形成注入物掩蔽层，其中注入物掩蔽层在使衬底退火期间被保留；或者
沿着衬底的第二部分形成氧化物层，其中在将含氮物质引入衬底的第二部分中之后，并且在退火期间将衬底暴露于至少950℃的温度之前，形成氧化物层在至多900℃的温度下进行。
实施方案16.一种形成电子器件的方法，包括：
使衬底图案化以限定具有侧壁的最初形成的沟槽；
沿着侧壁形成氧化物层；
用N+或N2 +注入衬底，其中以在7°至30°范围内的倾斜角度以及至少1×1015个离子/cm2的剂量进行注入；
在注入衬底后使衬底退火；
在注入衬底之后蚀刻衬底以延伸沟槽的深度，以用于将沟槽延伸部限定在最初形成的沟槽下方；以及
使用H2O氧化衬底，其中与最初形成的沟槽相比，在沟槽延伸部中生长的氧化物更厚。
实施方案17.一种形成电子器件的方法，包括：
使衬底图案化以限定具有侧壁的最初形成的沟槽，其中最初形成的沟槽从衬底的主表面延伸；
将含氮物质引入衬底中；
在注入衬底之后蚀刻衬底以延伸沟槽的深度，以用于将沟槽延伸部限定在最初形成的沟槽下方；
将衬底暴露于氧化环境，其中与最初形成的沟槽相比，在沟槽延伸部中生长的氧化物更厚；
在沟槽延伸部内形成屏蔽电极；
在屏蔽电极上方形成绝缘层；
在最初形成的沟槽内并且在绝缘层上方形成栅极电极；以及
邻近衬底的主表面形成发射极区或源极区。
实施方案18.根据实施方案17所述的方法，还包括在形成栅极电极之前形成栅极介电层。
实施方案19.根据实施方案18所述的方法，还包括：
在将衬底暴露于氧化环境之后暴露最初形成的沟槽的侧壁的至少一部分；以及
在形成栅极介电层之前，进行热处理以减少邻近侧壁的至少一部分的含氮物质的量。
实施方案20.根据实施方案17所述的方法，还包括邻近衬底的主表面形成阱区，其中阱区具有与衬底相反的导电类型。
实施方案21.根据实施方案17所述的方法，还包括使栅极电极凹陷在沟槽内。
实施方案22.根据实施方案17的所述方法，其中将含氮物质引入衬底中包括进行倾斜角度注入，使得含氮物质被注入侧壁中。
需注意，并不需要上文在一般性说明或示例中所述的所有活动，具体活动的一部分可能不需要，并且除了所述的那些之外还可能进行一项或多项另外的活动。还有，列出的活动所依据的顺序不一定是执行所述活动的顺序。
上文已经关于具体实施方案描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求的关键、需要或必要特征。
本文描述的实施方案的说明书和图示旨在提供对各种实施方案的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备及系统的所有要素和特征的穷尽性及全面性描述。单独的实施方案也可以按组合方式在单个实施方案中提供，相反，为了简便起见而在单个实施方案的背景下描述的各种特征也可以单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的每一个值。许多其他实施方案仅对阅读了本说明书之后的技术人员是显而易见的。其他实施方案也可以使用并从本公开中得出，以使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (10)

1.一种形成电子器件的方法，包括：
提供具有第一部分和第二部分的衬底；
将含氮物质引入到所述衬底的所述第二部分中；以及
将所述衬底暴露于氧化环境，其中与所述第二部分相比，从所述第一部分生长的氧化物更厚。
2.根据权利要求1所述的方法，其中：
引入含氮物质包括将含氮物质引入到所述衬底的所述第一部分中；并且
所述方法还包括去除所述衬底的包含所述含氮物质的所述第一部分，同时保留所述衬底的包含所述含氮物质的所述第二部分。
3.根据权利要求1所述的方法，其中引入所述含氮物质通过离子注入来进行。
4.根据权利要求3所述的方法，其中所述离子注入在以下条件下进行：
至少1×1015个离子/cm2的剂量；以及
当N+为所述含氮物质时，能量在15keV至100keV的范围内，并且当N2 +为所述含氮物质时，能量在20keV至200keV的范围内。
5.根据权利要求1所述的方法，其中去除所述第一部分包括蚀刻所述衬底以加深所述沟槽。
6.根据权利要求1所述的方法，还包括在引入所述含氮物质之后并且在将所述衬底暴露于所述氧化环境之前使所述衬底退火。
7.根据权利要求6所述的方法，还包括：
在将所述含氮物质引入到所述衬底的所述第二部分中之前形成注入物掩蔽层，其中所述注入物掩蔽层在使所述衬底退火期间被保留；或者
沿着所述衬底的所述第二部分形成氧化物层，其中在将含氮物质引入到所述衬底的所述第二部分中之后，并且在所述退火期间将所述衬底暴露于至少950℃的温度之前，在至多900℃的温度下进行氧化物层的形成。
8.一种形成电子器件的方法，包括：
使衬底图案化以限定具有侧壁的最初形成的沟槽；
沿着所述侧壁形成氧化物层；
用N+或N2 +注入所述衬底，其中注入以在7°至30°范围内的倾斜角度以及至少1×1015个离子/cm2的剂量进行；
在注入所述衬底后使所述衬底退火；
在注入所述衬底之后蚀刻所述衬底以延伸所述沟槽的深度，以用于将沟槽延伸部限定在所述最初形成的沟槽下方；以及
使用H2O氧化所述衬底，其中与所述最初形成的沟槽相比，在所述沟槽延伸部中生长的氧化物更厚。
9.一种形成电子器件的方法，包括：
使衬底图案化以限定具有侧壁的最初形成的沟槽，其中所述最初形成的沟槽从所述衬底的主表面延伸；
将含氮物质引入到所述衬底中；
在注入所述衬底之后蚀刻所述衬底以延伸所述沟槽的深度，以用于将沟槽延伸部限定在所述最初形成的沟槽下方；
将所述衬底暴露于氧化环境，其中与所述最初形成的沟槽相比，在所述沟槽延伸部中生长的氧化物更厚；
在所述沟槽延伸部内形成屏蔽电极；
在所述屏蔽电极上方形成绝缘层；
在所述最初形成的沟槽内并且在所述绝缘层上方形成栅极电极；以及
邻近所述衬底的所述主表面形成发射极区或源极区。
10.根据权利要求9所述的方法，还包括：
在将所述衬底暴露于氧化环境之后暴露最初形成的沟槽的所述侧壁的至少一部分；
进行热处理以减少邻近所述侧壁的所述至少一部分的所述含氮物质的量；以及
在进行热处理之后并且在形成所述栅极电极之前形成栅极介电层。
CN201710904150.9A 2016-09-30 2017-09-29 形成电子器件的方法 Active CN107887256B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662402440P 2016-09-30 2016-09-30
US62/402,440 2016-09-30
US15/708,447 US10643852B2 (en) 2016-09-30 2017-09-19 Process of forming an electronic device including exposing a substrate to an oxidizing ambient
US15/708,447 2017-09-19

Publications (2)

Publication Number Publication Date
CN107887256A true CN107887256A (zh) 2018-04-06
CN107887256B CN107887256B (zh) 2023-03-28

Family

ID=61757250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710904150.9A Active CN107887256B (zh) 2016-09-30 2017-09-29 形成电子器件的方法

Country Status (2)

Country Link
US (1) US10643852B2 (zh)
CN (1) CN107887256B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957213A (zh) * 2018-09-27 2020-04-03 瓦里安半导体设备公司 形成半导体装置的方法
WO2023231577A1 (zh) * 2022-06-01 2023-12-07 华润微电子（重庆）有限公司 一种屏蔽栅沟槽mosfet及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494224B (zh) 2017-09-08 2020-12-01 华邦电子股份有限公司 非挥发性存储器装置及其制造方法
JP7009933B2 (ja) * 2017-11-03 2022-01-26 株式会社デンソー 半導体装置
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
US20200176452A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Memory device and method of forming the same
CN113497129B (zh) * 2020-04-07 2023-12-01 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235959A1 (en) * 2002-06-25 2003-12-25 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
US20050196923A1 (en) * 2002-09-04 2005-09-08 Joachim Deppe SONOS memory cells and arrays and method of forming the same
US20110133258A1 (en) * 2009-08-14 2011-06-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet with increased source-metal contact
CN102130004A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型mos器件的制备方法
TW201225215A (en) * 2010-12-15 2012-06-16 Sinopower Semiconductor Inc Method of manufacturing trench power semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476622A (en) 1981-12-24 1984-10-16 Gte Laboratories Inc. Recessed gate static induction transistor fabrication
US4764248A (en) 1987-04-13 1988-08-16 Cypress Semiconductor Corporation Rapid thermal nitridized oxide locos process
US6150670A (en) 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
JP4867171B2 (ja) 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
EP1883116B1 (en) * 2006-07-26 2020-03-11 Semiconductor Components Industries, LLC Semiconductor device with high breakdown voltage and manufacturing method thereof
TW200924109A (en) * 2007-11-21 2009-06-01 Promos Technologies Inc Method for forming shallow trench isolation structure and method for preparing recessed gate structure using the same
JP2010147405A (ja) * 2008-12-22 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
DE102009035409B4 (de) * 2009-07-31 2013-06-06 Globalfoundries Dresden Module One Llc & Co. Kg Leckstromsteuerung in Feldeffekttransistoren auf der Grundlage einer Implantationssorte, die lokal an der STI-Kante eingeführt wird
US8362550B2 (en) * 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
US9812548B2 (en) * 2015-09-08 2017-11-07 Maxpower Semiconductor, Inc. Power device having a polysilicon-filled trench with a tapered oxide thickness

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235959A1 (en) * 2002-06-25 2003-12-25 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
US20050196923A1 (en) * 2002-09-04 2005-09-08 Joachim Deppe SONOS memory cells and arrays and method of forming the same
US20110133258A1 (en) * 2009-08-14 2011-06-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet with increased source-metal contact
CN102130004A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型mos器件的制备方法
TW201225215A (en) * 2010-12-15 2012-06-16 Sinopower Semiconductor Inc Method of manufacturing trench power semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957213A (zh) * 2018-09-27 2020-04-03 瓦里安半导体设备公司 形成半导体装置的方法
CN110957213B (zh) * 2018-09-27 2024-03-26 瓦里安半导体设备公司 形成半导体装置的方法
WO2023231577A1 (zh) * 2022-06-01 2023-12-07 华润微电子（重庆）有限公司 一种屏蔽栅沟槽mosfet及其制备方法

Also Published As

Publication number Publication date
CN107887256B (zh) 2023-03-28
US20180096849A1 (en) 2018-04-05
US10643852B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN107887256A (zh) 形成电子器件的方法
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
US5877528A (en) Structure to provide effective channel-stop in termination areas for trenched power transistors
TWI445161B (zh) 半導體裝置及其製備方法
CN101529570B (zh) 横向沟槽金属氧化物半导体场效应晶体管及其形成方法
US6281547B1 (en) Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
CN206003776U (zh) 电子器件
US7799642B2 (en) Trench MOSFET and method of manufacture utilizing two masks
TW200302575A (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
CN104319288B (zh) 包括电容器结构的电子设备及其形成工艺
TW201246390A (en) Semiconductor device and manufacturing method thereof
US7687352B2 (en) Trench MOSFET and method of manufacture utilizing four masks
JP2004522319A (ja) ショットキー障壁を持つ半導体デバイスの製造
CN103782387A (zh) 单片集成有源缓冲器
TW201216468A (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
JP2003533889A (ja) トレンチゲート半導体装置
CN101083284A (zh) 具有槽电荷补偿区的半导体器件及方法
WO2003038863A2 (en) Trench dmos device with improved drain contact
CN102354685A (zh) 包括功率二极管的集成电路
TW201140835A (en) Electronic device including a buried insulating layer and a vertical conductive structure extending therethrough and a process of forming the same
CN101834142A (zh) 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法
CN208127215U (zh) 包括终止结构的电子设备
US20090085099A1 (en) Trench mosfet and method of manufacture utilizing three masks
CN108701713A (zh) 在垂直功率半导体装置中的源极－栅极区域架构
CN102169887A (zh) 在沟道与漏极区之间包括掺杂区的电子器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant