CN109494224B - 非挥发性存储器装置及其制造方法 - Google Patents

非挥发性存储器装置及其制造方法 Download PDF

Info

Publication number
CN109494224B
CN109494224B CN201710803384.4A CN201710803384A CN109494224B CN 109494224 B CN109494224 B CN 109494224B CN 201710803384 A CN201710803384 A CN 201710803384A CN 109494224 B CN109494224 B CN 109494224B
Authority
CN
China
Prior art keywords
polysilicon layer
layer
polysilicon
dopant
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710803384.4A
Other languages
English (en)
Other versions
CN109494224A (zh
Inventor
谢竺君
郭泽绵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710803384.4A priority Critical patent/CN109494224B/zh
Priority to US16/124,723 priority patent/US10720533B2/en
Publication of CN109494224A publication Critical patent/CN109494224A/zh
Priority to US16/897,508 priority patent/US10840382B2/en
Application granted granted Critical
Publication of CN109494224B publication Critical patent/CN109494224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种非挥发性存储器装置及其制造方法。此非挥发性存储器装置包括穿隧氧化物层、浮动栅极、介电层与控制栅极。穿隧氧化物层形成于基板上。浮动栅极形成于穿隧氧化物层上，且包括第一多晶硅层、第二多晶硅层及氮掺质。第一多晶硅层的晶粒具有第一晶粒尺寸，第二多晶硅层的晶粒具有大于第一晶粒尺寸的第二晶粒尺寸。氮掺质形成于第一多晶硅层中的晶粒之间的缝隙中。介电层包括第一氮化物薄膜、氧化物层、氮化物层及氧化物层，且顺应性地形成于浮动栅极上。控制栅极形成于介电层上。本发明可大幅改善非挥发性存储器装置的可靠度与耐久性，且不需要大幅修改或是更换工艺及/或生产设备，对于生产成本的影响很小。

Description

非挥发性存储器装置及其制造方法
技术领域
本发明有关于一种存储器装置，且特别有关于一种非挥发性存储器装置及其制造方法。
背景技术
在非挥发性存储器中，依据存储器内的数据能否在使用电脑时随时改写，可分为二大类产品，分别为只读存储器(read-only memory,ROM)与快闪存储器。其中快闪存储器因成本较低，而逐渐成为非挥发性存储器的主流技术。
现有的快闪存储器的浮动栅极包括经掺杂的多晶硅层。此经掺杂的多晶硅层中的晶粒尺寸容易受到后续高温工艺的影响上升。然而，当与穿隧氧化物层接触的晶粒尺寸愈大，多晶硅层中的掺质愈容易聚集于与穿隧氧化物层接触的界面，如此一来，将导致某些区域的导电性异常地提升，进而造成过度程序化(over programming)及/或过度擦除(overerasing)的问题。
所谓的“过度程序化”，是指在不施加电压时，电子仍然会从基板中穿过穿隧氧化层而移动至浮动栅极中。另一方面，所谓的“过度擦除”，是指在不施加电压时，电子仍然会从浮动栅极中穿过穿隧氧化层而移动至基板中。当浮动栅极与穿隧氧化层的界面产生导电性高的区域时，这些区域就非常容易发生过度程序化及/或过度擦除的问题。过度程序化与过度擦除两者皆会导致非挥发性存储器装置在操作时的错误。此外，若是发生过度程序化与过度擦除，则在经过耐久性实验之后，快闪存储器的阈值电压的变异将更大，因此无法得到良好的可靠度与耐久性。
随着电子产品日渐小型化的趋势，对于非挥发性存储器装置亦有逐渐小型化的需求。且，现有的非挥发性存储器装置的可靠度与耐久性问题在小型化的设计中将变得更严重。因此，对于具有高耐久性、高可靠度及高产品良品率的非挥发性存储器装置仍有所需求。
发明内容
本发明的一实施例揭示一种非挥发性存储器装置，包括：穿隧氧化物层，形成于基板上；浮动栅极，形成于穿隧氧化物层上，其中浮动栅极包括：第一多晶硅层，包括多个具有第一晶粒尺寸的第一多晶硅晶粒；第二多晶硅层，形成于第一多晶硅层上且包括多个具有第二晶粒尺寸的第二多晶硅晶粒，其中第二晶粒尺寸大于第一晶粒尺寸，且其中第二多晶硅层包括掺质；以及氮掺质，形成于第一多晶硅层中且位于第一多晶硅晶粒之间的缝隙中；介电层，形成于浮动栅极上，其中介电层包括：第一氮化物薄膜，顺应性地形成且覆盖于浮动栅极上；以及氧化物层/氮化物层/氧化物层结构，顺应性地形成于第一氮化物薄膜上；以及控制栅极，形成于介电层上。
本发明的另一实施例揭示一种非挥发性存储器装置的制造方法，包括：形成穿隧氧化物层于基板上；形成浮动栅极于穿隧氧化物层上，其中形成浮动栅极包括：进行第一沉积工艺，以形成第一多晶硅层于穿隧氧化物层上，其中第一多晶硅层为未经掺杂的多晶硅层；进行离子注入工艺，以将包括N2的杂质注入于第一多晶硅层的表面；进行第二沉积工艺，以形成第二多晶硅层于第一多晶硅层上，其中第二多晶硅层为受到掺质掺杂的多晶硅层；以及进行热处理工艺，以在第一多晶硅层中形成多个具有第一晶粒尺寸的第一多晶硅晶粒，且在第二多晶硅层中形成多个具有第二晶粒尺寸的第二多晶硅晶粒，其中第二晶粒尺寸大于第一晶粒尺寸；形成介电层于浮动栅极上；以及形成控制栅极于介电层上。
本发明可大幅改善非挥发性存储器装置的可靠度与耐久性，且不需要大幅修改或是更换工艺及/或生产设备，对于生产成本的影响很小。
附图说明
图1A至图1G为本发明一些实施例的非挥发性存储器装置的工艺剖面示意图。
图2为本发明另一些实施例的非挥发性存储器装置的剖面示意图。
图3A及图3B绘示出测试例(A)及测试例(B)的非挥发性存储器装置的掺质浓度分布的实验结果。
图4绘示出测试例(C)的非挥发性存储器装置的掺质浓度分布的实验结果。
图5绘示出比较例(A)及实施例(A)的非挥发性存储器装置的阈值电压的差异值的实验结果。
附图标号
100、200～非挥发性存储器装置
102～基板
104～穿隧氧化层
110～第一多晶硅层
112～掺杂N2的薄层
115～离子注入工艺
120～第二多晶硅层
121～第一沟槽
122～隔离结构
123～第二沟槽
131～第一氮化物薄膜
132～氧化物层
133～氮化物层
134～氧化物层
135～第二氮化物薄膜
140～多晶硅材料
150～第三多晶硅层
D1、D2～深度
ΔD～深度差值
T1、T2～厚度
W1～宽度
具体实施方式
为使本发明的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。然而，任何所属技术领域中相关技术人员将会了解本发明中各种特征结构仅用于说明，并未依照比例描绘。事实上，为了使说明更加清晰，可任意增减各种特征结构的相对尺寸比例。再者，本发明的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”的含义。
在下文中，若无别提及，则表示含量的“％”是指“原子％”或“离子％”。举例而言，若在一材料或结构中，X成分的含量为10％、Y成分的含量为90％，则代表在该材料或结构的每100个原子(或离子)中，有10个X原子(或离子)、90个Y原子(或离子)。
本发明提供一种非挥发性存储器装置及其制造方法，图1A至图1G为本发明一些实施例的非挥发性存储器装置100的工艺剖面示意图。
请参照图1A，形成穿隧氧化物层104于基板102上。在一些实施中，可利用热氧化法形成穿隧氧化物层104，但本发明不为此限。基板102可包括阵列区以及相邻于阵列区的周边电路区(未绘示)。为了简化说明，图1A至图1G仅绘示阵列区的剖面示意图。基板102可为半导体基板。在一些实施例中，基板102的材料可包括硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅(silicon on insulator,SOI)、其他合适的材料或上述材料的组合。在一些实施例中，可在基板102中形成其他的结构，例如，N型阱、P型阱、P/N接面或隔离结构。
在一些实施例中，在形成穿隧氧化物层104之后，可视需要对穿隧氧化物层104进行氮气等离子体处理，以使穿隧氧化物层104表面形成一层薄的氮化物层。氮气等离子体整体为电中性，且其中包括多种形式的氮，例如：阳离子(N+、N2 +)、阴离子(N-、N2 -)、自由基(N*、N2 *)、中性的N原子及N2分子。这些形式的氮具有合适的能量，能够与硅原子产生微弱的键结力。
在一些实施例中，在形成穿隧氧化物层104之后，可视需要在含氮气体的环境下进行高温退火工艺。含氮气体可包括氮氧化物，例如，一氧化氮、二氧化氮、一氧化二氮、三氧化二氮、四氧化二氮或上述的组合。退火工艺的温度可为70℃-1200℃。在一些实施例中，在形成穿隧氧化物层104之后，可视需要进行氮气等离子体处理，之后在含氮气体的环境下进行高温退火工艺。进行上述氮气等离子体处理及/或上述退火工艺，能够有助于改善非挥发性存储器装置100的阈值电压。此部分将于下文中详细讨论。
接着，进行第一沉积工艺，以于穿隧氧化物层104上形成具有厚度T1的第一多晶硅层110。第一沉积工艺可包括化学气相沉积工艺、原子层沉积工艺、其他合适的沉积工艺或上述工艺的组合。在一些实施例中，可在炉管中进行低压化学气相沉积(LPCVD)，以形成第一多晶硅层110。
第一多晶硅层110为未经掺杂的多晶硅层，以作为缓冲层或阻障层，避免后续沉积的另一多晶硅层所掺杂的掺质(例如，磷或砷)扩散进入穿隧氧化物层104而影响电子穿隧效果。藉此，可改善非挥发性存储器装置100的阈值电压。若第一多晶硅层110的厚度太小，则无法明显改善阈值电压。另一方面，由于未经掺杂的多晶硅层具有较高的电阻值，若第一多晶硅层110的厚度太大，则非挥发性存储器装置100的电阻值太高，需要较高的操作电压。如此一来，将导使能耗的提升与装置的耐久性下降。因此，可将第一多晶硅层110的厚度控制在合适的范围。在一些实施例中，第一多晶硅层110的厚度T1为5nm-40nm。
仍请参照图1A，进行离子注入工艺115，以将包括N2的杂质注入于第一多晶硅层110的表面。如图1B所示，在进行离子注入工艺115之后，在第一多晶硅层110的表面形成一层掺杂N2的薄层112。离子注入工艺115可使用高含量的N2 +离子作为离子源。在一些实施例中，离子注入工艺115使用含量为99％以上的N2 +离子作为离子源，藉此有助于改善非挥发性存储器装置100的阈值电压，并且大幅改善装置的可靠度与耐久性。在另一些实施例中，离子注入工艺115使用含量为99.9％以上或实质上为100％的N2 +离子作为离子源。可使用任何合适的方法产生高含量的N2 +离子源。例如，可使氮气在离子化器中发生电离，以产生具有不同质量/电荷比(m/e)的离子。接着，利用电场或磁场使这些离子彼此分离，并将N2 +离子聚焦而形成离子束，此离子束即可作为离子注入工艺115的离子源。于一实施例中，在进行离子注入工艺115时，离子注入设备会提供相等量电荷的二次电子来中和带正电的离子束，再注入至芯片上，藉此可预防正离子累积在芯片中而造成芯片损伤。应可理解的是，上述的方法仅为举例说明，并非用以限定本发明。
接着，如图1C所示，进行第二沉积工艺，以形成第二多晶硅层120于第一多晶硅层110与掺杂N2的薄层112上。在一些实施例中，第二多晶硅层120可为受到掺质掺杂的多晶硅层。在一些实施例中，第二多晶硅层120可为受到N型掺质掺杂的多晶硅层。在一些实施例中，N型掺质可包括磷或砷。
第二沉积工艺可包括化学气相沉积工艺、原子层沉积工艺、其他合适的沉积工艺或上述工艺的组合。在一些实施例中，第二沉积工艺可为在炉管中进行的低压化学气相沉积，且第二沉积工艺可包括临场掺杂(in-situ dopping)工艺。如此一来，可同时沉积多晶硅层并于此多晶硅层中掺杂掺质，以形成经掺杂的第二多晶硅层120。在一些实施例中，临场掺杂工艺使用磷化氢(PH3)作为掺杂气体，藉以在第二多晶硅层120掺杂磷作为掺质。
在一些实施例中，第二多晶硅层120的厚度T2为20nm-200nm。于较佳的实施例中，第二多晶硅层120的厚度T2大于第一多晶硅层110的厚度T1。于一较佳的实施例中，第二多晶硅层120的厚度T2至少为第一多晶硅层110的厚度T1的两倍。
接着，如图1D所示，进行第一刻蚀工艺，以形成穿过第二多晶硅层120、掺杂N2的薄层112、第一多晶硅层110、穿隧氧化物层104及基板102的多个第一沟槽121。第一刻蚀工艺可包括等离子体刻蚀、活性离子刻蚀、其他合适的刻蚀工艺或上述工艺的组合。在一些实施例中，为了形成具有较高深宽比的第一沟槽121，第一刻蚀工艺采用活性离子刻蚀。
请参照图1E，形成绝缘材料于第一沟槽121中，并进行一第二刻蚀工艺，以移除部分的绝缘材料。如此一来，形成隔离结构122于第一沟槽121中，并且形成第二沟槽123于隔离结构122上。这些隔离结构122将多个浮动栅极相互隔离，浮动栅极包括第一多晶硅层110、第二多晶硅层120及氮掺质。
图1E仅绘示单层的隔离结构122。然而，可理解的是，其目的只是为了简化说明，并非用以限定本发明。换言之，隔离结构122可为单层结构，也可为多层结构。再者，隔离结构122可包括氮化硅、氧化硅、氮氧化硅、其他合适的绝缘材料或上述的组合。
再者，在形成绝缘材料于第一沟槽121中之前，可先形成衬层(未绘示)于第一沟槽121的内壁上。在一些实施例中，可通过高温热氧化工艺形成氧化物衬层。在这样的实施例中，高温热氧化工艺使第二多晶硅层120包括多个具有第二晶粒尺寸的第二多晶硅晶粒。且第二晶粒尺寸大于第一多晶硅层110中的第一多晶硅晶粒的第一晶粒尺寸。
需注意的是，存在于第二多晶硅层120中的磷掺质吸收高温工艺中的热能后容易转变为气态并向外逸散(out gasing)，造成磷掺质的浓度降低，从而导致第二多晶硅层120的电阻值上升。另一方面，由于本发明的第一多晶硅层110中形成有氮掺质，将导致第一多晶硅层110的电阻值上升。再者，当吸收热能后体积膨胀的磷掺质向外逸散时，会在第二多晶硅层120的表面留下山丘状的突起，而留下不平整的表面。如此一来，将导致产品的良品率下降。尤其，对小型化的装置而言，所造成的影响将更为严重。为了降低浮动栅极整体的电阻值，可提高磷掺质的掺杂剂量。然而，若提高磷掺质的掺杂剂量，上述突起的问题将变得更严重。
为了解决上述问题，如图1F所示，在隔离结构122形成后，接着，在室温下进行第一氮气等离子体处理，以顺应性地形成第一氮化物薄膜131于第二多晶硅层120与隔离结构122的表面上。
在本发明中，由于形成第一氮化物薄膜131的工艺温度为室温，可明显降低磷掺质向外逸散的机率。再者，即使发生磷掺质逸散，第一氮化物薄膜131可阻挡磷掺质的逸散，而使大部分的磷掺质留在第二多晶硅层120中。因此，若形成第一氮化物薄膜131，即使不提高磷掺质的掺杂剂量，也可避免第二多晶硅层120的电阻值在高温工艺后上升。
为了有效阻挡磷掺质的逸散，可将第一氮化物薄膜131的厚度控制在特定的范围。在一些实施例中，第一氮化物薄膜131的厚度为
Figure BDA0001402103160000071
在形成第一氮化物薄膜131之后，顺应性地形成氧化物层132/氮化物层133/氧化物层134的三层结构于第一氮化物薄膜131上。可使用任何合适的材料或沉积工艺形成氧化物层132/氮化物层133/氧化物层134，例如高温炉管工艺。在一些实施例中，氧化物层132、氧化物层134可包括氧化硅。
接着，进行第二氮气等离子体处理，以顺应性地形成第二氮化物薄膜135于氧化物层134的表面上。第二氮气等离子体处理可与第一氮气等离子体处理相同或相似，且第二氮化物薄膜135可与第一氮化物薄膜131相同或相似，在此不再详述。
在一些实施例中，在氧化物层132/氮化物层133/氧化物层134的上方与下方，分别形成第一氮化物薄膜131及第二氮化物薄膜135，藉以阻挡磷掺质的扩散。因此，能够使第二多晶硅层120维持稳定的电阻值，进而能够降低阈值电压的变异性。
再者，第一氮化物薄膜131及第二氮化物薄膜135能够降低等效氧化层厚度(equivalent oxide thickness,EOT)。因此，仅需要较低的电压即可进行程序化/擦除。换言之，能够降低阈值电压，并且提升非挥发性存储器装置的耐久性。
此外，第一氮化物薄膜131及第二氮化物薄膜135可避免穿隧氧化物层104在后续热处理中，在穿隧氧化物层104较接近边缘的部分发生再氧化，进而发生氧化层增厚的现象(又称为鸟嘴效应(Bird’s beak))，因而能够使非挥发性存储器装置的操作电压分布更加均一。
为了改善非挥发性存储器装置的可靠度与耐久性，可将第二氮化物薄膜135的厚度控制在特定的范围。在一些实施例中，第二氮化物薄膜135的厚度为
Figure BDA0001402103160000081
接着，如图1G所示，沉积多晶硅材料140于介电层上并填入第二沟槽123中。在形成多晶硅材料140之后，后续可进行其他已知的工艺(例如，图案化多晶硅材料140以构成控制栅极)，以完成非挥发性存储器装置100。关于其他已知的工艺，在此不再详述。
请参照图1G，本发明的非挥发性存储器装置100可包括基板102、穿隧氧化物层104、浮动栅极、介电层及控制栅极。穿隧氧化物层104设置于基板102上。浮动栅极设置于穿隧氧化物层104上，且包括第一多晶硅层110、第二多晶硅层120及氮掺质。第二多晶硅层120包括掺质。介电层包括顺应性地形成且覆盖于浮动栅极上的五层结构。此五层结构包括：第一氮化物薄膜131、氧化物层132、氮化物层133、氧化物层134及第二氮化物薄膜135。控制栅极设置于介电层上。
第一多晶硅层110包括多个具有第一晶粒尺寸的第一多晶硅晶粒。第二多晶硅层120包括多个具有第二晶粒尺寸的第二多晶硅晶粒。第二晶粒尺寸大于第一晶粒尺寸。氮掺质形成于第一多晶硅层110的第一多晶硅晶粒之间的缝隙中。
若第一晶粒尺寸过大，则在第一多晶硅层110中，晶粒间的缝隙较大，使第二多晶硅层120中的掺质容易堆积在第一多晶硅层110的晶粒间的缝隙中。如此，将导致所形成的非挥发性存储器装置100的阈值电压的变异性增加，进而造成装置的可靠度与耐久性降低。在一些实施例中，第一晶粒尺寸为1nm-70nm。在一些实施例中，第一晶粒尺寸为3nm-40nm。
在本发明中，在第一多晶硅层110的表面掺杂非硅的掺质(例如，氮)。若无这些掺质，则后续进行热处理工艺时，第一多晶硅层的晶粒会与其邻近的晶粒结合，因而形成具有较大晶粒尺寸的晶粒。相较之下，本发明由于有这些掺质存在于晶粒与晶粒之间，因此，在热处理工艺中晶粒与其他晶粒的结合变得较为困难，甚至不会发生。即，通过本发明的离子注入工艺115，可避免第一多晶硅层110的晶粒尺寸显著地受到热处理工艺的影响，进而使第一晶粒尺寸小于第二晶粒尺寸。
然而，若使用一般的氮气等离子体将氮掺质掺杂到第一多晶硅层110的表面，虽然可能避免第一多晶硅层110的晶粒尺寸受到热处理工艺影响而上升，却无法明显减少第二多晶硅层120中的N型掺质(例如，磷)扩散至第一多晶硅层110的量。这种情况下，这些磷掺质会聚集于第一多晶硅层110的晶粒间的缝隙或是第一多晶硅层110与穿隧氧化层之间的缝隙。再者，扩散至第一多晶硅层110中的磷掺质很有可能进一步扩散进入基板102中。如此一来，将导致某些区域的导电性异常地提升，进而造成过度程序化及/或过度擦除的问题。
在尝试过多种方法之后，本案发明人发现，使用具有高含量的N2 +离子作为离子源而进行离子注入工艺，能够有效改善上述过度程序化与过度擦除的问题。因此，能够改善非挥发性存储器装置100的阈值电压，并且大幅改善装置的可靠度与耐久性。
以下说明关于N2 +离子能够改善过度程序化与过度擦除的原因。N2 +离子是由两个氮原子所形成的二聚体的一价阳离子；另一方面，N+离子则是由一个氮原子所形成一价阳离子。相对于N+离子，N2 +离子的质量较大，因此，在第一多晶硅层110中，中和后的掺质N2的扩散或移动较为困难，而能够集中于第一多晶硅层110表面的区域，并形成一层含有高浓度掺质N2的膜层(例如，掺杂N2的薄层112)。通过掺杂N2的薄层112，不仅能够避免第一多晶硅层110的多晶硅晶粒的晶粒尺寸在热处理工艺后受到影响，也能够更有效地阻挡磷掺质的扩散。换言之，掺杂N2的薄层112能够大幅减少进入第一多晶硅层110的磷掺质。因此，能够明显改善或解决上述过度程序化与过度擦除的问题。
相较之下，若是通过氮气等离子体处理，而将氮掺杂于第一多晶硅层110的表面，则等离子体中质量较小的氮形式(例如，N+、N-、N*及N原子)会扩散或移动到第一多晶硅层110中较深的位置。因此，氮掺质无法集中于第一多晶硅层110的表面，且导致第一多晶硅层110表面的氮掺质浓度较低。如此，第一多晶硅层110阻挡磷掺质扩散的能力较差，而无法有效改善过度程序化与过度擦除的问题。
为了验证上述内容，本案发明人进行了实验，并将结果显示于图3A及图3B。图3A及图3B绘示出测试例(A)及测试例(B)的非挥发性存储器装置的掺质浓度分布。
测试例(A)的制作流程包括：在硅基板上以N+离子为离子源进行离子注入；接着在硅基板上沉积150nm的掺杂有磷掺质的多晶硅层；接着在1050℃、氮气环境下进行高温退火工艺。测试例(B)的制作流程与测试例(A)的制作流程相同，差别在于测试例(B)是以N2 +离子为离子源进行离子注入。以二次离子质谱法(secondary ion mass spectrometry,SIMS)分析测试例(A)与测试例(B)，其中氮掺质的浓度分布显示于图3A；磷掺质的浓度分布显示于图3B。
请参照图3A，测试例(A)的氮掺质(N)的浓度在深度约150nm的位置有一波峰。这代表掺质N集中在硅基板与多晶硅层的界面之间。然而，测试例(A)的氮掺质在深度约50nm-150nm的区域发生严重的拖尾(tailing)现象。这代表掺质N在热处理后受到多晶硅层的晶粒成长的应力驱动，使许多的掺质N扩散至多晶硅层中。另一方面，测试例(B)的氮掺质(N2)的浓度在深度约150nm的位置有一波峰，且在此波峰前后的掺质N2浓度变化极小。这代表掺质N2集中在硅基板与多晶硅层的界面之间，且几乎没有扩散至多晶硅层。换言之，使用N2作为氮掺质，可避免上述拖尾现象。
请参照图3B，在深度约200nm的位置，测试例(A)的磷掺质的浓度约为1018原子/cm3，测试例(B)的磷掺质的浓度约为1017原子/cm3。即，测试例(A)的磷掺质浓度为测试例(B)的磷掺质浓度的约10倍。再者，在深度约170nm-220nm的位置，测试例(A)的磷掺质浓度皆明显高于测试例(B)的磷掺质浓度。这代表相较于N，使用N2作为氮掺质，能够更有效地阻挡磷掺质的扩散。
由以上实验结果可得知，当在离子注入工艺115中使用N+离子作为氮掺质，则氮掺质会容易受到其上方的多晶硅晶粒成长的应力吸引，而在第二多晶硅层发生上述的氮掺质拖尾现象，即，不同深度范围的氮掺质浓度显著地不均。由于氮掺质会抑制多晶硅晶粒的成长，因此，氮掺质的浓度越高，多晶硅的晶粒尺寸会越小。因此，上述的氮掺质拖尾现象将使第二多晶硅层的晶粒尺寸变得不均一，即，增加晶粒尺寸的变异性。
相对地，使用N2 +离子进行离子注入，能够大幅减少进入第一多晶硅层110的磷掺质。因此，能够明显改善或解决上述过度程序化与过度擦除的问题，进而能够改善非挥发性存储器装置100的阈值电压，并且大幅改善装置的可靠度与耐久性。
再者，为了验证在穿隧氧化物层104与基板102中掺杂氮掺质，能够更进一步地阻挡磷掺质，本案发明人进行了实验，并将结果显示于图4。图4绘示出测试例(C)的非挥发性存储器装置的掺质浓度分布。
测试例(C)包括如图1C所示的结构，并依照上述图1A到图1C所说明的相关步骤制作。其中在形成穿隧氧化物层104之后，进行上述氮气等离子体处理及上述高温退火工艺。图4显示以二次离子质谱法对测试例(C)进行分析而得到的氮掺质与磷掺质的浓度分布。在图4中，虚线代表氮掺质的浓度分布，且实线代表磷掺质的浓度分布。
如图4所示，氮掺质的浓度分布包括第一波峰P1、第二波峰P2、第三波峰P3与第四波峰P4。第一波峰P1位于第一多晶硅层110中。第二波峰P2位于基板102中。第三波峰P3与第四波峰P4位于第二多晶硅层120中。
请参照图4，第一波峰P1约位于第一多晶硅层110表面的位置，且氮掺质在第一波峰P1的浓度显著地大于氮掺质在第三波峰P3的浓度。这代表大部分氮掺质N2停留在第一多晶硅层110与第二多晶硅层120的界面附近，且仅有极少数的氮掺质进入第二多晶硅层120中。第三波峰P3与第四波峰P4位于第二多晶硅层120中不同深度的位置。氮掺质在第三波峰P3的浓度与氮掺质在第四波峰P4的浓度非常接近。这代表进入第二多晶硅层120中的氮掺质没有发生上述拖尾现象。
请参照图4，由于进行了上述氮气等离子体处理及上述退火工艺，氮掺质的浓度分布在基板102中具有第二波峰P2，且在穿隧氧化物层104中具有另一波峰(未标示)。氮掺质在第二波峰P2的浓度与氮掺质在第一波峰P1的浓度相近。
仍请参照图4，磷掺质的浓度分布在穿隧氧化物层104中呈现急遽下降的趋势，且在基板102中仍持续下降。这证明了若有高浓度的氮掺质存在于穿隧氧化物层104与基板102中，则能够更进一步地阻挡磷掺质，避免磷掺质进入穿隧氧化物层104与基板102中。因此，能够更进一步改善改善非挥发性存储器装置100的阈值电压、可靠度与耐久性。
在一些实施例中，本发明的非挥发性存储器装置100的氮掺质在第三波峰P3的浓度不大于在第一波峰P1的浓度与在第二波峰P2的浓度。藉此改善或解决上述过度程序化与过度擦除的问题，进而能够改善非挥发性存储器装置100的阈值电压，并且大幅改善装置的可靠度与耐久性。
在一些实施例中，本发明的非挥发性存储器装置100的氮掺质在第二波峰P2的浓度除以氮掺质在第三波峰P3的浓度介于102至105之间。藉此，能够避免磷掺质进入穿隧氧化物层104与基板102中。本发明的非挥发性存储器装置100的第一氮化物薄膜131可作为盖层或阻挡层，阻挡第二多晶硅层120中的磷掺质在高温工艺后的逸散。在一些实施例中，第一氮化物薄膜的氮浓度为1021atoms/cm3-1023atoms/cm3。在一些实施例中，在第二多晶硅层120中的磷掺质的浓度为1020atoms/cm3-1022atoms/cm3。
在一些实施例中，本发明的非挥发性存储器装置100的氮掺质在第四波峰P4的浓度除以氮掺质在第三波峰P3的浓度不大于1。藉此，提高第二多晶硅层的晶粒尺寸的均一性。
由于对不同的浮动栅极而言，可能会因为第一多晶硅晶粒之间的缝隙的体积(或数量)不同，而导致氮掺质的浓度不同，进而造成电阻值的不同。举例而言，若是第一多晶硅的晶粒尺寸大于浮动栅极的宽度，则有些浮动栅极的第一多晶硅层110中可能完全不存在晶粒之间的缝隙。这样的浮动栅极就会具有较低的氮掺质浓度以及较低的电阻值。换言之，这些浮动栅极可能存在无法控制的差异。如此一来，将会降低非挥发性存储器装置100的良品率及可靠度。随着存储器装置的小型化，此一问题将显得更为严重。
为了改善上述问题，本发明的非挥发性存储器装置100可视需要控制第一晶粒尺寸与浮动栅极的宽度的相对关系。如图1G所示，以W1表示浮动栅极的宽度。在一些实施中，第一晶粒尺寸对浮动栅极的宽度W1的比值为0.05-0.95。在一些实施中，第一晶粒尺寸对浮动栅极宽度W1的比值为0.35-0.75。
此外，为了更进一步改善非挥发性存储器装置100的效能，可将本发明的非挥发性存储器装置100的第一氮化物薄膜131的深度控制在特定的范围。
在一些实施例中，如图1G所示，第一氮化物薄膜131的最大深度为D1，第一多晶硅层110的顶表面的深度为第二深度D2，第二深度D2减去最大深度D1的差值为ΔD。在一些实施例中，ΔD为正值，亦即，第一氮化物薄膜131的最低部分高于第一多晶硅层110的顶表面。若最大深度D1的值太大，则第一氮化物薄膜131太接近穿隧氧化层104。如此一来，容易发生过度程序化的问题。反之，若最大深度D1的值太小，则第二沟槽123太浅，ΔD太大。如此一来，容易发生过度擦除的问题，使非挥发性存储器装置100的阈值电压的变异性提高，进而降低装置的可靠度与耐久性。随着存储器装置的小型化，上述问题将显得更为严重。
为了改善上述问题，可视需要控制第一氮化物薄膜131的深度与第一多晶硅层110顶表面的深度的相对关系。在一些实施中，上述差值ΔD为5nm-50nm。在一些实施中，上述差值ΔD为10nm-30nm。
为了进一步验证第一氮化物薄膜、第二氮化物薄膜与注入N2 +离子的优点，本案发明人进行了实验。图5绘示出比较例(A)及实施例(A)的非挥发性存储器装置的阈值电压变异性的实验结果。
实施例(A)是依照上述图1A到图1G所说明的相关步骤而制造非挥发性存储器装置，所得到的非挥发性存储器装置可包括如图1G所示的结构。比较例(A)的非挥发性存储器装置依照与实施例(A)相似的步骤而制造，差别在于比较例(A)并未进行N2 +离子注入，且并未形成第一氮化物薄膜、第二氮化物薄膜。对实施例(A)与比较例(A)的非挥发性存储器装置分别进行程序化/擦除的操作105次，测定阈值电压，并将阈值电压的最大值与最小值的差异值(以下简称阈值电压的差异值)的统计结果显示于图5。
在图5中，若阈值电压的差异值越大，代表阈值电压的变异性越大。换言之，非挥发性存储器装置的可靠度越差。另一方面，若阈值电压的平均差异值超过3000mV，则视为无法通过耐久性实验。
请参照图5，对比较例(A)的非挥发性存储器装置而言，阈值电压的平均差异值为约3800mV，即无法通过耐久性实验。对实施例(A)的非挥发性存储器装置而言，阈值电压的平均差异值为约2800mV，代表通过耐久性实验。
由以上实验结果可证明，本发明的非挥发性存储器装置100能够明显改善或解决上述过度程序化与过度擦除的问题，进而能够改善非挥发性存储器装置的阈值电压，并且大幅改善装置的良品率与耐久性。
图2为本发明另一些实施例的非挥发性存储器装置200的剖面示意图。图2与图1相似，差别在于在形成第一氮化物薄膜131之前，先形成第三多晶硅层150于第二多晶硅层120之上。图2与图1中相同的元件使用相同的标号表示。为了简化说明，关于相同于图1的元件及其形成工艺步骤，在此不再赘述。
在一些实施例中，可在形成经掺杂的第二多晶硅层120之后，停止供应掺杂气体，继续进行临场沉积工艺(即，第三沉积工艺)，以形成未经掺杂的第三多晶硅层150于第二多晶硅层120上。
由于第三多晶硅层150中没有掺质(例如，磷掺质)的存在，因此第三多晶硅层150也可作为盖层或阻挡层，阻挡第二多晶硅层中磷掺质的逸散，并且减少因磷掺质的逸散而在第二多晶硅层120的表面产生突起。如此一来，可更进一步提升非挥发性存储器装置的可靠度与耐久性。在一些实施中，第三多晶硅层150的厚度为1nm-50nm。
综上所述，本发明实施例所提供的非挥发性存储器装置及其制造方法的优点至少包括：
(1)使用高含量的N2 +离子作为离子源，使氮掺质集中于第一多晶硅层的表面。因此，能够明显改善或解决过度程序化与过度擦除的问题，进而能够大幅改善非挥发性存储器装置的可靠度与耐久性。
(2)形成第一氮化物薄膜及第二氮化物薄膜，以阻挡磷掺质的逸散，并且减少在第二多晶硅层的表面产生突起。因此，能够降低非挥发性存储器装置的阈值电压的变异性，进而改善装置的可靠度与耐久性。
(3)可在穿隧氧化物层与基板中视需要掺杂氮掺质，以进一步地阻挡磷掺质。因此，能够更进一步改善改善非挥发性存储器装置的阈值电压、可靠度与耐久性。
(4)可视需要形成第三多晶硅层150，以进一步阻挡磷掺质的逸散及第二多晶硅层120表面的突起。因此，能够更进一步提升非挥发性存储器装置的可靠度与耐久性。
(5)使用N2 +离子作为离子源的离子注入工艺可轻易地整合于既有的非挥发性存储器装置工艺中，而不需要大幅修改或是更换工艺及/或生产设备，对于生产成本的影响很小。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (18)

1.一种非挥发性存储器装置，其特征在于，包括：
一穿隧氧化物层，形成于一基板上；
一浮动栅极，形成于该穿隧氧化物层上，其中该浮动栅极包括：
一第一多晶硅层，包括多个具有第一晶粒尺寸的第一多晶硅晶粒；
一第二多晶硅层，形成于该第一多晶硅层上，包括多个具有第二晶粒尺寸的第二多晶硅晶粒，其中该第二晶粒尺寸大于该第一晶粒尺寸，且其中该第二多晶硅层包括一掺质；以及
一氮掺质，形成于第一多晶硅层中且位于多个该第一多晶硅晶粒之间的缝隙中，其中该氮掺质为N2 +离子；
一介电层，形成于该浮动栅极上，其中该介电层包括：
一第一氮化物薄膜，顺应性地形成且覆盖于该浮动栅极上；以及
一氧化物层/氮化物层/氧化物层结构，顺应性地形成于该第一氮化物薄膜上；以及
一控制栅极，形成于该介电层上。
2.如权利要求1所述的非挥发性存储器装置，其特征在于，该介电层更包括一第二氮化物薄膜，顺应性地形成于该氧化物层/氮化物层/氧化物层结构上。
3.如权利要求1所述的非挥发性存储器装置，其特征在于，该第二多晶硅层的厚度大于该第一多晶硅层的厚度。
4.如权利要求1所述的非挥发性存储器装置，其特征在于，该第一晶粒尺寸为1nm-70nm。
5.如权利要求1所述的非挥发性存储器装置，其特征在于，该浮动栅极具有一宽度，且该第一晶粒尺寸对该宽度的比值为0.05-0.95。
6.如权利要求1所述的非挥发性存储器装置，其特征在于，该掺质为磷，且该掺质的浓度为1020atoms/cm3-1022atoms/cm3。
7.如权利要求2所述的非挥发性存储器装置，其特征在于，该第一氮化物薄膜的厚度为
Figure FDA0002710733910000011
且第二氮化物薄膜的厚度为
Figure FDA0002710733910000012
8.如权利要求1所述的非挥发性存储器装置，其特征在于，该第一氮化物薄膜的氮浓度为1021atoms/cm3-1023atoms/cm3。
9.如权利要求1所述的非挥发性存储器装置，其特征在于，该氮掺质更形成于该第二多晶硅层中，且该氮掺质的浓度分布在该基板、该第一多晶硅层与该第二多晶硅层中包括一第一波峰、一第二波峰与一第三波峰，该第一波峰位于该第一多晶硅层中，该第二波峰位于该基板中，该第三波峰位于该第二多晶硅层，且该氮掺质在该第三波峰的浓度不大于在该第一波峰与该第二波峰的浓度。
10.如权利要求9所述的非挥发性存储器装置，其特征在于，该氮掺质在该第一波峰的浓度除以该氮掺质在该第三波峰的浓度介于102至105之间。
11.如权利要求9所述的非挥发性存储器装置，其特征在于，该氮掺质的浓度分布在该第二多晶硅层中更包括一第四波峰，且该氮掺质在该第四波峰的浓度除以该氮掺质在该第三波峰的浓度不大于1。
12.如权利要求1所述的非挥发性存储器装置，其特征在于，更包括将多个该浮动栅极相互隔离的隔离结构，其中该第一氮化物薄膜具有最大深度，其中该最大深度是自位于该第二多晶硅层的顶表面上的该第一氮化物薄膜的底表面至位于该隔离结构上的该第一氮化物薄膜的底表面的垂直距离，且该第一多晶硅层的顶表面至该第二多晶硅层的顶表面的距离为第二深度，且其中该第二深度减去该最大深度的差值为5nm-50nm。
13.一种非挥发性存储器装置的制造方法，其特征在于，包括：
形成一穿隧氧化物层于一基板上；
形成一浮动栅极于该穿隧氧化物层上，其中形成该浮动栅极包括：
进行一第一沉积工艺，以形成一第一多晶硅层于该穿隧氧化物层上，其中该第一多晶硅层为未经掺杂的多晶硅层；
进行一离子注入工艺，以将包括N2的杂质注入于该第一多晶硅层的表面，其中该包括N2的杂质为N2+离子；
进行一第二沉积工艺，以形成一第二多晶硅层于该第一多晶硅层上，其中该第二多晶硅层为受到一掺质掺杂的多晶硅层；以及
进行一热处理工艺，以在该第一多晶硅层中形成多个具有第一晶粒尺寸的第一多晶硅晶粒，且在该第二多晶硅层中形成多个具有第二晶粒尺寸的第二多晶硅晶粒，其中该第二晶粒尺寸大于该第一晶粒尺寸；
形成一介电层于该浮动栅极上；以及
形成一控制栅极于该介电层上。
14.如权利要求13所述的非挥发性存储器装置的制造方法，其特征在于，该离子注入工艺使用99％以上的N2 +作为一离子源。
15.如权利要求13所述的非挥发性存储器装置的制造方法，其特征在于，其中形成该介电层于该浮动栅极上包括：
在该浮动栅极的表面形成一第一氮化物薄膜；以及
顺应性地形成一氧化物层/氮化物层/氧化物层结构于该氮化物薄膜上。
16.如权利要求15所述的非挥发性存储器装置的制造方法，其特征在于，其中形成该介电层于该浮动栅极上更包括：顺应性地形成一第二氮化物薄膜于该氧化物层/氮化物层/氧化物层结构上。
17.如权利要求13所述的非挥发性存储器装置的制造方法，其特征在于，该第二沉积工艺包括一临场掺杂工艺，且该临场掺杂工艺掺杂磷作为该掺质。
18.如权利要求13所述的非挥发性存储器装置的制造方法，其特征在于，在进行该第二沉积工艺之后，更包括进行一第三沉积工艺，以形成一第三多晶硅层于该第二多晶硅层上，其中该第三多晶硅层为未经掺杂的多晶硅层。
CN201710803384.4A 2017-09-08 2017-09-08 非挥发性存储器装置及其制造方法 Active CN109494224B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710803384.4A CN109494224B (zh) 2017-09-08 2017-09-08 非挥发性存储器装置及其制造方法
US16/124,723 US10720533B2 (en) 2017-09-08 2018-09-07 Non-volatile memory device and method for manufacturing the same
US16/897,508 US10840382B2 (en) 2017-09-08 2020-06-10 Non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710803384.4A CN109494224B (zh) 2017-09-08 2017-09-08 非挥发性存储器装置及其制造方法

Publications (2)

Publication Number Publication Date
CN109494224A CN109494224A (zh) 2019-03-19
CN109494224B true CN109494224B (zh) 2020-12-01

Family

ID=65632030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710803384.4A Active CN109494224B (zh) 2017-09-08 2017-09-08 非挥发性存储器装置及其制造方法

Country Status (2)

Country Link
US (2) US10720533B2 (zh)
CN (1) CN109494224B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494224B (zh) * 2017-09-08 2020-12-01 华邦电子股份有限公司 非挥发性存储器装置及其制造方法
CN110289260B (zh) * 2019-06-21 2021-10-19 上海华力微电子有限公司 闪存的制造方法、闪存储器及光罩掩膜版
US11309433B2 (en) * 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof
CN113471203B (zh) * 2020-03-31 2023-11-28 华邦电子股份有限公司 存储器结构及其制造方法
US11362176B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company Limited RFSOI semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same
TWI749678B (zh) * 2020-08-03 2021-12-11 力晶積成電子製造股份有限公司 記憶元件及其形成方法
US20220093619A1 (en) * 2020-09-18 2022-03-24 Winbond Electronics Corp. Memory structure and method of manufacturing the same
US20230140646A1 (en) * 2021-11-03 2023-05-04 Winbond Electronics Corp. Semiconductor structure and method of forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298447A (en) * 1993-07-22 1994-03-29 United Microelectronics Corporation Method of fabricating a flash memory cell
US5514902A (en) * 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma
US5885877A (en) * 1997-04-21 1999-03-23 Advanced Micro Devices, Inc. Composite gate electrode incorporating dopant diffusion-retarding barrier layer adjacent to underlying gate dielectric
US6380055B2 (en) * 1998-10-22 2002-04-30 Advanced Micro Devices, Inc. Dopant diffusion-retarding barrier region formed within polysilicon gate layer
US6440829B1 (en) * 1998-12-30 2002-08-27 Agere Systems Guardian Corp. N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure
US6127227A (en) * 1999-01-25 2000-10-03 Taiwan Semiconductor Manufacturing Company Thin ONO thickness control and gradual gate oxidation suppression by b. N.su2 treatment in flash memory
US6153470A (en) * 1999-08-12 2000-11-28 Advanced Micro Devices, Inc. Floating gate engineering to improve tunnel oxide reliability for flash memory devices
JP3587100B2 (ja) 1999-09-17 2004-11-10 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US6455372B1 (en) * 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
JP3883470B2 (ja) 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
KR100768500B1 (ko) * 2002-06-26 2007-10-19 세미이큅, 인코포레이티드 반도체 디바이스의 통합부로서 반도체 기판에 초박막접합을 형성하는 방법
KR100576503B1 (ko) * 2003-01-07 2006-05-10 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성 방법
KR100554830B1 (ko) * 2003-06-05 2006-02-22 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2007165401A (ja) * 2005-12-09 2007-06-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR20090122860A (ko) 2008-05-26 2009-12-01 주성엔지니어링(주) 폴리실리콘막 및 그 형성 방법, 이를 이용한 플래쉬 메모리소자 및 그 제조 방법
KR101053988B1 (ko) * 2008-12-26 2011-08-04 주식회사 하이닉스반도체 불휘발성 메모리 소자의 게이트 패턴 및 그 형성방법
KR101085626B1 (ko) * 2009-01-21 2011-11-22 주식회사 하이닉스반도체 플래시 메모리 소자의 형성방법
KR101094554B1 (ko) * 2009-06-08 2011-12-19 주식회사 하이닉스반도체 불휘발성 메모리 소자의 제조방법
KR101194884B1 (ko) * 2010-07-23 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
US20120043600A1 (en) * 2010-08-18 2012-02-23 Van Der Vegt Henderikus Albert Floating-Gate Device and Method Therefor
JP6081816B2 (ja) 2013-02-26 2017-02-15 ルネサスエレクトロニクス株式会社 半導体装置、及びその製造方法
CN106486485A (zh) * 2015-08-31 2017-03-08 旺宏电子股份有限公司 存储器元件及其制造方法
US10643852B2 (en) * 2016-09-30 2020-05-05 Semiconductor Components Industries, Llc Process of forming an electronic device including exposing a substrate to an oxidizing ambient
US20180366573A1 (en) * 2017-06-15 2018-12-20 Macronix International Co., Ltd. Semiconductor device, memory device and manufacturing method of the same
CN109494224B (zh) * 2017-09-08 2020-12-01 华邦电子股份有限公司 非挥发性存储器装置及其制造方法

Also Published As

Publication number Publication date
US10840382B2 (en) 2020-11-17
US20190081177A1 (en) 2019-03-14
CN109494224A (zh) 2019-03-19
US10720533B2 (en) 2020-07-21
US20200303557A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
CN109494224B (zh) 非挥发性存储器装置及其制造方法
US10103160B2 (en) Semiconductor structures including dielectric materials having differing removal rates
EP1923909B1 (en) Charge trapping memory device and manufacturing method thereof
US7514742B2 (en) Recessed shallow trench isolation
US20060273377A1 (en) Nonvolatile memory device and method of manufacturing the same
US8716155B2 (en) Method to enhance charge trapping
US9252154B2 (en) Non-volatile memory with silicided bit line contacts
US8580662B2 (en) Manufacture method of a split gate nonvolatile memory cell
US7449384B2 (en) Method of manufacturing flash memory device
US7492006B2 (en) Semiconductor transistors having surface insulation layers and methods of fabricating such transistors
US20070007583A1 (en) Gate structure and related non-volatile memory device and method
US8330207B2 (en) Flash memory device including multilayer tunnel insulator and method of fabricating the same
TWI688079B (zh) 非揮發性記憶體裝置及其製造方法
CN102903638B (zh) 半导体器件及其制造方法
KR100611079B1 (ko) 불휘발성 메모리 장치의 게이트 스페이서 형성 방법
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US7763930B2 (en) Semiconductor device and manufacturing method thereof
US7432178B2 (en) Bit line implant
US6184084B1 (en) Method to elimate silicide cracking for nand type flash memory devices by implanting a polish rate improver into the second polysilicon layer and polishing it
TW201635350A (zh) 製造半導體裝置的方法
CN113327848A (zh) 闪存器件及其制造方法
KR20120015962A (ko) 터널 절연층，비휘발성 메모리 소자，및 그 제조 방법
KR19990086477A (ko) 이피롬 셀 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant