KR20120015962A - 터널 절연층，비휘발성 메모리 소자，및 그 제조 방법 - Google Patents
터널 절연층，비휘발성 메모리 소자，및 그 제조 방법 Download PDFInfo
- Publication number
- KR20120015962A KR20120015962A KR1020100078538A KR20100078538A KR20120015962A KR 20120015962 A KR20120015962 A KR 20120015962A KR 1020100078538 A KR1020100078538 A KR 1020100078538A KR 20100078538 A KR20100078538 A KR 20100078538A KR 20120015962 A KR20120015962 A KR 20120015962A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- tunnel
- insulating
- isolation region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000009413 insulation Methods 0.000 title claims description 80
- 239000000758 substrate Substances 0.000 claims abstract description 38
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 16
- -1 nitrogen ion Chemical class 0.000 claims abstract description 13
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 52
- 238000003860 storage Methods 0.000 claims description 29
- 230000000903 blocking effect Effects 0.000 claims description 23
- 150000004767 nitrides Chemical group 0.000 claims description 20
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 247
- 230000014759 maintenance of location Effects 0.000 description 16
- 230000015654 memory Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 본 발명은 터널 절연층, 비휘발성 메모리 소자, 및 그 제조 방법에 관한 것이다. 보다 상세하게는 비휘발성 메모리 소자의 프로그램/소거 특성을 개선시키고 리텐션 특성을 강화시킬 수 있는 터널 절연층, 비휘발성 메모리 소자, 및 그 제조 방법에 관한 것이다.본 발명은 (a) 기판 상부에 절연층을 형성하는 단계; (b) 상기 절연층에 이온을 주입하여 상기 절연층 내부에 이온 도핑층을 형성하는 단계; 및 (c) 내부에 상기 이온 도핑층이 형성된 상기 절연층을 어닐링(annealing)하여 상기 절연층 내부에 절연층 분리 영역을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면 터널 절연층 내부에 질소 이온을 주입한 후 어닐링에 의해 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역을 형성함으로써 비휘발성 메모리 소자에 적용하는 경우 소거 특성을 개선하고, 누설 전류를 현저하게 감소할 수 있으며, 리텐션 특성을 향상시키는 것이 가능한 효과를 갖는다.
Description
본 발명은 터널 절연층, 비휘발성 메모리 소자, 및 그 제조 방법에 관한 것이다. 보다 상세하게는 비휘발성 메모리 소자의 프로그램/소거 특성을 개선시키고 리텐션 특성을 강화시킬 수 있는 터널 절연층, 비휘발성 메모리 소자, 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 메모리의 경우 크게 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory)로 구분된다. 휘발성 메모리의 대부분은 DRAM(Dynamic Random Access Memory)과 SRAM(Static Random Access Memory) 등의 RAM이 차지하고 있으며, 이러한 RAM의 경우 전원 인가시 데이터의 입력과 보존이 가능한 반면 전원 제거시 데이터가 휘발되어 보존이 불가능한 특성을 갖는다.
반면, 비휘발성 메모리의 대부분을 차지하는 ROM(Read Only Memory)의 경우 전원 인가 시 데이터가 입력되면 전원을 제거한 경우에도 입력된 데이터가 보존되는 특성을 갖는다.
또한, 비휘발성 메모리 중 EEPROM(Electrically Erasable Programmable Read Only Memory)의 경우 전위 우물(potential well)을 이용하여 기억 특성을 구현하는 플로팅 게이트(floating gate) 계열과 유전막 벌크, 유전막-유전막 계면, 및 유전막-반도체 계면에 존재하는 트랩(trap)을 이용하여 기억 특성을 구현하는 MONOS/SONOS(Metal/Silicon ONO Semiconductor) 구조를 갖는 유전막이 2중 또는 3중으로 적층된 MIS(Metal Insulator Semiconductor) 계열로 구분된다.
비휘발성 메모리의 경우 동작 속도를 좌우하는 프로그램(program)/소거(erase) 특성과 얼마나 오랫동안 데이터를 보관할 수 있는지를 나타내는 리텐션(retension) 특성이 성능을 좌우하는 중요한 특성이며, 이러한 프로그램/소거 특성과 리텐션 특성에 가장 큰 영향을 미치는 부분은 데이터를 이동시키는 통로 역할을 하는 터널 절연층으로써, 터널 절연층의 경우 데이터를 효과적으로 이동시킬 수 있어야 한다.
일반적으로, 터널 절연층의 두께를 줄이는 경우 비휘발성 메모리 소자의 동작 속도를 좌우하는 프로그램(program)/소거(erase) 특성이 개선되는 반면 리텐션(retension) 특성이 저하되는 문제점이 발생하며, 터널 절연층의 두께를 늘리는 경우 리텐션 특성이 강화되는 반면 프로그램/소거 특성이 저하되는 문제점이 발생한다.
또한, 프로그램/소거 동작이 반복적으로 이루어지면 터널 절연층의 열화 현상이 발생하여 터널 절연층이 제 역할을 수행하지 못하게 되는 문제점이 발생한다.
따라서, 이러한 문제점들을 해결하기 위하여 비휘발성 메모리의 제조에 있어서 터널 절연막의 두께는 가능한 얇게 형성하여 프로그램/소거 특성을 향상시키면서 리텐션 특성을 개선하기 위한 방법으로써, 산화(Oxidation) 공정에 의해 기판 상부에 산화막을 성장시킨 후 산화막에 대하여 N2O 또는 NO 가스를 이용한 어닐링(Annealing) 공정을 수행하여 터널 절연막과 기판의 계면에 질소를 분포시키는 방법이 사용되었다.
그러나, 상기 방법의 경우 만족스러운 브레이크 다운 전압(breakdown voltage) 또는 누설전류(leakage current) 특성의 확보가 용이하지 못하며, 리텐션(retension) 특성의 개선이 만족스러울 만큼 이루어지지 못하는 문제점이 있었다.
또한, 비휘발성 메모리 중 MIS(Metal Insulator Semiconductor) 계열의 경우 터널 절연층을 터널 산화막, 질화막, 산화막, 및 전하 저장층의 순서로 적층시켜 구성한 MONONOS/SONONOS(Metal/Silicon-Oxide-Nitride-Oxide-Nitride-Oxide Semiconductor) 구조를 갖도록 하여 리텐션 특성을 개선시키는 방법을 사용하였으나, 상기 방법의 경우에도 비휘발성 메모리를 제조하기 위한 공정수와 제조 시간이 증가하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로 터널 절연층이 산화막 내부에 질소-규소(Si-N) 결합을 포함하는 질화 영역인 절연층 분리 영역을 갖도록 형성하여 절연층 분리 영역에 의해 소거(erase) 특성을 개선시키고, 터널 절연층 내부 전하의 트랩 밀도를 감소시켜 누설전류(leakage current)를 줄이며, 리텐션(retension) 특성을 향상시킬 수 있는 터널 절연층, 비휘발성 메모리 소자, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 터널 절연층 형성 방법은 (a) 기판 상부에 절연층을 형성하는 단계; (b) 상기 절연층에 이온을 주입하여 상기 절연층 내부에 이온 도핑층을 형성하는 단계; 및 (c) 내부에 상기 이온 도핑층이 형성된 상기 절연층을 어닐링(annealing)하여 상기 절연층 내부에 절연층 분리 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시예에 따른 터널 절연층은 기판 상부에 형성되는 제1 절연층; 상기 제1 절연층 상부에 형성되는 제2 절연층; 및 상기 제1 절연층과 상기 제2 절연층 사이에 형성되어 상기 제1 절연층과 상기 제2 절연층이 에너지 밴드 차이를 갖도록 하는 절연층 분리 영역을 포함하는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자는 기판 상부에 형성되며 내부에 절연층 분리 영역이 형성된 터널 절연층; 상기 터널 절연층 상부에 형성되는 전하 저장층; 상기 전하 저장층 상부에 형성되는 전하 차단층; 및 상기 전하 차단층 상부에 형성되는 게이트 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조 방법은 (a) 기판 상부에 내부에 절연층 분리 영역이 형성된 터널 절연층을 형성하는 단계; (b) 상기 터널 절연층 상부에 전하 저장층을 형성하는 단계; (c) 상기 전하 저장층 상부에 전하 차단층을 형성하는 단계; (d) 상기 전하 차단막 상부에 게이트 전극 구성을 위한 게이트 물질층을 형성하는 단계; 및 (e) 미리 결정된 패턴에 따라 상기 게이트 물질층, 상기 전하 차단층, 상기 전하 저장층, 및 상기 터널 절연층을 순차적으로 식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자는 기판 상부에 형성되며 내부에 절연층 분리 영역이 형성되는 터널 절연층; 상기 터널 절연층 상부에 형성되는 플로팅 게이트; 상기 플로팅 게이트 상부에 형성되는 유전층; 및 상기 유전층 상부에 형성되는 컨트롤 게이트를 포함하는 것을 특징으로 한다.
본 발명에 의하면 터널 절연층 내부에 질소 이온을 주입한 후 어닐링에 의해 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역을 형성함으로써 비휘발성 메모리 소자에 적용하는 경우 소거 특성을 개선하고, 누설 전류를 현저하게 감소할 수 있으며, 리텐션 특성을 향상시키는 것이 가능한 효과를 갖는다.
도 1은 본 발명의 바람직한 실시예에 따른 터널 절연층의 단면도,
도 2는 본 발명의 바람직한 실시예에 다른 터널 절연층 제조 방법의 순서도,
도 3과 도 4는 본 발명의 바람직한 실시예에 따른 터널 절연층 제조 방법에 대한 참고도,
도 5는 본 발명의 바람직한 실시예에 따른 터널 절연층 내부에 대한 질소 농도 그래프,
도 6은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 단면도,
도 7은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법의 순서도,
도 8 내지 도 12는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에 대한 참고도,
도 13은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 소거 특성 그래프,
도 14는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 리텐션 특성 그래프,
도 15는 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자의 단면도,
도 16은 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조 방법에 대한 순서도, 및
도 17 내지 도 20은 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에 대한 참고도이다.
도 2는 본 발명의 바람직한 실시예에 다른 터널 절연층 제조 방법의 순서도,
도 3과 도 4는 본 발명의 바람직한 실시예에 따른 터널 절연층 제조 방법에 대한 참고도,
도 5는 본 발명의 바람직한 실시예에 따른 터널 절연층 내부에 대한 질소 농도 그래프,
도 6은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 단면도,
도 7은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법의 순서도,
도 8 내지 도 12는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에 대한 참고도,
도 13은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 소거 특성 그래프,
도 14는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 리텐션 특성 그래프,
도 15는 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자의 단면도,
도 16은 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조 방법에 대한 순서도, 및
도 17 내지 도 20은 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에 대한 참고도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 첨가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 실시될 수 있음은 물론이다.
도 1은 본 발명의 바람직한 실시예에 따른 터널 절연층의 단면도이다.
도 1에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 터널 절연층(1)은 제1 절연층(20), 절연층 분리 영역(30), 및 제2 절연층(40)을 포함한다.
제1 절연층(20)은 실리콘 기판 또는 유리 기판인 기판(10) 상부에 형성되며 실리콘 산화물로 구성될 수 있다.
제2 절연층(40)은 제1 절연층(20) 상부에 형성되며 실리콘 산화물로 구성될 수 있다.
절연층 분리 영역(30)은 제1 절연층(20)과 제2 절연층(40) 사이에 형성되며 규소-질소(Si-N) 결합을 포함하는 질화 영역일 수 있다.
본 발명의 바람직한 실시예에 따른 터널 절연층(1)은 각각 실리콘 산화물로 구성된 제1 절연층(20)과 제2 절연층(40) 사이에 규소-질소(Si-N) 결합을 갖는 질화 영역인 절연층 분리 영역(30)이 형성된 구조로써 이에 따라 터널 절연층(1) 내부에서 절연층 분리 영역(30)과 컨덕션 밴드 및 밸런스 밴드의 에너지 밴드 차이가 발생하게 된다.
따라서, 본 발명의 바람직한 실시예에 따른 터널 절연층(1)을 비휘발성 메모리 소자에 적용되는 경우 프로그램(program)/소거(erase) 속도 를 개선할 수 있고, 절연층 분리 영역(30)에 의해 제1 절연층(20)과 제2 절연층(40)이 분리됨으로써 프로그램/소거 동작 시 주입되는 전자와 정공들에 의해 터널 절연층(1)이 파괴되는 것을 방지하며, 리텐션(retension) 특성의 신뢰성을 개선시킬 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 터널 절연층의 제조 방법, 도 3 내지 도 4는 본 발명의 바람직한 실시예에 따른 터널 절연층 제조 방법에 대한 참고도이다.
도 2에 도시된 바와 같이 S10에서 기판(10) 상부에 절연층(20a)을 형성한다.(도 3)
이때, 절연층(20a)은 실리콘 산화물로 구성될 수 있고, 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition:LPCVD)법, 습식 산화(Wet Oxidation)법, 또는 열 산화(Thermal Oxidation)법 등으로 형성될 수 있다.
S20에서 절연층(20a)에 내부에 이온을 주입하여 절연막(20a) 내부, 다시 말해서 제1 절연층(20)과 제2 절연층(40) 사이에 이온 주입층(30a)을 형성한다.(도 4)
이때, 주입되는 이온은 소스 가스로 N2, NH4, 또는 NH3를 사용하는 질소 이온일 수 있고, 상기 이온 주입은 상기 질소 이온의 주입량을 2E12 내지 2E16 ions/cm2으로 하며, 이온 주입 에너지를 0.5KeV 내지 15KeV로 하여 이루어질 수 있다.
S30에서 절연층(20a) 내부 다시 말해서 제1 절연층(20)과 제2 절연층(40) 사이에 이온 주입층(30a)이 형성된 상태에서 어닐링(annealing)을 실시하여 이온 주입층(30a)이 규소-질소(Si-N) 결합을 포함하는 질화 영역인 절연층 분리 영역(30)을 형성하도록 하면 종료가 이루어진다.
여기에서, 어닐링이란 특정 물질을 일정한 온도로 가열한 다음 천천히 식혀 내부 조직을 고르게 하고 응력을 제거하는 열처리 방식을 의미하며, S30에서 상기 어닐링은 Ar, N2, NO, N2O, 및 NH3로 이루어진 군으로부터 적어도 하나의 가스가 제공되는 분위기에서 400도 내지 1200도의 온도로 수초 내지 수십 시간 동안 열처리하여 이루어질 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 터널 절연층 내부에 대한 질소 농도 그래프이다.
도 5를 참조하면 본 발명의 바람직한 실시예에 따른 터널 절연층(1)의 경우 특정 깊이에서 질소 피크(nitrogen peak) 구조를 갖는 질화 영역인 절연층 분리 영역(30)이 형성된 것을 확인할 수 있다.
도 6은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 단면도 이다.
도 6에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자(100)는 기판(110), 터널 절연층(120), 전하 저장층(130), 전하 차단층(140), 및 게이트 전극(150)을 포함한다.
기판(110)은 실리콘 기판 또는 유리 기판일 수 있고, 터널 절연층(120)은 기판(110) 상부에 형성되며 기판(110) 상부에 형성되는 제1 절연층(122), 제1 절연층(122) 상부에 형성되는 절연층 분리 영역(124), 및 절연층 분리 영역(124) 상부에 형성되는 제2 절연층(126)을 포함한다.
이때, 제1 절연층(122)과 제2 절연층(126)은 실리콘 산화물일 수 있고, 절연층 분리 영역(124)은 규소-질소(Si-N) 결합을 포함하는 질화 영역일 수 있다.
전하 저장층(130)은 터널 절연막(120) 상부 다시 말해서 제2 절연층(126) 상부에 형성되고, 전하 차단층(140)은 전하 저장층(130)은 상부에 형성된다.
이때, 전하 저장층(130)은 전하 저장을 위해 전자 또는 정공이 트랩될 수 있는 에너지 준위를 갖고 트랩된 전하가 전하 차단층(140) 과 터널 절연층(120)에 의해 가두어질 수 있는 에너지 밴드 구조를 가질 수 있는 질화물, 실리콘 질화물, 또는 금속 산화물로 구성될 수 있다.
또한, 전하 차단층(140)은 전하 저장층(130)과 게이트 전극(150) 사이의 절연을 위해 형성되며, 전하 저장층(130)에서 트랩된 전하를 가둘 수 있는 에너지 밴드 구조를 갖는 동시에 커플링 비율을 높일 수 있는 실리콘 산화물 또는 금속 산화물로 구성될 수 있다.
게이트 전극(150)은 전하 차단층(140) 상부에 형성되며 비휘발성 메모리 소자의 프로그램/소거 동작을 위한 전압이 인가되는 부분의 도전층으로써 다결정 실리콘, 금속, 또는 금속 산화물로 구성될 수 있다.
도 7은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제작 방법에 대한 순서도, 도 8 내지 12는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제작 방법에 대한 참고도이다.
도 7에 도시된 바와 같이 S100a에서 기판(110)의 상부에 내부에 절연층 분리영역(124)이 형성된 터널 절연층(120)을 형성한다.(도 8)
이때, 터널 절연층(120)은 기판(110) 상부에 형성되며 실리콘 산화막으로 구성된 제1 절연층(122), 제1 절연층(122) 상부에 형성되며 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역(124), 및 절연층 분리 영역(124) 상부에 형성되며 실리콘 산화막으로 구성된 제2 절연층(126)을 포함하며, 제1 절연층(122), 절연층 분리 영역(124), 및 제2 절연층(126)을 형성하는 상세 과정은 위에서 설명한바 있으므로 생략하도록 한다.
S200a에서 터널 절연층(120) 상부 다시 말해서 제2 절연층(126) 상부에 전하 저장층(130)을 형성한다.(도 9)
이때, 전하 저장층(130)은 원자층 증착법, 화학 기상 증착법, 또는 물리 기상 증착법에 의해 형성할 수 있다.
S300a에서 전하 저장층(130) 상부에 전하 차단층(140)을 형성한다.(도 10)
이때, 절연층 분리 영역(124) 형성을 위한 질소 이온 주입과 어닐링 공정의 경우 기판(110) 상부에 터널 절연층(120)을 형성하는 단계에서 수행하는 것이 바람직하나, 터널 절연층(120) 상부에 전하 저장층(130)을 형성한 후, 또는 전하 저장층(130) 상부에 전하 차단층(140)을 형성한 후 절연층 분리 영역(124) 형성을 위한 질소 이온 주입과 어닐링 공정을 수행하는 것이 또한 가능하다.
S400a에서 전하 차단층(140) 상부에 게이트 전극 구성을 위한 게이트 도전층(150a)을 형성한다.(도 11)
이때, 게이트 도전층(150a)은 단일 층으로 형성하거나 또는 복수의 도전층을 적층하여 형성할 수 있다.
S500a에서 미리 결정된 패턴에 따라 게이트 도전층(150a)을 식각하여 게이트 전극(150)을 구성하고, 전하 차단층(140), 전하 저장층(130), 및 터널 절연층(120)을 순차적으로 식각하면 종료가 이루어진다.
이때, S500a에서 게이트 도전층(150a), 전하 차단층(140), 전하 저장층(130), 및 터널 절연층(120)에 대한 식각은 도 12에 도시된 바와 같이 게이트 도전층(150a) 상부에 하드 마스크층(160)을 형성하고 하드 마스크층(160) 상부에 감광막 패턴(170)을 형성한 후 감광막 패턴(170)을 식각 장벽으로 하여 하드 마스크층(160), 게이트 도전층(150a), 전하 차단층(140), 전하 저장층(130), 및 터널 절연층(120)을 식각하는 방식으로 이루어질 수 있다.
도 13은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 소거 특성 그래프, 도 14는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 리텐션 특성 그래프이다.
도 13의 그래프에서 터널 절연층(120) 내부에 3X1015ions/cm2의 질소 이온을 주입한 후 어닐링에 의해 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역(124)을 형성한 경우와 별도의 절연층 분리 영역을 형성하지 않은 터널 절연층의 소거 시간을 비교해보면 소거 동작 시 절연층 분리 영역(124)에 의해 발생되는 에너지 밴드 차이에 의해 기판(110)의 밸런스 밴드의 정공이 전하 저장층(130)으로 터널링되므로 소거 속도가 개선되는 것을 확인할 수 있다.
또한, 도 14의 그래프에서 터널 절연층(120) 내부에 3X1015ions/cm2의 질소 이온을 주입한 후 어닐링에 의해 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역(124)을 형성한 경우와 별도의 절연층 분리 영역을 형성하지 않은 터널 절연층의리텐션 특성을 비교해보면 규소-질소 결합을 포함하는 절연층 분리 영역(124)이 누설 전류(leakage current)를 현저히 감소시키므로 리텐션 열화가 개선되는 것을 확인할 수 있다.
도 15는 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자의 단면도이다.
도 15에 도시된 바와 같이 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 소자(200)는 기판(210), 터널 절연층(220), 플로팅 게이트(230), 유전층(240), 및 컨트롤 게이트(250)를 포함한다.
기판(210)은 실리콘 기판 또는 유리 기판일 수 있고, 기판(210) 상부에 형성되는 터널 절연층(220)은 기판(210) 상부에 형성되는 제1 절연층(222), 제1 절연층(222) 상부에 형성되는 절연층 분리 영역(224), 및 절연층 분리 영역(224) 상부에 형성되는 제2 절연층(226)을 포함한다.
플로팅 게이트(230)는 터널 절연층(220) 상부 다시 말해서 제2 절연층(226) 상부에 형성된다.
유전층(240)은 플로팅 게이트(230) 상부에 형성되고 컨트롤 게이트(250)는 유전층(240) 상부에 형성된다.
도 16은 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 제조 방법에 대한 순서도, 도 17 내지 도 20은 본 발명의 또다른 바람직한 실시예에 따른 비휘발성 메모리 제조 방법에 대한 참고도이다.
도 16에 도시된 바와 같이 S100b에서 기판(210) 상부에 내부에 절연층 분리 영역(224)이 형성된 터널 절연층(220)을 형성한다.(도 17)
이때, 터널 절연층(220)은 기판(210) 상부에 형성되고 실리콘 산화물로 구성된 제1 절연층(222), 제1 절연층(222) 상부에 형성되며 규소-질소 결합을 포함하는질화 영역인 절연층 분리 영역(224), 및 절연층 분리 영역(224) 상부에 형성되는 제2 절연층(226)을 포함하며, 제1 절연층(222), 절연층 분리 영역(224), 및 제2 절연층(226)을 형성하는 상세 과정은 위에서 설명한바 있으므로 생략하도록 한다.
S200b에서 터널 절연층(220) 상부 다시 말해서 제2 절연층(226) 상부에 플로팅 게이트 구성을 위한 제1 도전층(230a)을 형성한다.(도 18)
S300b에서 제1 도전층(230a) 상부에 유전층(240)을 형성한다.(도 19)
이때, 유전층(240)은 고유전율을 갖는 금속 산화물을 증착하거나 또는 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화막을 순차적으로 적층하여 형성할 수 있다.
S400b에서 유전층(240) 상부에 컨트롤 게이트 구성을 위한 제2 도전층(250a)을 형성한다.(도 20)
S500b에서 미리 결정된 패턴에 의해 제2 도전층(250a), 유전층(240), 플로팅 제1 도전층(230a), 및 터널 절연층(220)을 순차적으로 식각하면 종료가 이루어진다.
이때, S500b에서 제2 도전층(250a), 유전층(240), 제1 도전층(230a), 및 터널 절연층(220)에 대한 식각은 제2 도전층(250) 상부에 도 12에 도시된 바와 같이 하드 마스크층과 감광막 패턴층을 형성한 후 감광막 패턴층을 식각 장벽으로 하여 이루어질 수 있다.
본 발명의 터널 절연층은 실리콘 산화물로 구성된 절연층에 질소 이온을 주입한 후 열처리 방법의 일종인 어닐링을 수행하여 절연층 내부에 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역을 형성시킨 구조로써 절연층 분리 영역과 절연층 분리 영역에 의해 분리된 제1 절연층 및 제2 절연층에서 발생하는 컨덕션 밴드와 밸런스 밴드의 에너지 밴드 차이에 의해 비휘발성 메모리 소자에 적용하는 경우 프로그램/소거 스피드 특성을 개선하고, 누설 전류를 현저히 감소시켜 리텐션 특성을 개선하는 것이 가능해진다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경, 및 치환이 가능할 것이다. 따라서 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면들에 의해서 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
(1,120,220) : 터널 절연층 (10, 110, 210) : 기판
(20a) : 절연층 (20,122,222) : 제1 절연층
(30,124,224) : 절연층 분리 영역 (40,126,226) : 제2 절연층
(100, 200) : 비휘발성 메모리 소자 (130) : 전하 저장층
(140) : 전하 차단층 (150, 250) : 게이트 전극
(150a) : 게이트 도전층 (230) : 플로팅 전극
(230a) : 제1 도전층 (240) : 유전층
(250a) : 제2 도전층
(20a) : 절연층 (20,122,222) : 제1 절연층
(30,124,224) : 절연층 분리 영역 (40,126,226) : 제2 절연층
(100, 200) : 비휘발성 메모리 소자 (130) : 전하 저장층
(140) : 전하 차단층 (150, 250) : 게이트 전극
(150a) : 게이트 도전층 (230) : 플로팅 전극
(230a) : 제1 도전층 (240) : 유전층
(250a) : 제2 도전층
Claims (18)
- (a) 기판 상부에 절연층을 형성하는 단계;
(b) 상기 절연층에 이온을 주입하여 상기 절연층 내부에 이온 도핑층을 형성하는 단계; 및
(c) 내부에 상기 이온 도핑층이 형성된 상기 절연층을 어닐링(annealing)하여 상기 절연층 내부에 절연층 분리 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 터널 절연층 제조 방법. - 제 1항에 있어서,
상기 (a) 단계에서 상기 절연층은 실리콘 산화물로 구성되며, 저압 화학 기상 증착법, 습식 산화법, 또는 열 산화법으로 형성되는 것을 특징으로 하는 터널 절연층 제조 방법. - 제 2항에 있어서,
상기 (b) 단계에서 상기 주입되는 이온은 질소 이온이며, 상기 (c) 단계에서 상기 절연층 분리 영역은 상기 어닐링에 의한 규소-질소(Si-N) 결합을 포함하는 질화 영역인 것을 특징으로 하는 터널 절연층 제조 방법. - 제 3항에 있어서,
상기 (b) 단계에서 상기 주입되는 질소 이온은 소스 가스로 N2, NH4, 또는 NH3를 사용하고, 상기 질소 이온의 주입량은 2E12 내지 2E16 ions/cm2이며, 상기 질소 이온의 주입 에너지는 0.5KeV 내지 15KeV인 것을 특징으로 하는 터널 절연층 제조 방법. - 제 1항에 있어서,
상기 (c) 단계에서 상기 어닐링은 Ar, N2, NO, N2O, 및 NH3로 이루어진 군으로부터 적어도 하나의 가스 분위기에서 내부에 상기 이온 도핑층이 형성된 상기 절연층을 400도 내지 1200도의 온도로 수 초 내지 수십 시간 동안 열처리하여 이루어지는 것을 특징으로 하는 터널 절연층 제조 방법. - 기판 상부에 형성되는 제1 절연층;
상기 제1 절연층 상부에 형성되는 제2 절연층; 및
상기 제1 절연층과 상기 제2 절연층 사이에 형성되어 상기 제1 절연층과 상기 제2 절연층이 에너지 밴드 차이를 갖도록 하는 절연층 분리 영역을 포함하는 것을 특징으로 하는 터널 절연층. - 제 6항에 있어서,
상기 제1 절연층과 상기 제2 절연층은 실리콘 산화물로 구성되며, 상기 절연층 분리 영역은 규소-질소(Si-N) 결합을 포함하는 질화 영역인 것을 특징으로 하는 터널 절연층. - 기판 상부에 형성되며 내부에 절연층 분리 영역이 형성된 터널 절연층;
상기 터널 절연층 상부에 형성되는 전하 저장층;
상기 전하 저장층 상부에 형성되는 전하 차단층; 및
상기 전하 차단층 상부에 형성되는 게이트 전극을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자. - 제 8항에 있어서,
상기 터널 절연층은 상기 기판 상부에 형성되며 실리콘 산화물로 구성되는 제1 절연층, 상기 제1 절연층 상부에 형성되며 실리콘 산화물로 구성되는 제2 절연층, 및 상기 제1 절연층과 상기 제2 절연층 사이에 형성되며 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자. - (a) 기판 상부에 내부에 절연층 분리 영역이 형성된 터널 절연층을 형성하는 단계;
(b) 상기 터널 절연층 상부에 전하 저장층을 형성하는 단계;
(c) 상기 전하 저장층 상부에 전하 차단층을 형성하는 단계;
(d) 상기 전하 차단막 상부에 게이트 전극 구성을 위한 게이트 도전층을 형성하는 단계; 및
(f) 미리 결정된 패턴에 따라 상기 게이트 도전층, 상기 전하 차단층, 상기 전하 저장층, 및 상기 터널 절연층을 순차적으로 식각하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법. - 제 10항에 있어서,
상기 (a) 단계에서 상기 터널 절연층은 상기 기판 상부에 형성되며 실리콘 산화물로 구성되는 절연막 내부에 질소 이온을 주입하고 상기 질소 이온이 주입된 절연막을 어닐링하여 상기 절연막 내부에서 규소-질소 결합을 포함하는 질화 영역으로 이루어진 상기 절연층 분리 영역을 형성한 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법. - 제 10항에 있어서,
상기 (b) 단계에서 상기 전하 저장층은 실리콘 질화물 또는 금속 산화물로 구성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법. - 제 10항에 있어서,
상기 (c) 단계에서 상기 전하 차단층은 실리콘 산화물 또는 금속 산화물로 구성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법. - 기판 상부에 형성되며 내부에 절연층 분리 영역이 형성되는 터널 절연층;
상기 터널 절연층 상부에 형성되는 플로팅 게이트;
상기 플로팅 게이트 상부에 형성되는 유전층; 및
상기 유전층 상부에 형성되는 컨트롤 게이트를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자. - 제 14항에 있어서,
상기 터널 절연층은 상기 기판 상부에 형성되며 실리콘 산화물로 구성되는 제1 절연층, 상기 제1 절연층 상부에 형성되며 실리콘 산화물로 구성되는 제2 절연층, 및 상기 제1 절연층과 상기 제2 절연층 사이에 형성되며 규소-질소 결합을 포함하는 질화 영역인 절연층 분리 영역을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자. - (a) 기판 상부에 내부에 절연층 분리 영역이 형성된 터널 절연층을 형성하는 단계;
(b) 상기 터널 절연층 상부에 플로팅 게이트 구성을 위한 제1 도전층을 형성하는 단계;
(c) 상기 플로트 게이트 물질층 상부에 유전층을 형성하는 단계;
(d) 상기 유전층 상부에 컨트롤 게이트 구성을 위한 제2 도전층을 형성하는 단계; 및
(e) 미리 정해진 패턴에 따라 상기 컨트롤 게이트 물질층, 상기 유전층, 및 상기 플로팅 게이트 물질층, 및 상기 터널 절연층을 순차적으로 식각하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법. - 제 16항에 있어서,
상기 (a) 단계에서 상기 터널 절연층은 상기 기판 상부에 형성되며 실리콘 산화물로 구성되는 절연막 내부에 질소 이온을 주입하고 상기 질소 이온이 주입된 절연막을 어닐링하여 상기 절연막 내부에 규소-질소 결합을 포함하는 질화 영역으로 이루어진 상기 절연층 분리 영역을 형성한 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법. - 제 16항에 있어서,
상기 (c) 단계에서 상기 유전층은 금속 산화물을 증착하거나 또는 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화막을 순차적으로 적층하여 형성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100078538A KR20120015962A (ko) | 2010-08-13 | 2010-08-13 | 터널 절연층，비휘발성 메모리 소자，및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100078538A KR20120015962A (ko) | 2010-08-13 | 2010-08-13 | 터널 절연층，비휘발성 메모리 소자，및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120015962A true KR20120015962A (ko) | 2012-02-22 |
Family
ID=45838511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100078538A KR20120015962A (ko) | 2010-08-13 | 2010-08-13 | 터널 절연층，비휘발성 메모리 소자，및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120015962A (ko) |
-
2010
- 2010-08-13 KR KR1020100078538A patent/KR20120015962A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100655291B1 (ko) | 비휘발성 반도체 메모리 장치 및 그 제조방법 | |
| TWI485752B (zh) | 加強電荷捕捉的方法 | |
| JP2002280464A (ja) | 半導体装置及びその製造方法 | |
| US7368345B2 (en) | Flash memory devices and methods of fabricating the same | |
| US20150017795A1 (en) | Non-Volatile Memory With Silicided Bit Line Contacts | |
| KR101030297B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| KR100806788B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100886352B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| JP2007103920A (ja) | 半導体メモリデバイスおよび製造方法 | |
| KR20000018524A (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| KR100602119B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100806039B1 (ko) | 플래시 메모리 소자 및 이의 제조 방법 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100604189B1 (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| KR100880230B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20120015962A (ko) | 터널 절연층，비휘발성 메모리 소자，및 그 제조 방법 | |
| KR100509809B1 (ko) | Ｓｏｎｏｓ 구조의 비휘발성 메모리의 제조 방법 | |
| KR100811272B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR20100111130A (ko) | 수직형 불휘발성 메모리 소자 및 그 제조 방법 | |
| US7763930B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20100025717A (ko) | 반도체 소자의 제조방법 | |
| KR101170003B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100875166B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| KR101057744B1 (ko) | 비휘발성 메모리 소자의 게이트 전극 형성방법 | |
| KR100573272B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application |