KR101030297B1 - 반도체 메모리 소자 및 그 제조 방법 - Google Patents

반도체 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101030297B1
KR101030297B1 KR1020080074670A KR20080074670A KR101030297B1 KR 101030297 B1 KR101030297 B1 KR 101030297B1 KR 1020080074670 A KR1020080074670 A KR 1020080074670A KR 20080074670 A KR20080074670 A KR 20080074670A KR 101030297 B1 KR101030297 B1 KR 101030297B1
Authority
KR
South Korea
Prior art keywords
region
tunneling
film
forming
tunneling region
Prior art date
Application number
KR1020080074670A
Other languages
English (en)
Other versions
KR20100013136A (ko
Inventor
고광영
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080074670A priority Critical patent/KR101030297B1/ko
Priority to TW098125125A priority patent/TW201005931A/zh
Priority to US12/512,788 priority patent/US8193576B2/en
Priority to CN200910160885A priority patent/CN101640204A/zh
Publication of KR20100013136A publication Critical patent/KR20100013136A/ko
Application granted granted Critical
Publication of KR101030297B1 publication Critical patent/KR101030297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기술에 있어서, 특히 이이피롬(EEPROM)과 같은 비휘발성 메모리를 PIP (Polysilicon-Insulator-Polysilicon) 공정을 이용하여 제조하는데 적당한 반도체 메모리 소자 및 그 제조 방법에 관한 것으로, 반도체 기판에 터널링 영역과 리드 트랜지스터 영역을 정의하기 위한 소자 분리막; 상기 터널링 영역과 상기 리드 트랜지스터 영역에 걸쳐 형성되는 하부 폴리실리콘막; 상기 하부 폴리실리콘막 상에서 상기 터널링 영역에 형성되는 유전막; 상기 유전막 상에 형성되는 상부 폴리실리콘막을 포함하고, 서로 중첩되는 상기 터널링 영역과 상기 상부 폴리실리콘막에서 상기 터널링 영역의 활성 영역을 포함하여 구성되며, 그러한 반도체 메모리 소자를 제조하는 방법이 특징인 발명이다.
이이피롬(EEPROM), 웰(well), 터널링(tunneling) 영역, 리드(read) 트랜지스터 영역, 컨트롤 게이트 영역, PIP(Polysilicon-Insulator-Polysilicon)

Description

반도체 메모리 소자 및 그 제조 방법 {semiconductor memory device, and method of fabricating thereof}
본 발명은 반도체 기술에 관한 것으로서, 특히 이이피롬(EEPROM)과 같은 비휘발성 메모리를 PIP (Polysilicon-Insulator-Polysilicon) 공정을 이용하여 제조하는데 적당한 반도체 메모리 소자 및 그 제조 방법에 관한 것이다.
비휘발성 메모리(non volatile Memory)의 종류로서, 게이트로 작용하는 다결정(poly) 실리콘층이 단일 층인 단일 폴리 이이프롬(single poly EEPROM), 두 개의 다결정 실리콘층이 수직으로 적층된 적층 게이트(stack gate, ETOX), 단일 폴리 EEPROM과 적층 게이트의 중간에 해당하는 듀얼 폴리(dual poly) EEPROM 및 분리 게이트(split gate) 등이 있다.
일반적으로, 적층 게이트 타입은 셀 크기가 가장 작은 반면에 회로가 복잡하여 고밀도나 고성능용으로 적합하지만, 저밀도용으로는 적합하지 못하다. 저밀도용으로는 EEPROM이 주로 사용된다. 일 예로 단일 폴리형 EEPROM은 로직 공정에서 2개 정도의 마스크 공정을 추가하면 제작 가능하다.
일반적인 단일 폴리형 EEPROM에 대해 다음과 같이 설명한다.
도 1은 일반적인 단일 폴리형 EEPROM 셀(cell)을 나타내는 평면도이고, 도 2는 도 1에 도시된 EEPROM에서 Y-Y' 단면도를 나타낸다.
도 1에 도시된 일반적인 단일 폴리형 EEPROM은 F-N 터널링(tunneling) 방식을 이용하여 프로그램(program) 동작과 소거(erase) 동작을 수행한다.
도 1을 참조하면, 단일 폴리형 EEPROM은 터널링 영역(50), 리드 트랜지스터(Read Transistor) 영역(52) 및 컨트롤 게이트(control gate) 영역(54)으로 구분된다.
상기 각 영역(50, 52 및 54)은 활성 영역(20A, 20B 및 20C)과 웰(10A, 30 및 10B)을 포함하며, 패터닝된 폴리실리콘(40)이 전 영역(50, 52 및 54)에 걸쳐 형성된다.
도 1에 도시된 EEPROM에서, N-MOS를 사용할 경우 터널링 영역(50)과 컨트롤 게이트 영역(54)의 웰(10A 및 10B)은 모두 N형인 반면, 리드 트랜지스터 영역(52)의 웰(30)만 P형이 된다. 이 경우 P형인 반도체 기판(미도시)과 EEPROM을 서로 분리(isolation)시킬 필요가 있다.
한편, 터널링 영역(50)의 캐패시턴스(Capacitance)(A)와 컨트롤 게이트 영역(54)의 캐패시턴스(B) 간 차이(Coupling ratio)를 이용하여 터널링 영역(50)에서의 전자(electron)의 터널링 현상을 발생시킴으로써 프로그램/소거 동작을 수행한다.
프로그램/소거 동작 시에 두 캐패시턴스들(A,B) 간의 차이(Coupling ratio)를 적당히 크게 하기 위해서는 컨트롤 게이트 영역(54)의 면적을 크게 하여 컨트롤 게이트 영역(54)의 활성 영역(20C)과 폴리실리콘(40)이 오버랩(overlap)되는 면적을 증가시켜야한다. 그러므로, 전체 셀 크기가 커지게 된다.
결국, 수십 비트 이상의 EEPROM의 경우, EEPROM 셀의 전체 면적이 커지게 되어 셀 밀도가 저하되는 문제가 있었다.
또한 셀 밀도 향상을 위해 듀얼 폴리(dual poly) EEPROM 셀을 제작하는 경우에는 컨트롤 게이트 영역의 캐패시턴스를 위해 별도의 절연막을 형성하는 공정이나 별도의 컨트롤 게이트 제작 공정이 요구되어 공정이 복잡해 지는 문제가 따른다.
본 발명의 목적은 상기한 점들을 감안하여 안출한 것으로, 셀의 면적을 증가시키지 않고 또한 단순한 공정만으로 높은 셀 밀도를 보장해주는 반도체 메모리 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명의 또다른 목적은, PIP 공정 이외의 별도의 추가 공정 없이 높은 셀 밀도를 보장해주는 반도체 메모리 소자 및 그 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 소자의 특징은, 반도체 기판에 터널링 영역과 리드 트랜지스터 영역을 정의하기 위한 소자 분리막; 상기 터널링 영역과 상기 리드 트랜지스터 영역에 걸쳐 형성되는 하부 폴리실리콘막; 상기 하부 폴리실리콘막 상에서 상기 터널링 영역에 형성되는 유전막; 상기 유전막 상에 형성되는 상부 폴리실리콘막을 포함하여 구성되고, 서로 중첩되는 상기 터널링 영역과 상기 상부 폴리실리콘막에서 상기 터널링 영역의 활성 영역을 포함하는 것이다.
바람직하게, 상기 하부 폴리실리콘막은 플로팅 게이트(Floating gate) 동작하며, 상기 유전막은 축전(charge) 동작하며, 상기 상부 폴리실리콘막은 컨트롤 게이트(control gate) 동작한다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조 방법의 일특징은, 반도체 기판에 터널링 영역과 리드 트랜지스터 영역을 정의하기 위한 소자 분리막들을 형성하는 단계; 상기 터널링 영역에 제1 웰과 상기 리드 트랜지스터 영역에 제2 웰을 형성하는 단계; 상기 터널링 영역에 형성된 소자 분리막들의 사이 영역과 상기 리드 트랜지스터 영역에 형성된 소자 분리막들의 사이 영역에 각각 게이트 산화막을 형성하는 단계; 상기 게이트 산화막을 포함하는 상기 반도체 기판 상에서 상기 터널링 영역과 상기 리드 트랜지스터 영역에 걸쳐 플로팅 게이트 폴리를 형성하는 단계; 상기 플로팅 게이트 폴리 상의 상기 터널링 영역에 캐패시터 유전막을 형성하는 단계; 상기 캐패시터 유전막 상에 컨트롤 게이트 폴리를 형성하고, 서로 중첩되는 상기 터널링 영역과 상기 컨트롤 게이트 폴리에서 상기 터널링 영역의 활성 영역을 포함하는 단계로 이루어지는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조 방법의 다른특징은, 반도체 기판에 터널링 영역과 리드 트랜지스터 영역을 정의하기 위한 소자 분리막들을 형성하는 단계; 반도체 기판 상에서 상기 터널링 영역과 상기 리드 트랜지스터 영역에 걸쳐 플로팅을 위한 제1 폴리실리콘막을 형성하는 단계; 상기 제1 폴리실리콘막 상의 상기 터널링 영역에 축전을 위한 유전막을 형성하는 단계; 상기 유전막 상에 컨트롤을 위한 제2 폴리실리콘막을 형성하고, 서로 중첩되는 상기 터널링 영역과 상기 제2 폴리실리콘막에서 상기 터널링 영역의 활성영역을 포함하는 단계로 이루어지는 것이다.
본 발명에 의하면, PIP 공정만을 이용하는 단순한 공정 추가로 EEPROM의 셀 밀도를 높일 수 있으며, 셀 밀도의 향상을 위한 셀 면적을 증가도 없다는 장점을 갖는다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
이하, 본 발명에 따른 반도체 메모리 소자 및 그 제조 방법에 대한 실시 예를 첨부한 도면들을 참조하여 다음과 같이 설명한다. 특히, 이하 설명에서는 반도체 메모리 소자로써 EEPROM 셀을 하나의 예로써 설명된다.
도 3은 본 발명에 따른 EEPROM 셀(cell)을 나타내는 평면도이고, 도 4a 내지 4f는 본 발명에 따른 EEPROM 셀(cell)의 제조 방법을 나타내는 공정단면도이다. 특히 도 4f는 도 3에 도시된 EEPROM 셀(cell)에서 Z-Z' 단면도이다.
도 3, 4a 내지 4f를 참조하여 본 발명에 따른 EEPROM 셀과, 그를 제조하는 공정을 설명한다.
본 발명에 따른 EEPROM 셀은 터널링 영역(500), 리드 트랜지스터(Read Transistor) 영역(520) 및 컨트롤 게이트(control gate) 영역(540)으로 구분된다. 특히, 본 발명에서는 게이트 폴리(Gate poly)를 PIP 구조로 형성함으로써, 컨트롤 게이트 영역(540)이 터널링 영역(500)에 중첩되는 구조가 된다.
리드 트랜지스터 영역(520)은 활성 영역(200B)과 웰(300)을 포함하며, 서로 중첩되는 터널링 영역(500)과 컨트롤 게이트 영역(540)에서는 터널링 영역(500)의 활성 영역(A')을 정의하고, 컨트롤 게이트 영역(540)에 대해서는 정의가 요구되지 않는다. 또한 터널링 영역(500)과 컨트롤 게이트 영역(540)가 중첩된 구조임에 따 라, 컨트롤 게이트 영역(540)을 위한 웰(Well)이 요구되지 않으며, 단지 터널링 영역(500)이 웰(100A)을 포함한다.
컨트롤 게이트 영역(540)이 중첩된 터널링 영역(500)의 웰(100A)은 N형 이온을 주입하여 형성되는 N형 웰이고, 리드 트랜지스터 영역(520)의 웰(300)은 P형 이온을 주입하여 형성되는 P형 웰일 수 있다.
한편, 터널링 영역(500)의 캐패시턴스(Capacitance)(A')와 컨트롤 게이트 영역(540)의 캐패시턴스(B') 간 차이(Coupling ratio)를 이용하여 터널링 영역(500)에서의 전자(electron)의 터널링 현상을 발생시킴으로써 프로그램/소거 동작을 수행한다.
본 발명에 따른 EEPROM 셀은 반도체 기판(100)과 소자 분리막(110)을 포함하며, PIP 구조를 형성하는 하부 폴리실리콘막(400)과 캐패시트 유전막(440)과 상부 폴리실리콘막(460)을 또한 포함한다.
상기 반도체 기판(100)은 P형 기판일 수 있다.
소자 분리막(110)은 반도체 기판(100)에 터널링 영역(500)과 리드 트랜지스터 영역(520)을 정의하기 위해 형성된다.
PIP 구조에서 하부 폴리실리콘막(400)은 터널링 영역(500)과 리드 트랜지스터 영역(520)에 걸쳐 형성된다. 하부 폴리실리콘막(400)은 플로팅 게이트(Floating gate) 동작하는 플로팅 게이트 폴리이다.
다음 캐패시터 유전막(440)은 하부 폴리실리콘막(400) 상에 형성되며, 특히 하부 폴리실리콘막(400)의 상부 중에서 터널링 영역(500)에 해당하는 영역에 형성 된다. 캐패시터 유전막(440)은 축전(charge) 동작한다. 그리고 캐패시터 유전막(440)은 ONO(Oxide-Nitride-Oxide)막일 수 있다.
마지막 상부 폴리실리콘막(460)은 캐패시터 유전막(440) 상에 형성된다. 상부 폴리실리콘막(460)은 컨트롤 게이트(control gate) 동작하는 컨트롤 게이트 폴리이다.
상기에서 하부 폴리실리콘막(400)와 터널링 영역의 활성 영역(A')이 중첩되는 영역에서 FN 터널링 동작이 일어난다.
도 4a를 참조하면, 반도체 기판(100)에 터널링 영역(500)과 리드 트랜지스터 영역(520)을 정의하기 위한 소자 분리막(110)을 형성한다. 소자 분리막(110)은 LOCOS 또는 STI(Swallow Trench Isolation) 공정을 통해 형성된다.
도 4b를 참조하면, 상기와 같이 소자 분리막(110)에 의해 터널링 영역(500)과 리드 트랜지스터 영역(520)으로 구분되는 반도체 기판(100)에 이온 주입으로 웰들(100A,300)을 형성한다. 예로써, 터널링 영역(500)에 N형 이온을 주입하여 N형의 제1 웰(100A)을 형성하고, 리드 트랜지스터 영역(520)에 P형 이온을 주입하여 P형의 제2 웰(300)을 형성한다.
도 4c를 참조하면, 터널링 영역(500)과 리드 트랜지스터 영역(520)의 각 활성 영역(A',200B)에 게이트 산화막(120)을 형성한다. 즉, 터널링 영역(500)에 형성되는 소자 분리막들의 사이 영역과 리드 트랜지스터 영역(520)에 형성되는 소자 분리막들의 사이 영역에 각각 게이트 산화막(120)을 형성한다.
이후에 도 4d 내지 4e를 통해 PIP 구조의 게이트 폴리(Gate poly)를 형성한 다.
도 4d를 참조하면, 상기 게이트 산화막(120)을 포함하는 반도체 기판(100) 전면 상에서 터널링 영역(500)과 리드 트랜지스터 영역(520)에 걸쳐 플로팅을 위한 플로팅 게이트 폴리인 하부 폴리실리콘막(400)을 형성한다.
한편, 본 발명에서는 하부 폴리실리콘막(400)의 양측부에 스페이서(420)를 더 형성할 수 있다.
도 4e를 참조하면, 하부 폴리실리콘막(400) 상에 축전을 위한 캐패시터 유전막(440)을 형성한다. 예로써, 반도체 기판(100)의 터널링 영역(500)에 산화막을 증착하여 캐패시터 유전막(440)을 형성할 수 있으며, 또는 제1 산화막, 질화막 및 제2 산화막을 적층한 ONO 막으로 캐패시터 유전막(440)을 형성할 수 있다. 그리고, 캐패시터 유전막(440) 상에 컨트롤을 위한 컨트롤 게이트 폴리인 상부 폴리실리콘막(460)을 형성한다.
상기한 캐패시터 유전막(440) 및 상부 폴리실리콘막(460)의 형성 과정을 상세하면, 먼저 하부 폴리실리콘막(400)의 상부 또는 하부 폴리실리콘막(400)을 포함하는 반도체 기판(100) 전면에 산화물 및/또는 질화물 등과 같은 유전물질을 증착한다.
캐패시터 유전막(440)을 ONO막으로 형성하는 예로써, 열산화 공정에 의해 제1 산화막을 성장시킨 후 그 상부에 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD)으로 질화막을 증착하고, 다시 열산화 공정에 의해 제2 산화막을 성장시킨다. 다른 예로써, 제1 산화막, 질화막 및 제2 산화막을 LPCVD으 로 형성하고, 제1 산화막의 형성을 위한 LPCVD 공정 후 제1 어닐링을 실시하여 제1 산화막들에 대한 치밀화(densification)를 진행한다. 또한 제2 산화막의 형성을 위한 LPCVD 공정 후 제2 어닐링을 실시하여 제2 산화막들에 대한 치밀화(densification)도 진행할 수 있다.
이어, 캐패시터 유전막(440)을 위한 유전물질 상에 상부 폴리실리콘막(460)을 위한 폴리실리콘을 증착한다.
이후에 폴리실리콘 상에서 터널링 영역(500)에 해당하는 영역에 마스크 패턴을 형성하고, 그 마스크 패턴을 이용한 식각 공정을 통해 폴리실리콘과 유전 물질을 차례로 패터닝하여 캐패시터 유전막(440)과 상부 폴리실리콘막(460)을 형성한다.
다른 예로써, ONO막으로 캐패시터 유전막(440)을 형성함에 있어서, 상부 폴리실리콘막(460)과 함께 식각하는 방식 이외에 아래와 같은 다른 방식을 적용할 수도 있다.
즉, 반도체 기판(100)의 터널링 영역(500)에 제1 산화막을 증착하고, 제1 산화막 상에 질화막을 증착하고, 질화막 상에 제2 산화막을 증착함으로써 캐패시터 유전막(440)을 형성할 수 있다. 그 이후에 상부 폴리실리콘막(460)을 증착 및 식각을 통해 형성할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1은 일반적인 단일 폴리형 EEPROM 셀(cell)을 나타내는 평면도
도 2는 도 1에 도시된 EEPROM에서 Y-Y' 단면도
도 3은 본 발명에 따른 EEPROM 셀(cell)을 나타내는 평면도
도 4a 내지 4f는 본 발명에 따른 EEPROM 셀의 제조 방법을 나타내는 공정 단면도이고, 특히 도 4f는 도 3에 도시된 EEPROM 셀에서 Z-Z' 단면도
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 기판 110 : 소자 분리막
100A : N- 웰 120 : 게이트 산화막
300 : P-웰 400 : 하부 폴리실리콘막
420, 480 : 스페이서 440 : 캐패시터 유전막
460 : 상부 폴리실리콘막
500 : 터널링 영역 520 : 리드 트랜지스터 영역

Claims (11)

  1. 반도체 기판에 터널링 영역과 리드 트랜지스터 영역을 정의하기 위한 소자 분리막;
    상기 터널링 영역과 상기 리드 트랜지스터 영역에 걸쳐 형성되는 하부 폴리실리콘막;
    상기 하부 폴리실리콘막 상에서 상기 터널링 영역에 형성되는 유전막;
    상기 유전막 상에 형성되는 상부 폴리실리콘막을 포함하여 구성되고, 서로 중첩되는 상기 터널링 영역과 상기 상부 폴리실리콘막에서 상기 터널링 영역의 활성영역을 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  2. 제 1 항에 있어서, 상기 터널링 영역에 이온 주입으로 형성되는 N형 웰과, 상기 리드 트랜지스터 영역에 이온 주입으로 형성되는 P형 웰을 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제 1 항에 있어서, 상기 하부 폴리실리콘막은 플로팅 게이트(Floating gate) 동작하는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제 1 항에 있어서, 상기 유전막은 축전(charge) 동작하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제 1 항에 있어서, 상기 상부 폴리실리콘막은 컨트롤 게이트(control gate) 동작하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 반도체 기판에 터널링 영역과 리드 트랜지스터 영역을 정의하기 위한 소자 분리막들을 형성하는 단계;
    상기 터널링 영역에 제1 웰과 상기 리드 트랜지스터 영역에 제2 웰을 형성하는 단계;
    상기 터널링 영역에 형성된 소자 분리막들의 사이 영역과 상기 리드 트랜지스터 영역에 형성된 소자 분리막들의 사이 영역에 각각 게이트 산화막을 형성하는 단계;
    상기 게이트 산화막을 포함하는 상기 반도체 기판 상에서 상기 터널링 영역과 상기 리드 트랜지스터 영역에 걸쳐 플로팅 게이트 폴리를 형성하는 단계;
    상기 플로팅 게이트 폴리 상의 상기 터널링 영역에 캐패시터 유전막을 형성하는 단계;
    상기 캐패시터 유전막 상에 컨트롤 게이트 폴리를 형성하고,
    서로 중첩되는 상기 터널링 영역과 상기 컨트롤 게이트 폴리에서 상기 터널링 영역의 활성영역을 포함하는 단계로 이루어지는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  7. 제 6 항에 있어서, 상기 터널링 영역에 N형 이온 주입하여 상기 제1 웰을 형성하고, 상기 리드 트렌지스터 영역에 P형 이온 주입하여 상기 제2 웰을 형성하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  8. 제 6 항에 있어서, 상기 캐패시터 유전막을 형성하는 단계는,
    상기 반도체 기판의 상기 터널링 영역에 산화막을 증착하여 상기 캐패시터 유전막을 형성하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  9. 제 6 항에 있어서, 상기 캐패시터 유전막을 형성하는 단계는,
    상기 반도체 기판의 상기 터널링 영역에 제1 산화막을 증착하는 단계와,
    상기 제1 산화막 상에 질화막을 증착하는 단계와,
    상기 질화막 상에 제2 산화막을 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  10. 제 6 항에 있어서, 상기 캐패시터 유전막 및 상기 컨트롤 게이트 폴리를 형성하는 단계는,
    상기 플로팅 게이트 폴리를 포함하는 상기 반도체 기판 전면에 유전물질을 증착하는 단계와,
    상기 증착된 유전물질 상에 게이트 폴리를 증착하는 단계와,
    상기 게이트 폴리를 패터닝하여 상기 컨트롤 게이트 폴리를 형성하고, 상기 유전물질을 패터닝하여 상기 캐패시터 유전막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  11. 반도체 기판에 터널링 영역과 리드 트랜지스터 영역을 정의하기 위한 소자 분리막들을 형성하는 단계;
    반도체 기판 상에서 상기 터널링 영역과 상기 리드 트랜지스터 영역에 걸쳐 플로팅을 위한 제1 폴리실리콘막을 형성하는 단계;
    상기 제1 폴리실리콘막 상의 상기 터널링 영역에 축전을 위한 유전막을 형성하는 단계;
    상기 유전막 상에 컨트롤을 위한 제2 폴리실리콘막을 형성하고,
    서로 중첩되는 상기 터널링 영역과 상기 제2 폴리실리콘막에서 상기 터널링 영역의 활성 영역을 포함하는 단계로 이루어지는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
KR1020080074670A 2008-07-30 2008-07-30 반도체 메모리 소자 및 그 제조 방법 KR101030297B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080074670A KR101030297B1 (ko) 2008-07-30 2008-07-30 반도체 메모리 소자 및 그 제조 방법
TW098125125A TW201005931A (en) 2008-07-30 2009-07-24 Semiconductor memory device and method of fabricating the same
US12/512,788 US8193576B2 (en) 2008-07-30 2009-07-30 Semiconductor memory device and method of fabricating the same
CN200910160885A CN101640204A (zh) 2008-07-30 2009-07-30 半导体存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080074670A KR101030297B1 (ko) 2008-07-30 2008-07-30 반도체 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100013136A KR20100013136A (ko) 2010-02-09
KR101030297B1 true KR101030297B1 (ko) 2011-04-20

Family

ID=41607435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080074670A KR101030297B1 (ko) 2008-07-30 2008-07-30 반도체 메모리 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8193576B2 (ko)
KR (1) KR101030297B1 (ko)
CN (1) CN101640204A (ko)
TW (1) TW201005931A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8163615B1 (en) * 2011-03-21 2012-04-24 Freescale Semiconductor, Inc. Split-gate non-volatile memory cell having improved overlap tolerance and method therefor
CN103000526B (zh) * 2011-09-15 2016-03-30 北大方正集团有限公司 一种电可擦除只读存储器以及制作方法
CN102709290B (zh) * 2012-05-22 2016-08-03 上海华虹宏力半导体制造有限公司 存储器及其形成方法
KR102132845B1 (ko) * 2014-02-11 2020-07-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN108257963A (zh) * 2016-12-29 2018-07-06 北京同方微电子有限公司 一种闪存存储单元
US11515314B2 (en) * 2020-06-04 2022-11-29 Globalfoundries Singapore Pte. Ltd. One transistor two capacitors nonvolatile memory cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053455A1 (en) 2002-09-12 2004-03-18 Texas Instruments Incorporated System and method for forming a semiconductor with an analog capacitor using fewer structure steps
US20070048939A1 (en) * 2005-08-29 2007-03-01 Ralph Oberhuber Single-poly eprom device and method of manufacturing
KR100688585B1 (ko) * 2006-01-17 2007-03-02 삼성전자주식회사 Ｌｄｉ에 집적되는 비휘발성 메모리 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027974A (en) * 1997-04-11 2000-02-22 Programmable Silicon Solutions Nonvolatile memory
TW523881B (en) * 2001-02-08 2003-03-11 Samsung Electronics Co Ltd Non-volatile memory device and method of manufacturing the same
KR100642901B1 (ko) * 2003-10-22 2006-11-03 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
US7301194B1 (en) * 2004-11-15 2007-11-27 Xilinx, Inc. Shrinkable and highly coupled double poly EEPROM with inverter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053455A1 (en) 2002-09-12 2004-03-18 Texas Instruments Incorporated System and method for forming a semiconductor with an analog capacitor using fewer structure steps
US20070048939A1 (en) * 2005-08-29 2007-03-01 Ralph Oberhuber Single-poly eprom device and method of manufacturing
KR100688585B1 (ko) * 2006-01-17 2007-03-02 삼성전자주식회사 Ｌｄｉ에 집적되는 비휘발성 메모리 소자

Also Published As

Publication number Publication date
US20100025751A1 (en) 2010-02-04
US8193576B2 (en) 2012-06-05
KR20100013136A (ko) 2010-02-09
CN101640204A (zh) 2010-02-03
TW201005931A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
US7795088B2 (en) Method for manufacturing memory cell
US7338849B2 (en) Methods of fabricating flash memory devices and flash memory devices fabricated thereby
KR101030297B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US20130161725A1 (en) Semiconductor memory device and method of manufacturing the same
US20110204430A1 (en) Nonvolatile memory device and method of fabricating the same
US8587036B2 (en) Non-volatile memory and fabricating method thereof
US8258566B2 (en) EEPROM device and method of manufacturing the same
CN101308824A (zh) 非易失性存储装置及其制造方法
US6448126B1 (en) Method of forming an embedded memory
US6737700B1 (en) Non-volatile memory cell structure and method for manufacturing thereof
KR101001257B1 (ko) 이이피롬 및 그의 제조방법
US7214586B2 (en) Methods of fabricating nonvolatile memory device
US20070126054A1 (en) Nonvolatile memory devices having insulating spacer and manufacturing method thereof
US6399443B1 (en) Method for manufacturing dual voltage flash integrated circuit
KR20100080243A (ko) 반도체 소자 및 그 제조 방법
KR100953348B1 (ko) 단일 폴리형 이이피롬 및 그의 제조 방법
KR100672718B1 (ko) 플래쉬 메모리 및 이의 제조방법
KR100521444B1 (ko) 임베디드 비휘발성 메모리 및 그 제조방법
KR20050069114A (ko) 단일 분리게이트 구조의 메모리 소자 및 그제조방법
CN109524407B (zh) 存储器及其制造方法
KR20110037673A (ko) 반도체 소자 및 그 제조방법
TWI395323B (zh) 半導體記憶體裝置及其製造方法
KR100958627B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
KR100604532B1 (ko) 비휘발성 메모리 소자의 제조 방법
TW569402B (en) Method of forming an embedded memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee