KR101085626B1 - 플래시 메모리 소자의 형성방법 - Google Patents

플래시 메모리 소자의 형성방법 Download PDF

Info

Publication number
KR101085626B1
KR101085626B1 KR1020090005061A KR20090005061A KR101085626B1 KR 101085626 B1 KR101085626 B1 KR 101085626B1 KR 1020090005061 A KR1020090005061 A KR 1020090005061A KR 20090005061 A KR20090005061 A KR 20090005061A KR 101085626 B1 KR101085626 B1 KR 101085626B1
Authority
KR
South Korea
Prior art keywords
gas
forming
film
gate insulating
conductive film
Prior art date
Application number
KR1020090005061A
Other languages
English (en)
Other versions
KR20100085650A (ko
Inventor
김재문
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090005061A priority Critical patent/KR101085626B1/ko
Priority to US12/648,005 priority patent/US8324050B2/en
Publication of KR20100085650A publication Critical patent/KR20100085650A/ko
Application granted granted Critical
Publication of KR101085626B1 publication Critical patent/KR101085626B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기판 상에 게이트 절연막을 형성하는 단계; 산소 가스와 실리콘 가스가 혼합된 분위기를 조성하여 상기 게이트 절연막의 표면에 폴리실리콘막의 형성을 위한 시드(seed)들을 형성하는 단계; 상기 실리콘 가스의 량을 증가시켜, 상기 게이트 절연막의 상부에 플로팅 게이트용 제1 도전막을 형성하는 단계; 및 상기 제1 도전막의 상부에 플로팅 게이트용 제2 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 형성방법으로 이루어진다.
플로팅 게이트, 시드, seed, N2O, NH3, 그레인

Description

플래시 메모리 소자의 형성방법{Method of formoing floating gate}
본 발명은 플래시 메모리 소자의 형성방법에 관한 것으로, 특히 플로팅 게이트의 그레인(grain) 크기를 감소시키기 위한 플래시 메모리 소자의 형성방법에 관한 것이다.
플래시 메모리 소자는 전자의 터널링(tunneling)을 위한 게이트 절연막(또는, 터널 절연막이라고도 함)을 포함하고, 터널 절연막의 상부에 데이터가 저장되는 플로팅 게이트(floating gate)가 형성된다. 플로팅 게이트는 폴리실리콘막으로 형성하는데, 전기적 특성을 향상시키기 위하여 언도프트(undoped) 폴리실리콘막 및 도프트(doped) 폴리실리콘막을 적층하여 형성한다.
한편, 언도프트 폴리실리콘막은 비정질 폴리실리콘막으로 형성하기 때문에 그레인(grain)의 크기(size)가 불균일하게 형성된다. 특히, 반도체 소자의 집적도가 증가함에 따라 플로팅 게이트의 폭도 좁아지게 되는데, 비정질 폴리실리콘막의 경우 플래시 메모리 소자의 선폭에 비해 크게 형성될 수 있다.
구체적으로 설명하면, 폴리실리콘으로 형성된 플로팅 게이트에 전자가 유입될 때, 전자(eletron)는 폴리실리콘의 그레인 바운더리(grain boundary)에 주로 밀집된다. 이때, 상술한 바와 같이, 폴리실리콘의 그레인 크기가 불균일하고 크기가 큰 경우, 플래시 메모리 소자에 따라 그레인 바운더리 영역이 많은 곳과 적은 곳이 발생할 수 있다. 이로 인해, 플래시 메모리 소자의 전기적 특성이 저하될 수 있고, 신뢰도 또한 저하될 수 있다.
본 발명이 해결하고자 하는 과제는, 게이트 절연막을 형성한 후, 게이트 절연막의 표면에 플로팅 게이트가 작고 균일한 그레인 크기로 형성할 수 있도록 선처리 공정을 실시한다. 이에 따라, 게이트 절연막의 표면에 폴리실리콘이 형성할 수 있는 시드(seed)를 고르게 형성한다.
본 발명의 일 실시 예에 따른 플래시 메모리 소자의 형성방법은, 반도체 기판 상에 게이트 절연막을 형성하는 단계; 산소 가스와 실리콘 가스가 혼합된 분위기를 조성하여 상기 게이트 절연막의 표면에 폴리실리콘막의 형성을 위한 시드(seed)들을 형성하는 단계; 상기 실리콘 가스의 량을 증가시켜, 상기 게이트 절연막의 상부에 플로팅 게이트용 제1 도전막을 형성하는 단계; 및 상기 제1 도전막의 상부에 플로팅 게이트용 제2 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 형성방법으로 이루어진다.
상기 산소 가스는 N2O 가스이다.
상기 실리콘 가스는 SiH4 가스이다.
상기 시드들을 형성하는 단계에서, 상기 실리콘 가스보다 상기 산소 가스를더 많이 주입한다. N2O 가스는 2L 내지 6L로 주입하고, SiH4 가스는 0.1L 내지 0.3L로 주입한다.
게이트 절연막은 라디컬(radical) 산화법으로 형성한다. 게이트 절연막은 800℃ 내지 900℃의 온도에서, O2 및 H2 가스의 혼합가스를 사용하여 형성한다.
게이트 절연막을 형성한 후, 반도체 기판과 게이트 절연막 간의 계면에 존재하는 트랩 차지(trap charge)를 제거하기 위한 열처리 공정을 실시하는 단계를 더 포함한다.
열처리 공정은 게이트 절연막을 형성한 후, 인시추(in-situ)로 실시한다. 열처리 공정은 챔버 내에 N2O 가스 또는 NO 가스를 주입하여 실시한다.
제1 도전막은 언도프트(undoped) 비정질(amorphous) 폴리실리콘막으로 형성한다. 제1 도전막은 화학적 기상 증착법(CVD)으로 실시하며, SiH4 가스를 1L 내지 2L의 량으로 챔버 내부로 주입하며, 490℃ 내지 530℃의 온도를 가하여 형성한다. 이때, 제1 도전막은 100Å 내지 150Å의 두께로 형성한다.
제1 도전막을 형성한 후, 열처리 공정을 실시하는 단계를 더 포함한다. 열처리 공정은 급속 열처리 공정(rapid anneling process; RTP)으로 실시한다.
급속 열처리 공정은 1초 내지 30초 동안 N2 분위기에서 750℃ 내지 1000℃의 온도를 가하여 실시한다.
제1 도전막을 형성한 후, 제1 도전막의 표면에 형성될 수 있는 산화 막(native oxide)을 제거하기 위한 세정공정을 실시하는 단계를 더 포함한다. 세정공정은 HF 또는 BOE(buffered oxide etchant)를 사용하여 실시한다.
제2 도전막은 도프트(doped) 폴리실리콘막으로 형성하며, 제2 도전막은 SiH4 가스 및 PH3 가스의 혼합가스를 사용하여 저압 화학적 기상 증착법(Low Pressure CVD)으로 형성한다.
제2 도전막은 0.5Torr 내지 1.5Torr의 압력에서, 490℃ 내지 530℃의 온도를 가하여 형성하며, 제2 도전막은 400Å 내지 1000Å의 두께로 형성한다.
본 발명의 다른 실시 예에 따른 플래시 메모리 소자의 형성방법은, 반도체 기판 상에 게이트 절연막을 형성하는 단계; 산소 가스와 실리콘 가스가 혼합된 분위기를 조성하여 상기 게이트 절연막의 표면에 폴리실리콘의 시드(seed)를 형성하는 단계; 상기 실리콘 가스의 량을 증가시켜, 상기 시드가 형성된 게이트 절연막의 상부에 언도프트 비정질 폴리실리콘막을 형성하는 단계; 및 상기 언도프트 비정질 폴리실리콘막을 결정화하여 언도프트 결정질 폴리실리콘막을 형성하는 단계를 포함하는 플래시 메모리 소자의 형성방법으로 이루어진다.
상기 산소 가스는 N2O 가스이고, 상기 실리콘 가스는 SiH4 가스이다. 상기 언도프트 결정질 폴리실리콘막의 상부에 도프트 결정질 폴리실리콘막을 형성하는 단계를 더 포함한다.
본 발명은, 게이트 절연막을 형성한 후, 게이트 절연막의 표면에 플로팅 게 이트가 작고 균일한 그레인 크기로 형성할 수 있도록 선처리 공정을 실시한다. 이에 따라, 게이트 절연막의 표면에 폴리실리콘이 형성할 수 있는 시드(seed)를 고르게 형성할 수 있으므로 플로팅 게이트의 그레인 크기를 작고 균일하게 형성할 수 있다. 특히, 언도프트(undoped) 폴리실리콘막의 그레인 크기를 작고 균일하게 형성함으로써 플래시 메모리 소자의 전기적 특성을 향상시킬 수 있고, 신뢰도를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1d는 본 발명에 따른 플래시 메모리 소자의 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(100)의 상부에 전자(electron)의 터널링(tunneling)을 위한 게이트 절연막(102)을 형성한다. 게이트 절연막(102)은 터널(tunnel) 절연막이라고도 부르며, 산화막으로 형성할 수 있다. 예를 들면, 게이트 절연막(102)은 라디컬(radical) 산화법으로 형성할 수 있다. 구체적으로, 게이 트 절연막(102)은 700℃ 내지 900℃의 온도에서, O2 및 H2 가스의 혼합가스를 사용하여 형성할 수 있다. 또한, 게이트 절연막(102)을 형성한 후, 반도체 기판(100)과 게이트 절연막(102) 간의 계면에 존재하는 트랩 차지(trap charge)를 제거하기 위한 열처리 공정을 더 실시할 수 있다. 열처리 공정은 게이트 절연막(102)을 형성한 후, 인시추(in-situ)로 챔버 내에 N2O 가스 또는 NO 가스를 주입하여 실시할 수 있다.
도 1b를 참조하면, 플로팅 게이트용 제1 도전막(도 1c의 104)을 얇고 균일한 표면을 갖도록 형성하기 위하여, 게이트 절연막(102)의 표면에 선처리 공정을 실시하면서 제1 도전막(도 1c의 104)을 형성한다. 먼저, 선처리 공정을 구체적으로 설명하면 다음과 같다.
선처리 공정은 화학적 기상 증착법(chemical vapor deposition; CVD)으로 실시할 수 있다. 구체적으로, 선처리 공정은 N2O 가스 또는 NH3 가스 중 어느 하나를 사용하여 실시할 수 있다. 또는, 선처리 공정은 N2O 가스 또는 NH3 가스 중 어느 하나와 SiH4 가스를 혼합하여 실시할 수도 있다. SiH4 가스를 혼합할 경우, SiH4 가스보다 N2O 가스 또는 NH3 가스의 량을 더 많이 주입하는 것이 바람직하다. 예를 들면, SiH4 가스는 0.1L 내지 10L로 주입하고, N2O 가스 또는 NH3 가스는 0.1L 내지 12L로 주입할 수 있다. 선처리 공정은 10초 내지 300초 시간 동안 실시하는 것이 바람직하다. N2O 가스 또는 NH3 가스는 후속 열처리 공정시 제1 도전막(도 1c의 104)을 작고 균일한 그레인(grain)으로 형성하기 위한 시드(seed)를 형성하기 위해서 사용한다. SiH4 가스는 선처리 공정 시 제1 도전막(도 1c의 104)을 동시에 형성할 때 주입하는 것이 바람직하다. 선처리 공정을 실시하면 게이트 절연막(102)의 표면에는 폴리실리콘이 균일하게 형성될 수 있는 시드(seed)가 고르게 형성된다.
도 1c를 참조하면, 시드(seed)가 형성된 게이트 절연막(102)의 상부에 플로팅 게이트(floating gate)용 제1 도전막(104)을 형성한다. 제1 도전막(104)은 언도프트(undoped) 비정질(amorphous) 폴리실리콘막으로 형성하는 것이 바람직하다. 구체적으로 설명하면, 제1 도전막(104)은 선처리 공정을 실시한 후, 인시추(in-situ)로 이어서 진행하거나 선처리 공정 시 동시에 진행할 수 있다. 제1 도전막(104)은 SiH4 가스를 사용한 화학적 기상 증착법(CVD)을 실시하여 형성할 수 있다. 특히, 제1 도전막(104)은 게이트 절연막(102)에 형성된 시드(seed)를 중심으로 주로 형성되기 때문에 후속 열처리 공정 시 제1 도전막(104)의 그레인(grain)의 크기가 증가하는 현상을 억제할 수 있다. 또한, 제1 도전막(104)은 비정질(amorphous) 폴리실리콘막으로 형성하므로 얇은 두께로 형성하는 것이 바람직하며, 예를 들면 50Å 내지 200Å의 두께로 형성할 수 있다. 이때, 제1 도전막(104)은 SiH4 가스를 0.5L 내지 5L의 량으로 챔버 내부로 주입하며, 400℃ 내지 600℃의 온도에서 형성할 수 있다.
제1 도전막(104)을 형성한 이후에, 비정질 폴리실리콘막을 결정화 하기 위하여 열처리 공정을 실시할 수 있다. 예를 들면, 열처리 공정은 급속 열처리 공정(rapid anneling process; RTP)으로 실시할 수 있으며, 1초 내지 30초 동안 N2 분 위기에서 750℃ 내지 1000℃의 온도를 가하여 실시할 수 있다. 이때, 상술한 선처리 공정으로 인해, 제1 도전막(104)의 그레인(grain) 크기를 균일하고 작게 형성할 수 있으므로, 표면의 거칠기 또한 감소시킬 수 있다.
또한, 제1 도전막(104)의 표면에 형성될 수 있는 산화막(native oxide)을 제거하기 위한 세정공정을 더 실시할 수도 있다. 세정공정은 HF 또는 BOE(buffered oxide etchant)를 사용하여 실시할 수 있다.
도 1d를 참조하면, 제1 도전막(104)의 상부에 플로팅 게이트(floating gate)용 제2 도전막(106)을 형성한다. 제2 도전막(106)은 도프트(doped) 폴리실리콘막으로 형성하는 것이 바람직하다. 구체적으로 설명하면, 제2 도전막(106)은 SiH4 가스를 사용하여 저압 화학적 기상 증착법(Low Pressure CVD)으로 형성할 수 있으며, 도프트(doped) 폴리실리콘막을 형성하기 위하여 불순물용 가스를 혼합하여 실시한다. 예를 들면, N 타입의 불순물을 포함하는 제2 도전막(106)을 형성하는 경우, SiH4 가스와 함께 PH3 가스를 동시에 주입하여 형성할 수 있다. 구체적으로, 제2 도전막(106)은 SiH4 가스 및 PH3 가스의 혼합 가스를 사용하며, 0.5Torr 내지 2Torr의 압력에서, 400℃ 내지 600℃의 온도를 가하여 형성할 수 있다. 이때, PH3 가스는 SiH4 가스의 량보다 적게 사용하는 것이 바람직하다. 또한, 제2 도전막(106)을 형성할 시, SiH4 가스 및 PH3 가스와 함께 N2O 가스 또는 NH3 가스를 추가로 주입할 수도 있다. 이는, 제2 도전막(106)의 그레인 크기를 균일하게 하고, 후속 열처리 공정시 제2 도전막(106) 내의 불순물이 제1 도전막(104)으로 확산되는 것을 억제할 수 있다. 제2 도전막(106)은 400Å 내지 1000Å의 두께로 형성할 수 있다. 이로써, 제1 도전막(104) 및 제2 도전막(106)을 플로팅 게이트(flaoting gate; 107)로 형성할 수 있다.
또한, 상술한 게이트 절연막(102)을 형성하는 단계부터 제2 도전막(106)을 형성하는 단계까지 매엽식 장비를 사용하여 실시할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 본 발명에 따른 플래시 메모리 소자의 형성방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 게이트 절연막
104 : 제1 도전막 106 : 제2 도전막
107 : 폴리실리콘막

Claims (30)

  1. 반도체 기판 상에 게이트 절연막을 형성하는 단계;
    산소 가스와 실리콘 가스가 혼합된 분위기를 조성하여 상기 게이트 절연막의 표면에 폴리실리콘막의 형성을 위한 시드(seed)들을 형성하는 단계;
    상기 실리콘 가스의 량을 증가시켜, 상기 게이트 절연막의 상부에 플로팅 게이트용 제1 도전막을 형성하는 단계; 및
    상기 제1 도전막의 상부에 플로팅 게이트용 제2 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 형성방법.
  2. 제 1 항에 있어서,
    상기 산소 가스는 N2O 가스인 플래시 메모리 소자의 형성방법.
  3. 제 1 항에 있어서,
    상기 실리콘 가스는 SiH4 가스인 플래시 메모리 소자의 형성방법.
  4. 제 1 항에 있어서,
    상기 시드들을 형성하는 단계에서, 상기 실리콘 가스보다 상기 산소 가스를 더 많이 주입하는 플래시 메모리 소자의 형성방법.
  5. 제 2 항에 있어서,
    상기 N2O 가스는 0.1L 내지 12L로 주입하는 플래시 메모리 소자의 형성방법.
  6. 제 3 항에 있어서,
    상기 SiH4 가스는 0.1L 내지 10L로 주입하는 플래시 메모리 소자의 형성방법.
  7. 제 1 항에 있어서,
    상기 시드(seed)들을 형성하는 단계 및 상기 제1 도전막을 형성하는 단계는 인시추(in-situ)로 실시하는 플래시 메모리 소자의 형성방법.
  8. 제 1 항에 있어서,
    상기 게이트 절연막은 라디컬(radical) 산화법으로 형성하는 플래시 메모리 소자의 형성방법.
  9. 제 1 항에 있어서,
    상기 게이트 절연막은 700℃ 내지 900℃의 온도에서, O2 및 H2 가스의 혼합가스를 사용하여 형성하는 플래시 메모리 소자의 형성방법.
  10. 제 1 항에 있어서,
    상기 게이트 절연막을 형성한 후, 상기 반도체 기판과 상기 게이트 절연막 간의 계면에 존재하는 트랩 차지(trap charge)를 제거하기 위한 열처리 공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 형성방법.
  11. 제 10 항에 있어서,
    상기 열처리 공정은 상기 게이트 절연막을 형성한 후, 인시추(in-situ)로 실시하는 플래시 메모리 소자의 형성방법.
  12. 제 10 항에 있어서,
    상기 열처리 공정은 챔버 내에 N2O 가스 또는 NO 가스를 주입하여 실시하는 플래시 메모리 소자의 형성방법.
  13. 제 1 항에 있어서,
    상기 제1 도전막은 언도프트(undoped) 비정질(amorphous) 폴리실리콘막으로 형성하는 플래시 메모리 소자의 형성방법.
  14. 제 1 항에 있어서,
    상기 제1 도전막은 화학적 기상 증착법(CVD)으로 실시하는 플래시 메모리 소자의 형성방법.
  15. 제 1 항에 있어서,
    상기 제1 도전막은 SiH4 가스를 0.5L 내지 5L의 량으로 챔버 내부로 주입하며, 400℃ 내지 600℃의 온도를 가하여 형성하는 플래시 메모리 소자의 형성방법.
  16. 제 1 항에 있어서,
    상기 제1 도전막은 50Å 내지 200Å의 두께로 형성하는 플래시 메모리 소자의 형성방법.
  17. 제 1 항에 있어서,
    제1 도전막을 형성한 후, 열처리 공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 형성방법.
  18. 제 17 항에 있어서,
    상기 열처리 공정은 급속 열처리 공정(rapid anneling process; RTP)으로 실시하는 플래시 메모리 소자의 형성방법.
  19. 제 18 항에 있어서,
    상기 급속 열처리 공정은 1초 내지 30초 동안 N2 분위기에서 750℃ 내지 1000℃의 온도를 가하여 실시하는 플래시 메모리 소자의 형성방법.
  20. 제 1 항에 있어서,
    상기 제1 도전막을 형성한 후, 상기 제1 도전막의 표면에 형성될 수 있는 산화막(native oxide)을 제거하기 위한 세정공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 형성방법.
  21. 제 20 항에 있어서,
    상기 세정공정은 HF 또는 BOE(buffered oxide etchant)를 사용하여 실시하는 플래시 메모리 소자의 형성방법.
  22. 제 1 항에 있어서,
    상기 제2 도전막은 도프트(doped) 폴리실리콘막으로 형성하는 플래시 메모리 소자의 형성방법.
  23. 제 1 항에 있어서,
    상기 제2 도전막은 SiH4 가스 및 PH3 가스의 혼합가스를 사용하여 저압 화학적 기상 증착법(Low Pressure CVD)으로 형성하는 플래시 메모리 소자의 형성방법.
  24. 제 23 항에 있어서,
    상기 제2 도전막은 상기 SiH4 가스 및 PH3 가스의 혼합가스에 N2O 가스 또는 NH3 가스 중 어느 하나를 더 추가하여 형성하는 플래시 메모리 소자의 형성방법.
  25. 제 1 항에 있어서,
    상기 제2 도전막은 0.5Torr 내지 2Torr의 압력에서, 400℃ 내지 600℃의 온도를 가하여 형성하는 플래시 메모리 소자의 형성방법.
  26. 제 1 항에 있어서,
    상기 제2 도전막은 400Å 내지 1000Å의 두께로 형성하는 플래시 메모리 소자의 형성방법.
  27. 제 1 항에 있어서,
    상기 게이트 절연막을 형성하는 단계 내지 상기 제2 도전막을 형성하는 단계 는 매엽식 장비를 사용하여 실시하는 플래시 메모리 소자의 형성방법.
  28. 반도체 기판 상에 게이트 절연막을 형성하는 단계;
    산소 가스와 실리콘 가스가 혼합된 분위기를 조성하여 상기 게이트 절연막의 표면에 폴리실리콘의 시드(seed)를 형성하는 단계;
    상기 실리콘 가스의 량을 증가시켜, 상기 시드가 형성된 게이트 절연막의 상부에 언도프트 비정질 폴리실리콘막을 형성하는 단계; 및
    상기 언도프트 비정질 폴리실리콘막을 결정화하여 언도프트 결정질 폴리실리콘막을 형성하는 단계를 포함하는 플래시 메모리 소자의 형성방법.
  29. 제 28 항에 있어서,
    상기 산소 가스는 N2O 가스이고, 상기 실리콘 가스는 SiH4 가스인 플래시 메모리 소자의 형성방법.
  30. 제 28 항에 있어서,
    상기 언도프트 결정질 폴리실리콘막의 상부에 도프트 결정질 폴리실리콘막을 형성하는 단계를 더 포함하는 플래시 메모리 소자의 형성방법.
KR1020090005061A 2009-01-21 2009-01-21 플래시 메모리 소자의 형성방법 KR101085626B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090005061A KR101085626B1 (ko) 2009-01-21 2009-01-21 플래시 메모리 소자의 형성방법
US12/648,005 US8324050B2 (en) 2009-01-21 2009-12-28 Method of manufacturing flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005061A KR101085626B1 (ko) 2009-01-21 2009-01-21 플래시 메모리 소자의 형성방법

Publications (2)

Publication Number Publication Date
KR20100085650A KR20100085650A (ko) 2010-07-29
KR101085626B1 true KR101085626B1 (ko) 2011-11-22

Family

ID=42337301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005061A KR101085626B1 (ko) 2009-01-21 2009-01-21 플래시 메모리 소자의 형성방법

Country Status (2)

Country Link
US (1) US8324050B2 (ko)
KR (1) KR101085626B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494224B (zh) * 2017-09-08 2020-12-01 华邦电子股份有限公司 非挥发性存储器装置及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494321B1 (ko) * 1997-12-31 2005-08-31 주식회사 하이닉스반도체 반도체소자의다결정실리콘막형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164324B2 (ja) 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
KR20050003533A (ko) 2003-06-27 2005-01-12 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR20050023932A (ko) 2003-09-03 2005-03-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7799634B2 (en) * 2008-12-19 2010-09-21 Freescale Semiconductor, Inc. Method of forming nanocrystals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494321B1 (ko) * 1997-12-31 2005-08-31 주식회사 하이닉스반도체 반도체소자의다결정실리콘막형성방법

Also Published As

Publication number Publication date
US8324050B2 (en) 2012-12-04
KR20100085650A (ko) 2010-07-29
US20100184283A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
US8524589B2 (en) Plasma treatment of silicon nitride and silicon oxynitride
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
TWI455251B (zh) 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序
US7935591B2 (en) Method for fabricating PMOS transistor and method for forming dual gate using the same
US20100029091A1 (en) Method of Forming Tunnel Insulation Layer in Flash Memory Device
KR100933835B1 (ko) 플래시 메모리 소자의 제조 방법
KR100482751B1 (ko) 반도체 소자의 제조 방법
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
US7132328B2 (en) Method of manufacturing flash memory device
US20100167480A1 (en) Method for Manufacturing Flash Memory Device
KR100593752B1 (ko) 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법
CN104183492A (zh) 应力结构的形成方法
KR20080002602A (ko) 듀얼 게이트를 구비하는 반도체 소자의 게이트 형성방법
KR20070014410A (ko) 불휘발성 메모리 장치의 제조방법
KR20120089147A (ko) 반도체 소자의 제조 방법
KR20060011604A (ko) 플래시 메모리 소자의 제조 방법
KR20070035361A (ko) 플래시 메모리 소자의 제조 방법
KR101038398B1 (ko) 반도체 소자의 플로팅 게이트막 형성방법
JP2005285805A (ja) 半導体装置の製造方法
CN117410235A (zh) 一种基于多层应力记忆技术的cmos器件制造方法
JPH11111871A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100226214B1 (ko) 반도체소자의게이트 절연막 형성방법
KR20100018698A (ko) 플래시 메모리 소자의 형성 방법
KR20070109633A (ko) 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자
KR20090000451A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 8