KR20070109633A - 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 - Google Patents
비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 Download PDFInfo
- Publication number
- KR20070109633A KR20070109633A KR1020060042907A KR20060042907A KR20070109633A KR 20070109633 A KR20070109633 A KR 20070109633A KR 1020060042907 A KR1020060042907 A KR 1020060042907A KR 20060042907 A KR20060042907 A KR 20060042907A KR 20070109633 A KR20070109633 A KR 20070109633A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- memory device
- oxide film
- layer
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 3
- 238000006396 nitration reaction Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 18
- 238000000137 annealing Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자 제조 방법은 반도체 기판 상에 하부 전극용 도전막을 형성하고, 하부 전극용 도전막 상에 하부 산화막을 형성하고, 하부 산화막 상면을 질화 처리하고, 질화 처리된 하부 산화막 상에 질화막을 형성하고, 상부 질화막 상면을 플라즈마 산화 처리하고, 산화 처리된 질화막 상에 상부 산화막을 형성하여 유전막을 완성하고, 유전막 상에 상부 전극용 도전막을 형성하는 것을 포함한다.
플라즈마 처리, 유전막, 누설 전류
Description
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 순서대로 나타낸 도면이다.
<도면의 주요 부분에 관한 부호의 설명>
100: 반도체 기판 110: 터널 산화막
120: 플로팅 게이트 130: 유전막
132: 하부 산화막 134: 질화막
135: 산질화막 136: 상부 산화막
140: 컨트롤 게이트
본 발명은 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된 비휘발성 메모리 소자에 관한 것으로서, 더욱 상세하게는 비휘발성 메모리 소자의 누설 전류 특성을 향상시킬 수 있는 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된 비휘발성 메모리 소자에 관한 것이다.
비휘발성 메모리 소자 중 전기적으로 소거가 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 소자는 파울러-노드하임(Fowler-Nordheim) 터널링 현상에 의해 얇은 절연층, 즉 SiO2와 같은 터널 산화막을 통한 전자의 이동에 의하여 플로팅 게이트에 전하가 저장되고 이 저장된 전하의 양에 따라 트랜지스터가 온 또는 오프되는 소자를 말한다.
이러한 비휘발성 메모리 소자는 기판 상에 터널 산화막, 플로팅 게이트, 유전막 및 컨트롤 게이트가 적층된 구조를 갖는다. 이 때, 유전막은 플로팅 게이트에서 컨트롤 게이트로의 전하 이동을 방지하는 역할을 하며 전하의 누설을 방지한다. 또한, 유전막은 플로팅 게이트와 컨트롤 게이트 간의 커패시턴스를 유지하여야 하므로 가능한 얇게 형성되어야 한다.
이와 같은 유전막은 주로 ONO(Oxide-Nitride-Oxide)막이 사용되고 있으며, ONO막은 폴리실리콘막 상에 MTO(Middle Temperature Oxide)막을 증착하고 인-시츄(in-situ)로 N2 + N2O 어닐링(annealing)을 실시하고, 이어서 질화막을 증착하고 MTO막을 증착하고 다시 인-시츄로 N2 + N2O 어닐링을 실시함으로써 형성된다.
이 때, MTO막은 질화막의 누설 전류 특성을 보상하고 질화막의 스트레스를 감소시킨다. 그리고, MTO막 증착후 N2 + N2O 어닐링을 실시함으로써 비휘발성 메모리 소자의 프로그래밍시 전하가 손실되는 것을 방지한다.
그러나, 특히 상부 MTO막 증착 후 N2 + N2O 어닐링 공정을 수행하면서, 상부 MTO막의 일부 산화물이 질화막과 반응하기 위하여 확산됨으로써 MTO막의 산화물 일부가 손실될 수 있다. 한편, 상부 MTO막 상면에 N2 + N2O 어닐링 공정을 수행하지 않을 경우 상부 MTO막과 질화막 사이의 접촉력(adhesion)이 감소되어 누설 전류가 발생한다. 이에 따라 비휘발성 메모리 소자의 커패시턴스가 감소하여 비휘발성 메모리 소자의 저전력 및 고속 동작이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 상세하게는 비휘발성 메모리 소자의 누설 전류 특성을 향상시킬 수 있는 비휘발성 메모리 소자 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 비휘발성 메모리 소자 제조 방법에 따라 제조된 비휘발성 메모리 소자를 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 비휘발성 메모리 소자 제조 방법은 반도체 기판 상에 하부 전극용 도전막을 형성하고, 하부 전극용 도전막 상에 하부 산화막을 형성하고, 하부 산화막 상면을 질화 처리하고, 질화 처리된 하부 산화막 상에 질화막을 형성하고, 상부 질화막 상면을 플라즈마 산화 처리하고, 산화 처리된 질화막 상에 상부 산화막을 형성하여 유전막을 완성하고, 유전막 상에 상부 전극용 도전막을 형성하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 반도체 기판 상에 형성된 터널 산화막, 터널 산화막 상부에 형성된 플로팅 게이트, 플로팅 게이트 상부에 하부 산화막, 질화막 및 상부 산화막이 적층된 ONO막으로, 질화막 상면에 산화 처리되어 형성된 유전막 및 유전막 상부에 형성된 컨트롤 게이트를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.
도 1을 참조하여 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 구조 에 대해 설명하면 다음과 같다. 도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 터널 산화막(110), 플로팅 게이트(120), 유전막(130) 및 컨트롤 게이트(140)를 포함한다.
상세히 설명하면, 소자 분리막(102)에 의해 필드 영역과 활성 영역으로 구분된 반도체 기판(100)의 활성 영역 상에는 터널 산화막(110), 플로팅 게이트(120), 유전막(130) 및 컨트롤 게이트(140)가 적층된 게이트 스택이 형성되어 있다. 이러한 구조의 비휘발성 메모리 소자는 컨트롤 게이트(140)와 반도체 기판(100)의 소스/드레인(미도시)에 적절한 전압을 인가하여 플로팅 게이트(120)에 전하를 집어넣거나 빼냄으로써 데이터의 저장(program) 및 소거(erase) 동작이 이루어진다.
이 때, 터널 산화막(110)은 반도체 기판(100) 상에 약 50 ~ 100Å으로 비교적 얇게 형성되어 있으며, 비휘발성 메모리 소자의 데이터 저장 및 소거시 전하가 F-N 터널링에 의해 반도체 기판(100) 또는 플로팅 게이트(120)로 이동하는 경로를 제공한다.
터널 산화막(110) 상에 위치하는 플로팅 게이트(120)는 폴리실리콘으로 형성되어 있으며, 터널 산화막(110)을 통해 전달된 전하를 축적한다.
그리고 플로팅 게이트(120) 상에는 하부 산화막(132), 질화막(134) 및 상부 산화막(136)이 적층된 ONO막과 질화막(134) 상면에 플라즈마 산화 처리하여 비교적 얇게 형성된 산질화막(135)을 포함하는 유전막(130)이 형성되어 있다.
이와 같은 유전막(130)은 플로팅 게이트(120)와 컨트롤 게이트(140) 사이를 절연시키며, 플로팅 게이트(120)에 축적된 전하의 특성을 유지하고, 컨트롤 게이트(140)에 인가된 전압을 플로팅 게이트(120)에 전달하는 역할을 하게 된다.
또한, 유전막(130)의 상부에는 폴리실리콘으로 형성된 컨트롤 게이트(140)가 형성되어 있으며, 컨트롤 게이트(140)는 플로팅 게이트(120)의 전압을 유지시킨다.
이하, 도 2 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법에 대해 설명하면 다음과 같다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 순서대로 나타낸 도면이다.
먼저, 도 2에 도시된 바와 같이 반도체 기판(100) 상에 활성 영역과 필드 영역을 구분하기 위한 소자 분리 공정을 수행하여 소자 분리막(102)을 형성한다. 소자 분리 공정으로는 LOCOS(Local Oxidation of Silicon) 공정 또는 STI(Shallow Trench Isolation) 공정이 이용될 수 있다.
그리고 나서, 반도체 기판(100) 상에 터널 산화막(110) 및 하부 전극용 도전막(120)을 순차적으로 형성한다. 터널 산화막(110)은 반도체 기판(100)을 산소 분위기에서 열처리하여 열산화막으로 형성할 수 있다. 그리고 터널 산화막(110) 상부에 폴리실리콘을 CVD(Chemical Vapor Deposition) 공정과 같은 증착 공정을 수행하여 하부 전극용 도전막(120)을 형성한다. 이 때, 하부 전극용 도전막(120)은 약 550 ~ 620→의 온도와 약 20 ~ 40Pa의 압력 조건에서 약 0.1 ~ 1.0slm의 SiH4와 같은 실란 계열 가스와 약 0.01 ~ 0.1slm의 PH3 불순물 가스를 공급하여 형성한다.
그리고, 하부 전극용 도전막(120)이 형성된 반도체 기판(100) 상부에 하부 산화막(132a)을 형성한다. 하부 산화막(132a)은 MTO(Middle Temperature Oxiede)막으로 형성할 수 있으며, LPCVD 공정과 같은 증착 공정을 수행하여 형성한다. 보다 상세히 설명하면, 하부 산화막(132a)은 700 ~ 760→의 온도와 약 80 ~ 120Pa의 압력 조건에서 소스 가스 SiH4와 반응 가스 N2O 가스를 이용하여 증착시킴으로써 형성한다. 이 때, SiH4 가스는 약 1 ~ 10sccm으로 유지하고, N2O 가스는 약 1 ~ 3slm으로 유지한다. 여기서, 하부 산화막(132a)은 이후 형성될 질화막의 누설 전류 특성을 보상하고 질화막의 스트레스를 감소시킨다. 이어서, 하부 산화막(132a)에 질화 처리(133a)를 한다. 질화 처리(133a)는 예를 들어, 인-시츄로 N2 + N2O 가스를 주입하면서 어닐링을 실시할 수 있다. 이러한 N2 + N2O 어닐링을 실시함으로써 비휘발성 메모리 소자의 프로그래밍시 전하가 손실되는 것을 방지한다.
그리고 나서, 도 3에 도시된 바와 같이, 하부 산화막(132a) 상면에 질화막(134a)을 형성한다.
이 때, 질화막(134a)은 약 650 ~ 670→의 온도와 약 10 ~ 30Pa의 압력 조건에서 SiH2Cl2와 NH3 가스를 이용하여 증착시킴으로써 형성한다. 그리고 질화막(134a) 형성시 SiH2Cl2 가스는 약 0.01 ~ 0.1slm으로 유지하고, NH3 가스는 약 0.2 ~ 1.0slm으로 유지한다.
이 후, 본 발명의 일 실시예인 질화막(134a) 상면에 플라즈마 산화 처 리(133b)를 한다. 질화막(134a) 상면에 산화 처리를 함으로써, 질화막(134a) 상면에 비교적 얇은 산질화막(135a)을 형성할 수 있다. 이로써, 산질화막(135a)과 이후 증착될 상부 산화막(136a)과의 계면 특성이 개선되어 접촉력(adhesion)을 향상시킴으로써 누설 전류 특성을 개선할 수 있다. 또한, 산질화막(135a)이 형성됨으로써 이후 증착될 상부 산화막(136a)에 추가의 N2 + N2O 어닐링 공정을 생략할 수 있다. 이로써, 어닐링 공정중에 발생할 수 있는 상부의 산화막(136a)의 일부 산화물이 확산되는 것을 방지할 수 있다. 따라서, 상부 산화막(136a)의 일부 산화물의 손실을 방지할 수 있음으로써 일부 산화물이 확산하여 질화막(134a)과 반응하는 것을 억제할 수 있다.
플라즈마 산화 처리(133b)는 질화막(134a)을 형성한 챔버와 동일한 챔버 내에서 인-시츄 방식으로 수행할 수 있다. 플라즈마 산화 처리(133b)는 300~500→의 온도를 유지하며 약 0.1 ~ 3Torr의 압력 조건에서 O2, N2O, O3 및 NO의 그룹에서 선택된 어느 하나의 가스를 공급하여 수행할 수 있다. 가스의 유량은 약 100sccm ~ 2000sccm으로 유지할 수 있으며 플라즈마 RF 파워는 100W ~ 1KW로 유지하며 처리 시간은 약 60 ~ 180sec 일 수 있다. 이러한 조건으로 비교적 얇은 산질화막(135a)이 형성될 수 있다.
이어서, 도 4를 참조하면 상면이 산화 처리된 질화막(134a) 상에 상부 산화막(136a)을 형성한다.
상부 산화막(136a)은 하부 산화막(132a)과 동일하게 MTO막으로 형성한다. 즉, 상부 산화막(136a)은 700 ~ 760→의 온도와 약 80 ~ 120Pa의 압력 조건에서 SiH4와 N2O 가스를 이용하여 증착시킴으로써 형성한다. 이 때, SiH4 가스는 약 1 ~ 10sccm으로 유지하고, N2O 가스는 약 1 ~ 3slm으로 유지함으로써 상부 산화막(136a)을 형성한다. 이로써, 하부 산화막(132a), 질화막(134a) 및 상부 산화막(136a)이 적층되고 질화막(134a) 상면이 산화 처리된 유전막(130a)이 완성된다.
이와 같이 형성된 유전막(130a)은 질화막(134a) 상면이 산화 처리되어 있어 상부 산화막(136a)과의 접촉력(adhesion)을 높여 누설 전류를 방지할 수 있다. 그리고, 상부 산화막(136a) 상면에 N2 + N2O 어닐링 공정을 수행하지 않음으로써 어닐링 공정동안의 상부 산화막(136a) 내의 산화물과 질화막(134a) 간의 반응을 억제함으로써 상부 산화막(136a)의 일부 산화물이 손실되는 것을 방지할 수 있다. 따라서, 누설 전류 특성이 향상됨으로써 비휘발성 메모리 반도체 소자의 특성이 개선될 수 있다.
다음으로, 도 5에 도시된 바와 같이, 유전막(130a) 상에 폴리실리콘을 증착하여 상부 전극용 도전막(140)을 형성한다. 이 때, 상부 전극용 도전막(140)은 약 550 ~ 620→의 온도와 약 20 ~ 40Pa의 압력 조건에서 약 0.1 ~ 1.0slm의 SiH4와 같은 실란 계열 가스와 약 0.01 ~ 0.1slm의 PH3 불순물 가스를 공급하여 형성한다.
이 후, 다시 도 1을 참조하면 상부 전극용 도전막(140) 상부에 식각 마스크(미도시)를 형성한다. 이어서, 반도체 기판(100)이 노출될 때까지 식각하고 패터닝 하여 플로팅 게이트(120) 상에 유전막(130)이 적층되고 유전막(130) 상에 컨트롤 게이트(140)가 적층된 게이트 스택을 형성한다. 그리고 나서, 후속공정을 수행하여 비휘발성 메모리 소자를 완성한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 본 발명의 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된 비휘발성 메모리 소자에 따르면 다음과 같은 효과가 있다.
첫째, 유전막의 질화막 상면을 산화 처리함으로써 상부 산화막의 접촉력을 향상시킬 수 있다.
둘째, 상부 산화막의 접촉력을 향상시킴으로써 상부 산화막과 질화막의 계면에서 누설 전류가 발생하는 것을 방지할 수 있다.
셋째, 상부 산화막 형성시 어닐링 공정을 수행하지 않으므로 상부 산화막 내의 산화물 손실을 방지할 수 있다.
Claims (7)
- 반도체 기판 상에 하부 전극용 도전막을 형성하고,상기 하부 전극용 도전막 상에 하부 산화막을 형성하고,상기 하부 산화막 상면을 질화 처리하고상기 질화 처리된 하부 산화막 상에 질화막을 형성하고,상기 상부 질화막 상면을 플라즈마 산화 처리하고,상기 산화 처리된 질화막 상에 상부 산화막을 형성하여 유전막을 완성하고,상기 유전막 상에 상부 전극용 도전막을 형성하는 것을 포함하는 비휘발성 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 플라즈마 산화 처리는 O2, N2O, O3 및 NO의 그룹에서 선택된 어느 하나의 가스를 공급하여 수행하는 비휘발성 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 플라즈마 산화 처리는 300~500℃에서 0.1~ 3Torr의 압력 조건으로 1 ~ 3분간 수행하는 비휘발성 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 플라즈마 산화 처리시 상기 O2, N2O, O3 및 NO의 그룹에서 선택된 어느 하나의 가스를 100 ~ 2000sccm으로 유지하는 비휘발성 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 플라즈마 산화 처리하는 것은 100~ 1000W의 RF 파워에서 수행되는 비휘발성 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 플라즈마 산화 처리는 인-시츄(in-situ) 방식으로 수행하는 비휘발성 메모리 소자 제조 방법.
- 반도체 기판 상에 형성된 터널 산화막;상기 터널 산화막 상부에 형성된 플로팅 게이트;상기 플로팅 게이트 상부에 하부 산화막, 질화막 및 상부 산화막이 적층된 ONO막으로, 상기 질화막 상면에 산화 처리되어 형성된 유전막; 및상기 유전막 상부에 형성된 컨트롤 게이트를 포함하는 비휘발성 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060042907A KR20070109633A (ko) | 2006-05-12 | 2006-05-12 | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060042907A KR20070109633A (ko) | 2006-05-12 | 2006-05-12 | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070109633A true KR20070109633A (ko) | 2007-11-15 |
Family
ID=39064120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060042907A KR20070109633A (ko) | 2006-05-12 | 2006-05-12 | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070109633A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101135422B1 (ko) * | 2008-12-17 | 2012-04-13 | 성균관대학교산학협력단 | 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법 |
-
2006
- 2006-05-12 KR KR1020060042907A patent/KR20070109633A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101135422B1 (ko) * | 2008-12-17 | 2012-04-13 | 성균관대학교산학협력단 | 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1844492B1 (en) | Non-volatile nanocrystal memory and method therefor | |
| KR100894098B1 (ko) | 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법 | |
| US20060246665A1 (en) | Manufacturing process of an interpoly dielectric structure for non-volatile semiconductor integrated memories | |
| JP2003347543A (ja) | 半導体装置及びその製造方法 | |
| JP2008277530A (ja) | 不揮発性半導体記憶装置 | |
| KR100757324B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| JP2002217317A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20070029895A (ko) | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR101217260B1 (ko) | 감소된 전하 손실을 갖는 메모리 셀 구조의 제조방법 | |
| KR100695820B1 (ko) | 비휘발성 반도체 장치 및 그 제조 방법 | |
| KR100823715B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100933835B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| JP5313547B2 (ja) | 半導体装置の製造方法 | |
| US20020168869A1 (en) | Method for fabricating an ONO layer | |
| KR100791333B1 (ko) | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 | |
| KR20070109633A (ko) | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 | |
| US7132328B2 (en) | Method of manufacturing flash memory device | |
| US8187973B2 (en) | Method for manufacturing semiconductor device and the semiconductor device | |
| KR20070058725A (ko) | 불휘발성 메모리 소자의 제조 방법 | |
| KR20070076049A (ko) | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 | |
| KR20070106155A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 | |
| KR20060011604A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |