KR100933835B1 - 플래시 메모리 소자의 제조 방법 - Google Patents

플래시 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100933835B1
KR100933835B1 KR1020070115003A KR20070115003A KR100933835B1 KR 100933835 B1 KR100933835 B1 KR 100933835B1 KR 1020070115003 A KR1020070115003 A KR 1020070115003A KR 20070115003 A KR20070115003 A KR 20070115003A KR 100933835 B1 KR100933835 B1 KR 100933835B1
Authority
KR
South Korea
Prior art keywords
insulating film
memory device
tunnel insulating
flash memory
gas
Prior art date
Application number
KR1020070115003A
Other languages
English (en)
Other versions
KR20090048905A (ko
Inventor
구재형
홍권
김재홍
박은실
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070115003A priority Critical patent/KR100933835B1/ko
Priority to US12/164,011 priority patent/US20090124096A1/en
Publication of KR20090048905A publication Critical patent/KR20090048905A/ko
Application granted granted Critical
Publication of KR100933835B1 publication Critical patent/KR100933835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 플라즈마 산화(plasma oxidation) 공정을 이용하여 반도체 기판 상에 터널 절연막을 형성하는 단계; 및 상기 터널 절연막의 표면을 질화(nitridation) 처리하는 단계를 포함하여 이루어진다.
터널 절연막, 플라즈마 산화 공정, 플라즈마 질화 처리

Description

플래시 메모리 소자의 제조 방법{Method of manufacturing a flash memory device}
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 터널 절연막의 열화 특성을 방지하여 소자 신뢰성을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.
반도체 소자 중 플래시 메모리 소자는 전원 공급이 차단될지라도 그 메모리 셀에 저장되어 있는 정보를 유지할 뿐만 아니라 회로 기판에 장착되어 있는 상태로 고속의 전기적 소거(erase)가 가능한 비휘발성 메모리 소자로서 고집적화에 유리한 구조 때문에 최근 많이 연구되고 개발되는 메모리 소자이다. 이러한 플래시 메모리 소자의 단위 셀은 반도체 기판의 활성 영역 상에 터널 절연막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 순차적으로 적층되어 형성된다. 이중 터널 절연막은 일반적인 트랜지스터의 게이트 절연막과는 달리 박막 자체가 데이터를 이동시키는 통로 역할을 하므로 매우 뛰어난 박막 특성이 요구된다.
낸드 플래시(NAND Flash) 소자의 경우 프로그램(program)과 소거(erase) 동작 모두 F-N 터널링 방식을 사용하므로 수많은 프로그램과 소거 동작이 반복되면 터널 절연막의 열화 현상이 발생하여 기능을 제대로 발휘할 수 없게 된다. 따라서, 터널 절연막의 두께는 가능한 얇게 형성하여 프로그램 스피드 특성을 향상시키되 박막 특성 열화를 방지하기 위해 박막 내에 질소를 주입시키고 있다. 터널 절연막에 질소를 주입시키는 일반적인 방법으로는 습식 산화(wet oxidation) 공정 혹은 래디컬 산화(radical oxidation) 공정 등의 열 산화(thermal oxidation) 공정을 이용하여 순수한 실리콘 산화막(SiO2)을 성장시킨 후 후속으로 N20, N0 또는 NH3 가스를 이용한 어닐링(annealing)을 통해 산화질화막(SiON)을 형성시킨다. 이 경우, 주입된 질소의 대부분은 반도체 기판과 실리콘 산화막(SiO2)의 계면(interface)에 축적되어 반도체 기판과 실리콘 산화막(SiO2)의 계면에 필연적으로 생기는 계면 트랩 전하(interface trap charge)를 치환하여 터널 절연막의 계면 특성을 개선시킨다.
하지만, 터널 절연막을 H20를 사용한 습식 산화 공정을 이용하여 800℃ 이상의 고온에서 성장시키거나 혹은 H2와 O2를 사용하여 고온 저압의 래디컬 산화 공정을 이용하여 성장시킴에 따라 이때 사용되는 수소의 영향으로 Si-H와 같은 수소 베이스의 결함 본드(즉, 댕글링 본드(dangling bond))들이 생성되어 터널 절연막에 깊은 레벨로 트랩되는 결함 전하들(defect charge)이 증가됨으로써 싸이클링(cycling) 및 전하 보존(retention) 특성 등의 신뢰성 문제들이 발생되고 있다. 또한, 습식 산화 공정 또는 래디컬 산화 공정의 경우 800℃ 이상의 공정 온도가 요구되어 써멀 버짓(thermal budget)이 증가되고, 보론(boron) 등이 외부로 확산되는 문제점들이 발생될 뿐만 아니라 후속의 고온 공정에서 터널 절연막의 막질이 저하되는 문제점을 안고 있다.
본 발명은 플라즈마 산화(plasma oxidation) 공정을 이용하여 반도체 기판 상에 터널 절연막을 형성한 후 터널 절연막의 표면을 질화(nitridation) 처리함으로써, 터널 절연막의 싸이클링(cycling) 및 전하 보존(retention) 및 누설 전류(leakage current) 특성 등을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법은, 플라즈마 산화(plasma oxidation) 공정을 이용하여 반도체 기판 상에 터널 절연막을 형성하는 단계; 및 상기 터널 절연막의 표면을 질화(nitridation) 처리하는 단계를 포함하여 이루어진다.
상기에서, 플라즈마 산화 공정은 Ar 및 O2 가스를 이용하여 200 내지 500℃의 온도와 0.1 내지 10Torr의 압력 및 0보다 크고 5kW이하인 파워하에서 실시된다. 플라즈마 산화 공정은 DC(Direct Current) 방전, RF(Radio Frequency) 방전 또는 마이크로파(microwave)를 이용하여 플라즈마를 발생시킨다. 터널 절연막은 20 내지 100Å의 두께로 형성된다.
질화 처리는 플라즈마 질화(plasma nitridation) 처리 공정으로 실시된다. 플라즈마 질화 처리 공정은 Ar 및 N2 가스를 이용하여 200 내지 500℃의 온도와 0.1 내지 10Torr의 압력 및 0보다 크고 5kW이하인 파워하에서 실시된다. 플라즈마 질화 처리 공정은 DC 방전, RF 방전 또는 마이크로파를 이용하여 플라즈마를 발생시킨다.
플라즈마 질화 처리 시, 터널 절연막 표면에 절연막이 형성되며, 이때, 절연막은 5 내지 20Å의 두께로 형성된다. 플라즈마 질화 처리 공정은 증착률을 증가시키기 위해 H2 가스를 추가로 사용한다.
질화 처리 전, 반도체 기판과 터널 절연막의 계면에 질소를 축적시키는 단계를 더 포함한다. 질소를 축적시키는 단계는 N2O 또는 NO 가스를 사용한 어닐링 공정으로 실시한다. N20 가스를 사용한 어닐링 공정은 NO 및 N2 분위기에서 800 내지 950℃의 온도 및 상압으로 실시하고, O2 가스를 이용하여 퍼지(purge)한다. N2O 가스를 이용한 어닐링 공정 시, 프리 활성 챔버(Pre Activation Chamber; PAC)를 사용한다.
N0 가스를 사용한 어닐링 공정은 N2O 분위기에서 800 내지 950℃의 온도 및 상압으로 실시하고, N2 및 O2 가스를 이용하여 퍼지한다. 질소를 축적시키는 단계에 의해 반도체 기판과 터널 절연막의 계면에 Si-N 결합을 갖는 절연막이 형성된다.
질소를 축적시키는 단계 이후에 상기 반도체 기판과 상기 터널 절연막의 계면에 산소를 주입시키는 단계를 더 포함한다. 산소를 주입시키는 단계는 오존(O3) 처리 공정으로 실시한다. 오존 처리 공정은 300 내지 600℃의 온도에서 100 내지 300g/㎥의 유량을 이용한다. 산소 주입 시, 반도체 기판과 터널 절연막의 계면에 Si-O-N 결합을 갖는 절연막이 형성된다.
질화 처리 전, N2 또는 O2 어닐링 공정을 실시하는 단계를 더 포함한다.
본 발명은 다음과 같은 효과가 있다.
첫째, H2를 사용하지 않고 Ar 및 O2 가스를 이용한 플라즈마 산화(plasma oxidation) 공정으로 터널 절연막을 형성한 후 터널 절연막 표면을 질화(nitridation) 처리함으로써, Si-H와 같은 댕글링 본드(dangling bond)들에 의한 결함 전하들(defect charges)의 생성을 억제하여 소자의 문턱 전압(Vth) 쉬프트를 줄이고, 싸이클링(cycling) 및 전하 보전(retention) 특성을 향상시키고, 누설 전류를 줄여 누설 전류 특성을 향상시킬 수 있다.
둘째, 플라즈마 산화 공정을 이용하여 터널 절연막을 형성하므로, 보다 치밀(dense)한 박막을 얻을 수 있어 후속의 고온 공정에서 터널 절연막의 막질이 저하되는 것을 방지할 수 있다.
셋째, 500℃ 이하의 온도에서 터널 절연막을 형성하여 써멀 버짓(thermal budget)에 의한 터널 절연막의 버즈 빅(bird's beak) 현상을 개선하고, 보론이 외부로 확산되는 것을 방지하여 막질이 저하되는 것을 방지할 수 있다.
넷째, 후속으로 N20 또는 N0 가스를 이용한 어닐링 공정을 더 실시하여 반도체 기판과 터널 절연막의 계면에 질소를 축적시켜 계면 트랩 전하(interface trap charge)를 치환함에 따라 터널 절연막의 계면 특성을 개선시킬 수 있다.
다섯째, N20 또는 N0 가스를 이용한 어닐링 후 오존(O3) 처리 공정을 더 실시하여 반도체 기판과 터널 절연막의 계면에서 Si-N 결합을 갖는 절연막을 Si-O-N 결합을 갖는 절연막으로 변경시켜 터널 절연막의 전기적 스트레스를 완화하고, 산소 밀도를 증가시킬 뿐만 아니라 표면 거칠기(roughness) 개선 등을 통해 터널 절연막의 싸이클링 및 전하 보존 특성 등의 소자 특성을 더욱 향상시킬 수 있다.
여섯째, 터널 절연막의 막질을 향상시켜 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 웰 영역(미도시)이 형성된 반도체 기판(10)이 제공된다. 웰 영역은 트리플(triple) 구조로 형성될 수 있으며, 이 경우 웰 영역은 반도체 기판(10) 상에 스크린 산화막(screen oxide; 미도시)을 형성한 후 웰 이온 주입 공정 및 문턱 전압 이온 주입 공정을 실시하여 형성한다.
스크린 산화막을 제거한 후에는 웰 영역이 형성된 반도체 기판(10) 상에 터널 절연막 형성을 위한 절연막 증착 전 세정 공정을 더 실시할 수 있다. 세정 공정은 자연 산화막(natural oxide) 및 불순물을 제거하기 위하여 HF 용액 및 SC-1(standard cleaning-1) 용액을 이용하여 실시할 수 있다.
이어서, 스크린 산화막을 제거한 후 웰 영역이 형성된 반도체 기판(10) 상에 터널 절연막(20)을 형성한다. 터널 절연막(20)은 실리콘 산화막(SiO2)으로 형성할 수 있으며, 이 경우 플라즈마 산화(plasma oxidation) 공정으로 형성할 수 있다.
구체적으로, 플라즈마 산화 공정은 Ar 및 O2 가스를 사용하여 200 내지 500℃의 온도와, 0.1 내지 10Torr의 압력 및 0보다 크고 5kW이하인 파워하에서 실시할 수 있다. 이러한, 플라즈마 산화 공정은 DC(Direct Current) 방전, RF(Radio Frequency) 방전 또는 마이크로파(microwave)를 이용하여 플라즈마를 발생시키는 원리를 이용한다. 이때, 터널 절연막(20)은 20 내지 100Å의 두께로 형성할 수 있다.
상기한 바와 같이, Ar 및 O2 가스를 이용한 플라즈마 산화 공정으로 터널 절연막(20)을 형성할 경우, 기존의 습식 산화(wet oxidation) 공정 및 래디컬 산화(radical oxidation) 공정을 이용하여 증착할 때와 달리 수소(H2)를 사용하지 않 고 산화 공정을 진행할 수 있기 때문에 터널 절연막(20) 내 Si-H와 같은 수소 베이스의 결함 본드(즉, 댕글링 본드(dangling bond))가 생성되지 않아 깊은 레벨로 트랩되는 결함 전하들(defect charges)의 생성이 억제된다. 따라서, 터널 절연막(20) 내 결함 전하들을 줄여 문턱 전압 쉬프트(Vth shift)를 줄이고, 싸이클링(cycling) 및 전하 보전(retention) 특성을 향상시킬 수 있다.
또한, 플라즈마 산화 공정을 이용하여 터널 절연막(20)을 형성하므로, 보다 치밀(dense)한 박막을 얻을 수 있어 후속의 고온 공정에서 터널 절연막(20)의 막질이 저하되는 것을 방지할 수 있다.
더욱이, 500℃ 이하의 낮은 온도에서 터널 절연막(20)을 형성함으로써, 써멀 버짓(thermal budget)에 의해 터널 절연막(20)의 양쪽 끝부분에서 산화막이 성장하는 버즈 빅(bird's beak) 현상을 개선할 수 있고, 보론(boron)이 외부로 확산되는 것을 방지하여 막질 저하를 방지할 수 있다.
도 1b를 참조하면, 반도체 기판(10)과 터널 절연막(20)의 계면에 인-시튜(in-situ)로 질소를 축적시키기 위한 공정을 더 실시한다. 이때, 질소 축적 공정은 N2O 또는 NO 가스를 이용한 어닐링(annealing) 공정으로 실시할 수 있다.
이 경우, N2O 가스를 이용한 어닐링 공정은 N2O 분위기에서 800 내지 950℃의 온도 및 상압으로 실시하고, N2 및 02 가스를 이용하여 퍼지 한다. 이때, N20 어닐링은 프리 활성 챔버(Pre Activation Chamber; PAC)를 사용한다.
한편, N0 가스를 이용한 어닐링 공정은 NO 및 N2 분위기에서 800 내지 950℃ 의 온도 및 상압으로 실시하고, 02 가스를 이용하여 퍼지(purge) 한다.
이로써, 반도체 기판(10)과 터널 절연막(20)의 계면에 형성된 댕글링 본드의 수소 자리에 질소가 치환되어 Si-N 결합을 갖는 제1 절연막(30)이 형성된다. 바람직하게, 제1 절연막(30)은 실리콘 질화막(Si3N4)으로 형성될 수 있다. 이렇듯, Si-N 결합을 갖는 제1 절연막(30)에 의해 반도체 기판(10)과 터널 절연막(20)의 계면에 필연적으로 발생하는 계면 트랩 전하(interface trap charge)의 밀도를 감소시키고, SILC(Stress Induced Leakage Current), C-V 특성 등을 개선하여 터널 절연막(20)의 싸이클링 및 전하 보존 특성을 더욱 향상시킬 수 있다.
도 1c를 참조하면, 질소가 축적된 제1 절연막(30)에 인-시튜(in-situ)로 산소를 주입시키기 위한 공정을 더 실시한다. 산소 주입은 오존 처리(O3 tretment) 공정을 실시하여 달성할 수 있다. 이 경우, 오존 처리 공정은 300 내지 600℃의 온도에서 100 내지 300g/㎥의 유량을 이용하여 실시할 수 있다.
이로써, Si-N 결합을 갖는 제1 절연막(30)에 O2 분자가 결합되어 제1 절연막(30)이 Si-O-N 결합을 갖는 제2 절연막(30a)으로 변경된다.
이때, Si-O-N 결합을 갖는 제2 절연막(30a)은 전기적 스트레스를 완화하고, 산소 밀도를 증가시킬 뿐만 아니라 표면 거칠기(roughness) 개선 등을 통해 터널 절연막(20)의 싸이클링 및 전하 보존 특성 등의 소자 특성을 더욱 향상시킬 수 있다.
특히, NO 가스를 이용한 어닐링 시에는 추가로 질소 프로파일(N profile) 변 화로 인한 터널 절연막(20)의 특성 열화를 방지할 수 있는 효과를 얻을 수 있다.
도 1d를 참조하면, 터널 절연막(20)의 표면을 질화(nitridation) 처리한다. 질화 처리 공정은 플라즈마 질화(Plasma Nitridation; PN) 처리 공정으로 실시한다. 이 경우, 플라즈마 질화 처리 공정은 Ar 및 N2 가스를 사용하여 200 내지 500℃의 온도와, 0.1 내지 10Torr의 압력 및 0보다 크고 5kW이하인 파워하에서 실시할 수 있다. 이러한, 플라즈마 질화 처리 공정은 DC 방전, RF 방전 또는 마이크로파를 이용하여 플라즈마를 발생시키는 원리를 이용한다. 이로써, 플라즈마 질화 처리 공정에 의해 터널 절연막(20)의 표면이 질화 되어 터널 절연막(20) 표면에 질소를 함유한 제3 절연막(40)이 형성된다. 이러한 제3 절연막(40)은 실리콘 질화막(Si3N4) 또는 실리콘 산화질화막(SiON)으로 형성될 수 있으며, 5 내지 20Å의 두께로 형성될 수 있다. 한편, 플라즈마 처리 공정 시 제3 절연막(40)의 증착률을 증가시키기 위해 추가로 H2 가스를 사용할 수 있다.
상기한 바와 같이, 터널 절연막(20)을 질화 처리 할 경우 터널 절연막(20)의 누설 전류(leakage current)를 줄여 누설 전류 특성을 향상시킬 수 있고, 이를 통해 소자의 신뢰성을 향상시킬 수 있다.
한편, 터널 절연막(20) 형성 후 N20 또는 NO 어닐링 대신 N2 또는 02 어닐링을 실시하고 후속으로 플라즈마 질화 처리 공정을 실시할 수도 있다.
도면으로 도시하지는 않았으나, 후속으로 제3 절연막(40) 상에 플로팅 게이트용 폴리실리콘막을 형성한 후 후속 공정을 실시하여 플래시 메모리 소자를 완성 한다.
본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 20 : 터널 절연막
30 : 제1 절연막 30a : 제2 절연막
40 : 제3 절연막

Claims (25)

  1. 플라즈마 산화 공정을 이용하여 반도체 기판 상에 터널 절연막을 형성하는 단계;
    상기 반도체 기판과 상기 터널 절연막의 계면에 질소를 축적시키는 단계; 및
    상기 터널 절연막의 표면을 질화 처리하는 단계를 포함하는 플래시 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마 산화(plasma oxidation) 공정은 Ar 및 O2 가스를 이용하는 플래시 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 산화 공정은 200 내지 500℃의 온도에서 실시되는 플래시 메모리 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 산화 공정은 0.1 내지 10Torr의 압력 및 0보다 크고 5kW이하인 파워하에서 실시되는 플래시 메모리 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 플라즈마 산화 공정은 DC 방전, RF 방전 또는 마이크로파를 이용하여 플라즈마를 발생시키는 플래시 메모리 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 터널 절연막은 20 내지 100Å의 두께로 형성되는 플래시 메모리 소자의 제조 방법.
  7. 제 1 항에 있어서,
    상기 질화 처리는 플라즈마 질화(plasma nitridation) 처리 공정으로 실시되는 플래시 메모리 소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 플라즈마 질화 처리 공정은 Ar 및 N2 가스를 이용하는 플래시 메모리 소자의 제조 방법.
  9. 제 7 항에 있어서,
    상기 플라즈마 질화 처리 공정은 200 내지 500℃의 온도에서 실시되는 플래시 메모리 소자의 제조 방법.
  10. 제 7 항에 있어서,
    상기 플라즈마 질화 처리 공정은 0.1 내지 10Torr의 압력 및 0보다 크고 5kW이하인 파워하에서 실시되는 플래시 메모리 소자의 제조 방법.
  11. 제 7 항에 있어서,
    상기 플라즈마 질화 처리 공정은 DC 방전, RF 방전 또는 마이크로파를 이용하여 플라즈마를 발생시키는 플래시 메모리 소자의 제조 방법.
  12. 제 7 항에 있어서, 상기 플라즈마 질화 처리 시,
    상기 터널 절연막 표면에 절연막이 형성되는 플래시 메모리 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 절연막은 5 내지 20Å의 두께로 형성되는 플래시 메모리 소자의 제조 방법.
  14. 제 7 항에 있어서,
    상기 플라즈마 질화 처리 공정은 증착률을 증가시키기 위해 H2 가스를 추가 로 사용하는 플래시 메모리 소자의 제조 방법.
  15. 삭제
  16. 제 1 항에 있어서,
    상기 질소를 축적시키는 단계는 N2O 또는 NO 가스를 사용한 어닐링 공정으로 실시하는 플래시 메모리 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 N20 가스를 사용한 어닐링 공정은 NO 및 N2 분위기에서 800 내지 950℃의 온도 및 상압으로 실시하고, O2 가스를 이용하여 퍼지하는 플래시 메모리 소자의 제조 방법.
  18. 제 16 항에 있어서,
    상기 N2O 가스를 이용한 어닐링 공정 시, 프리 활성 챔버(Pre Activation Chamber; PAC)를 사용하는 플래시 메모리 소자의 제조 방법.
  19. 제 16 항에 있어서,
    상기 N0 가스를 사용한 어닐링 공정은 N2O 분위기에서 800 내지 950℃의 온도 및 상압으로 실시하고, N2 및 O2 가스를 이용하여 퍼지하는 플래시 메모리 소자의 제조 방법.
  20. 제 1 항에 있어서,
    상기 질소를 축적시키는 단계에 의해 상기 반도체 기판과 상기 터널 절연막의 계면에 Si-N 결합을 갖는 절연막이 형성되는 플래시 메모리 소자의 제조 방법.
  21. 제 1 항에 있어서,
    상기 질소를 축적시키는 단계 이후에 상기 반도체 기판과 상기 터널 절연막의 계면에 산소를 주입시키는 단계를 더 포함하는 플래시 메모리 소자의 제조 방법.
  22. 제 21 항에 있어서,
    상기 산소를 주입시키는 단계는 오존(O3) 처리 공정으로 실시하는 플래시 메모리 소자의 제조 방법.
  23. 제 22 항에 있어서,
    상기 오존 처리 공정은 300 내지 600℃의 온도에서 100 내지 300g/㎥의 유량을 이용하는 플래시 메모리 소자의 제조 방법.
  24. 제 22 항에 있어서,
    상기 산소 주입 시, 상기 반도체 기판과 상기 터널 절연막의 계면에 Si-O-N 결합을 갖는 절연막이 형성되는 플래시 메모리 소자의 제조 방법.
  25. 제 1 항에 있어서,
    상기 질화 처리 전, N2 또는 O2 어닐링 공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 제조 방법.
KR1020070115003A 2007-11-12 2007-11-12 플래시 메모리 소자의 제조 방법 KR100933835B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070115003A KR100933835B1 (ko) 2007-11-12 2007-11-12 플래시 메모리 소자의 제조 방법
US12/164,011 US20090124096A1 (en) 2007-11-12 2008-06-28 Method of fabricating flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115003A KR100933835B1 (ko) 2007-11-12 2007-11-12 플래시 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090048905A KR20090048905A (ko) 2009-05-15
KR100933835B1 true KR100933835B1 (ko) 2009-12-24

Family

ID=40624113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115003A KR100933835B1 (ko) 2007-11-12 2007-11-12 플래시 메모리 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20090124096A1 (ko)
KR (1) KR100933835B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090025780A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP5460375B2 (ja) * 2010-02-22 2014-04-02 株式会社東芝 磁気抵抗効果素子の製造方法
TWI549163B (zh) * 2011-09-20 2016-09-11 應用材料股份有限公司 減少摻質擴散之表面穩定化製程
US8741785B2 (en) 2011-10-27 2014-06-03 Applied Materials, Inc. Remote plasma radical treatment of silicon oxide
CN104992902A (zh) * 2015-05-27 2015-10-21 上海华力微电子有限公司 一种提高隧道氧化层可靠性的方法
US11322347B2 (en) * 2018-12-14 2022-05-03 Applied Materials, Inc. Conformal oxidation processes for 3D NAND

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060056547A (ko) * 2004-11-22 2006-05-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 터널 산화막 형성 방법
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
KR20060124001A (ko) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100689861B1 (ko) 2005-10-04 2007-03-08 삼성전자주식회사 플라즈마를 이용한 반도체 디바이스 제조장치 및 그제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
US5541141A (en) * 1995-02-27 1996-07-30 Hyundai Electronics Industries Co., Ltd. Method for forming an oxynitride film in a semiconductor device
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1265276B1 (en) * 2000-03-13 2011-06-22 Tadahiro Ohmi Method for forming dielectric film
JP4191975B2 (ja) * 2001-11-01 2008-12-03 イノテック株式会社 トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
KR100652426B1 (ko) * 2005-08-16 2006-12-01 삼성전자주식회사 도펀트 침투를 방지한 반도체 소자의 커패시터 및 그제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060056547A (ko) * 2004-11-22 2006-05-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 터널 산화막 형성 방법
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
KR20060124001A (ko) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100689861B1 (ko) 2005-10-04 2007-03-08 삼성전자주식회사 플라즈마를 이용한 반도체 디바이스 제조장치 및 그제조방법

Also Published As

Publication number Publication date
US20090124096A1 (en) 2009-05-14
KR20090048905A (ko) 2009-05-15

Similar Documents

Publication Publication Date Title
JP5032145B2 (ja) 半導体装置
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
US7374997B2 (en) Method of manufacturing flash memory device
KR101094554B1 (ko) 불휘발성 메모리 소자의 제조방법
KR100933835B1 (ko) 플래시 메모리 소자의 제조 방법
US20100029091A1 (en) Method of Forming Tunnel Insulation Layer in Flash Memory Device
JP2008277530A (ja) 不揮発性半導体記憶装置
KR101217260B1 (ko) 감소된 전하 손실을 갖는 메모리 셀 구조의 제조방법
JP2002217317A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100894764B1 (ko) 반도체 소자의 제조 방법
US20020168869A1 (en) Method for fabricating an ONO layer
KR20090025780A (ko) 플래시 메모리 소자의 제조 방법
KR100543209B1 (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
KR100685742B1 (ko) 불휘발성 메모리 장치 및 이의 제조 방법
KR100722776B1 (ko) 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법
KR20090080606A (ko) 플래시 메모리 소자의 제조 방법
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
KR20070106155A (ko) 비휘발성 메모리 소자의 제조방법
KR20070109633A (ko) 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자
KR100833445B1 (ko) 플래시 메모리 소자의 제조방법
KR20090078102A (ko) 플래시 메모리 소자의 제조 방법
KR20090079368A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee