CN104992902A - 一种提高隧道氧化层可靠性的方法 - Google Patents
一种提高隧道氧化层可靠性的方法 Download PDFInfo
- Publication number
- CN104992902A CN104992902A CN201510277865.7A CN201510277865A CN104992902A CN 104992902 A CN104992902 A CN 104992902A CN 201510277865 A CN201510277865 A CN 201510277865A CN 104992902 A CN104992902 A CN 104992902A
- Authority
- CN
- China
- Prior art keywords
- oxidation layer
- tunnel oxidation
- layer
- oxide layer
- raising
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 90
- 230000003647 oxidation Effects 0.000 claims abstract description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910020286 SiOxNy Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 4
- 241000293849 Cordylanthus Species 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 8
- 210000003323 beak Anatomy 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910007991 Si-N Inorganic materials 0.000 description 4
- 229910006294 Si—N Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910018557 Si O Inorganic materials 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000802 nitrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Abstract
本发明公开了一种提高隧道氧化层可靠性的方法，首先提供一半导体衬底；接着在衬底表面形成隧道氧化层，隧道氧化层为二氧化硅薄膜层；然后采用SPA工艺在所述隧道氧化层的上表面形成一SiOxNy层；最后对隧道氧化层进行退火。本发明提供的提高隧道氧化层可靠性的方法，由于硅氮化学键的键能大于硅氧化学键的键能，因此后续氧化工艺中，避免了隧道氧化层出现鸟嘴效应，提高了隧道氧化层的均匀度，改善了隧道氧化层的品质，使半导体器件的失效率降低，进而提高了良品率。
Description
技术领域
本发明属于半导体集成电路制造设备领域，涉及一种提高隧道氧化层可靠性的方法。
背景技术
随着便携式电子设备的高速发展，对数据存储的要求越来越高。通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源断电时丢失数据，而非易失性存储器即使在电源中断时仍可保持数据。因此，非易失性存储器成为便携式电子设备中最主要的存储部件，并已经被广泛的应用。
在非易失性存储器中，闪存(flash memory)由于其很高的芯片存储密度，以及较佳的工艺适应性，已经成为一种极为重要的器件。通常闪存可以分为NAND闪存和NOR闪存。请参照图1，其所绘示为闪式存储器的结构剖面图。P型的半导体衬底10上形成有依序堆栈的隧道氧化层20、浮置栅(Floating Gate)30、介电层40、以及控制栅(Control Gate)50，且半导体衬底10的上表面形成有N型的漏极70与源极60，其中隧道氧化层20的成分可例如为二氧化硅(SiO2)，浮置栅30及控制栅50的成分可例如为多晶硅(Poly-Silicon)，且介电层40的成分可例如为二氧化硅或氮化硅(Silicon Nitride；Si3N4)。
NOR闪存对隧道氧化层的质量要求非常高，不仅要求无缺陷、高密度，更要求厚度的均匀性要好。这是因为NOR闪存最重要的产品质量指标是数据保持力(Retention)和编程擦除循环次数(Cycling),隧道氧化层的厚度均匀性不好直接导致的后果Retention和Cycling失效。
现有的快闪存储器的制作方法，包括以下步骤：首先在半导体衬底上形成隧道氧化层，然后在隧道氧化层上依次形成控制栅极和浮置栅极，接着在栅极的两侧的半导体衬底内形成源极以及漏极，最后进行金属连线，形成快闪存储器。其中，大多利用热氧化炉以热炉管工艺(Furnace Process)成长二氧化硅来当作隧道氧化层，再利用热炉管工艺进行隧道氧化层的退火。
一般，隧道氧化层制作完成后，接着在隧道氧化层上形成浮置栅极，通常采用炉管的低压化学气相沉积工艺来制备多晶硅；但是，由于后续工艺中存在氧化反应，期间会使用O2或者H2O来氧化。O2或者H2O与多晶硅反应产生SiO2，即：Si+O2→SiO2或Si+H2O→SiO2，产生如图2所示的鸟嘴效应的隧道氧化层，即隧道氧化层边缘的厚度大于等于中间的厚度，使隧道氧化层质量变差，影响产品可靠性。
因此，本领域技术人员亟需提供一种提高隧道氧化层可靠性的方法，避免隧道氧化层出现鸟嘴效应，抑制后续氧化工艺带来的附加氧化。
发明内容
本发明所要解决的技术问题是提供一种提高隧道氧化层可靠性的方法，避免隧道氧化层出现鸟嘴效应，抑制后续氧化工艺带来的附加氧化。
为了解决上述技术问题，本发明提供了一种提高隧道氧化层可靠性的方法，其特征在于，包括以下步骤：
步骤S01、提供一半导体衬底；
步骤S02、在衬底表面形成隧道氧化层，所述隧道氧化层为二氧化硅薄膜层；
步骤S03、采用SPA工艺在所述隧道氧化层的上表面形成一SiOxNy层；
步骤S04、对所述隧道氧化层进行退火。
优选的，步骤S03中，在温度为300～500℃、大气压为0.1～0.3torr的条件下，通入氮气，使二氧化硅和氮气反应生成SiOxNy层。
优选的，所述SiOxNy层的厚度为10～30埃。
优选的，步骤S02中，采用炉管工艺在在衬底表面形成隧道氧化层。
优选的，生长所述隧道氧化层的温度为900～1000℃。
优选的，所述步骤S02之后，还包括：通入N2O气体，使隧道氧化层的下表面产生一SiOxNy层。
优选的，生长隧道氧化层的下表面的SiOxNy层的温度为900～1000℃，时间为10～20min。
优选的，所述N2O气体的流速为1～5slm。
优选的，所述步骤S04中，退火温度为1000℃，退火时间为5min。
优选的，所述退火所需的气体为氮气。
与现有的方案相比，本发明提供的提高隧道氧化层可靠性的方法，由于硅氮化学键的键能大于硅氧化学键的键能，因此后续氧化工艺中，避免了隧道氧化层出现鸟嘴效应，提高了隧道氧化层的均匀度，改善了隧道氧化层的品质，使半导体器件的失效率降低，进而提高了良品率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中闪式存储器的结构剖面图；
图2为现有技术中产生鸟嘴效应的隧道氧化层的结构示意图；
图3为本发明提高隧道氧化层可靠性的方法的流程示意图；
图4为本发明中隧道氧化层的结构示意图。
图中附图标记为：
10、半导体衬底；20、隧道氧化层；30、浮置栅；40、介电层；50、控制栅；60、源极；70、漏极；80、SiOxNy层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果，将结合实施例及附图3至4对本发明的提高隧道氧化层可靠性的方法进行详细说明。图3为本发明提高隧道氧化层可靠性的方法的流程示意图；图4为本发明中隧道氧化层的结构示意图。
如图3所示，本发明提供了一种提高隧道氧化层可靠性的方法，包括以下步骤：
步骤S01、提供一半导体衬底10。
步骤S02、在衬底10表面形成隧道氧化层20，隧道氧化层20为二氧化硅薄膜层；可采用炉管工艺在在衬底10表面形成隧道氧化层20，生长隧道氧化层20的温度优选为900～1000℃，隧道氧化层20的厚度优选为90～110埃，例如100埃。
同时，形成隧道氧化层20后，还可以通入N2O气体，使隧道氧化层20的下表面产生一SiOxNy层80。生长隧道氧化层20的下表面的SiOxNy层80的温度为900～1000℃，时间为10～20min，N2O气体的流速为1～5slm。隧道氧化层N2O掺氮工艺中Si-N键取代Si-O键，即SiO2变为SiOxNy(Oxynitride)。其中Si-N主要集中在Si-SiO2界面，即隧道氧化层20的下表面。
步骤S03、采用SPA(slot plane antenna)工艺在隧道氧化层20的上表面形成一SiOxNy层80；SiOxNy层80的厚度优选为10～30埃。
SPA工艺其可以在低温下产生浓度分布均匀的高密度等离子体，等离子体由多个缝隙的平面天线将微波导入容器内形成气体的微波激发的高密度等离子体，等离子体在温度为300～500℃、大气压为0.1～0.3torr的条件下与隧道氧化层20产生反应，反应气体优选为氮气，使隧道氧化层20和氮气反应生成SiOxNy层80。
N2经过激发的高密度等离子体后转化为活性基团N*，即N2→2N*。N*活性基团使隧道氧化层的上表面Si-O键断开，形成Si-N键。O*扩散到下面Si-SiO2界面形成Si-O键。如图4所示，隧道氧化层20的上表面形成含有Si-N键的SiOxNy层80。由于该SiOxNy层80，后续氧化工艺中，避免了隧道氧化层20出现鸟嘴效应，提高了隧道氧化层20的均匀度。
步骤S04、对隧道氧化层20进行退火。本步骤中，退火所需的气体优选为氮气，退火温度优选为1000℃，退火时间优选为5min。
值得说明的是，本发明与后续闪式存储器的制作工艺相兼容，后续的闪式存储器的制作工艺为本领域的公知常识，在此不再赘述。
综上所述，本发明提供的提高隧道氧化层可靠性的方法，由于硅氮化学键的键能大于硅氧化学键的键能，因此后续氧化工艺中，避免了隧道氧化层出现鸟嘴效应，提高了隧道氧化层的均匀度，改善了隧道氧化层的品质，使半导体器件的失效率降低，进而提高了良品率。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (10)
1.一种提高隧道氧化层可靠性的方法，其特征在于，包括以下步骤：
步骤S01、提供一半导体衬底；
步骤S02、在衬底表面形成隧道氧化层，所述隧道氧化层为二氧化硅薄膜层；
步骤S03、采用SPA工艺在所述隧道氧化层的上表面形成一SiOxNy层；
步骤S04、对所述隧道氧化层进行退火。
2.根据权利要求1所述的提高隧道氧化层可靠性的方法，其特征在于，步骤S03中，在温度为300～500℃、大气压为0.1～0.3torr的条件下，通入氮气，使二氧化硅和氮气反应生成SiOxNy层。
3.根据权利要求2所述的提高隧道氧化层可靠性的方法，其特征在于，所述SiOxNy层的厚度为10～30埃。
4.根据权利要求1所述的提高隧道氧化层可靠性的方法，其特征在于，步骤S02中，采用炉管工艺在在衬底表面形成隧道氧化层。
5.根据权利要求4所述的提高隧道氧化层可靠性的方法，其特征在于，生长所述隧道氧化层的温度为900～1000℃。
6.根据权利要求1所述的提高隧道氧化层可靠性的方法，其特征在于，所述步骤S02之后，还包括：通入N2O气体，使隧道氧化层的下表面产生一SiOxNy层。
7.根据权利要求6所述的提高隧道氧化层可靠性的方法，其特征在于，生长隧道氧化层的下表面的SiOxNy层的温度为900～1000℃，时间为10～20min。
8.根据权利要求6所述的提高隧道氧化层可靠性的方法，其特征在于，所述N2O气体的流速为1～5slm。
9.根据权利要求1所述的提高隧道氧化层可靠性的方法，其特征在于，所述步骤S04中，退火温度为1000℃，退火时间为5min。
10.根据权利要求9所述的提高隧道氧化层可靠性的方法，其特征在于，所述退火所需的气体为氮气。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510277865.7A CN104992902A (zh) | 2015-05-27 | 2015-05-27 | 一种提高隧道氧化层可靠性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510277865.7A CN104992902A (zh) | 2015-05-27 | 2015-05-27 | 一种提高隧道氧化层可靠性的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104992902A true CN104992902A (zh) | 2015-10-21 |
Family
ID=54304694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510277865.7A Pending CN104992902A (zh) | 2015-05-27 | 2015-05-27 | 一种提高隧道氧化层可靠性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992902A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021042407A1 (en) * | 2019-09-02 | 2021-03-11 | South China Normal University | Epitaxial wafer, method of manufacturing epitaxial wafer, diode, and current rectifier |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069274A (zh) * | 2005-04-15 | 2007-11-07 | 东京毅力科创株式会社 | 半导体装置的制造方法、半导体装置、等离子体氮化处理方法、控制程序和计算机存储介质 |
| CN101095224A (zh) * | 2004-12-28 | 2007-12-26 | 东京毅力科创株式会社 | 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质 |
| US20090068850A1 (en) * | 2007-09-07 | 2009-03-12 | Hynix Semiconductor Inc. | Method of Fabricating Flash Memory Device |
| US20090124096A1 (en) * | 2007-11-12 | 2009-05-14 | Hynix Semiconductor Inc. | Method of fabricating flash memory device |
-
2015
- 2015-05-27 CN CN201510277865.7A patent/CN104992902A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101095224A (zh) * | 2004-12-28 | 2007-12-26 | 东京毅力科创株式会社 | 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质 |
| CN101069274A (zh) * | 2005-04-15 | 2007-11-07 | 东京毅力科创株式会社 | 半导体装置的制造方法、半导体装置、等离子体氮化处理方法、控制程序和计算机存储介质 |
| US20090068850A1 (en) * | 2007-09-07 | 2009-03-12 | Hynix Semiconductor Inc. | Method of Fabricating Flash Memory Device |
| US20090124096A1 (en) * | 2007-11-12 | 2009-05-14 | Hynix Semiconductor Inc. | Method of fabricating flash memory device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021042407A1 (en) * | 2019-09-02 | 2021-03-11 | South China Normal University | Epitaxial wafer, method of manufacturing epitaxial wafer, diode, and current rectifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10032792B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN102347266B (zh) | 沟槽的填充方法和成膜系统 | |
| JP6092040B2 (ja) | シリコン膜の形成方法およびその形成装置 | |
| KR20060099181A (ko) | 플래시 메모리 소자의 게이트 형성 방법 | |
| CN104916779B (zh) | 半导体器件、其制造方法以及其制造装置 | |
| TW201807754A (zh) | 成膜方法及ｔｆｔ的製造方法 | |
| US7151042B2 (en) | Method of improving flash memory performance | |
| CN101640176A (zh) | 在快闪存储器件中形成隧道绝缘层的方法 | |
| JP4901221B2 (ja) | 半導体装置の製造方法 | |
| CN101866851A (zh) | 氧化层制造方法 | |
| US20060252207A1 (en) | Methods of forming programmable memory devices | |
| CN104992902A (zh) | 一种提高隧道氧化层可靠性的方法 | |
| CN103346128B (zh) | Sonos器件中ono结构的制造方法 | |
| CN104091780A (zh) | 自对准sti的形成方法 | |
| CN110211875B (zh) | 一种半导体器件的制造方法 | |
| CN104681492B (zh) | 闪存单元形成方法 | |
| KR100497474B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| CN102427043B (zh) | 一种改善pmos器件载流子迁移率的方法 | |
| CN105575785A (zh) | 栅极结构的形成方法 | |
| CN105336701B (zh) | 用于减少硅损耗的方法 | |
| CN102222645B (zh) | 制作快闪存储器元件的方法 | |
| US6500711B1 (en) | Fabrication method for an interpoly dielectric layer | |
| CN104465353A (zh) | Ono介质层的制备方法 | |
| CN109904069A (zh) | Ono介质层的形成方法 | |
| CN112164655A (zh) | 闪存器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151021 |
|
| WD01 | Invention patent application deemed withdrawn after publication |