KR20090079368A - 플래시 메모리 소자의 제조 방법 - Google Patents
플래시 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20090079368A KR20090079368A KR1020080005283A KR20080005283A KR20090079368A KR 20090079368 A KR20090079368 A KR 20090079368A KR 1020080005283 A KR1020080005283 A KR 1020080005283A KR 20080005283 A KR20080005283 A KR 20080005283A KR 20090079368 A KR20090079368 A KR 20090079368A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride
- oxide film
- flash memory
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 97
- 230000008569 process Effects 0.000 claims abstract description 55
- 150000004767 nitrides Chemical class 0.000 claims abstract description 47
- 239000007789 gas Substances 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000011065 in-situ storage Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003197 catalytic effect Effects 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 238000005121 nitriding Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 6
- 238000006396 nitration reaction Methods 0.000 abstract 3
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 114
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000001351 cycling effect Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- -1 nitrogen nitride Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 제1 플라즈마 질화(plasma nitridation) 처리 공정을 실시하여 반도체 기판 상에 제1 질화막을 형성하는 단계, 촉매 수증기 발생(Catalyst Water Vapor Generation; CWVG) 방식 또는 인-시튜 증기 발생(In-situ steam generation; ISSG) 방식을 이용한 산화 공정을 실시하여 상기 제1 질화막 상에 산화막을 형성하는 단계 및 제2 플라즈마 질화 처리 공정을 실시하여 상기 산화막 상에 제2 질화막을 형성하는 단계를 포함한다.
터널 절연막, CWVG, ISSG, 플라즈마 질화 처리, 신뢰성
Description
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 누설 전류 특성 등의 소자 신뢰성이 우수한 터널 절연막을 형성할 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.
반도체 소자 중 플래시 메모리 소자는 전원 공급이 차단될지라도 그 메모리 셀에 저장되어 있는 정보를 유지할 뿐만 아니라 회로 기판에 장착되어 있는 상태로 고속의 전기적 소거(erase)가 가능한 비휘발성 메모리 소자로서 고집적화에 유리한 구조 때문에 최근 많이 연구되고 개발되는 메모리 소자이다.
이러한 플래시 메모리 소자의 단위 셀은 반도체 기판의 활성 영역 상에 터널 산화막, 부유 게이트, 유전체막 및 컨트롤 게이트가 순차적으로 적층되어 형성된다. 이러한 구조로 적층되어 있는 플래시 메모리 셀은 컨트롤 게이트와 드레인 영역에 적절한 전압을 인가함으로써 전자의 F-N 터널링을 이용하여 전자를 부유 게이트 쪽에 가두어 둠으로써 이루어진다. 이때, 전자가 부유 게이트로 올라가기 위해서는 일정한 문턱 전압(Threshold Voltage; Vth)을 넘어야 가능하다. 하지만 데이 터를 쓰고 지움을 반복함에 따라 절연막 내 트랩되는 전하들에 기인한 전압 스트레스에 의해 이 문턱 전압이 증가하게 된다. 이 트랩되는 전하들은 누설 전류 및 문턱 전압 증가를 유발시키는데 이 누설 전류는 막의 두께에 크게 의존한다. 하지만 소자자 점점 집적화되면서 터널 산화막 또한 얇아져야 한다.
상술한 문제점을 해결하기 위해, NO 및 N2O 가스를 이용하여 산화막 내 질소 도입을 통해 유전율을 올려 물리적인 막 두께를 증가시키고 있다. 하지만, NO 및 N2O 가스를 이용한 산화막 내부로의 질소 도입은 스트레스 인가시 홀(hole) 트랩량이 증가하는 문제점이 있는 것으로 보고되고 있다.
또한, 상술한 문제점을 해결하고자 터널 산화막에 고유전 물질(high-k) 도입을 통해 해결하려는 시도들이 있지만, 이 역시 높은 유전율로 인해 커플링 비(coupling ratio)에 따라 플로팅 게이트에 인가되는 전압을 터널 산화막 내로 확산시켜 신뢰성에 문제를 일으킬 수 있는 단점이 있다.
본 발명은 후속의 질화 처리가 아닌 산화막의 상·하부에 질화 처리를 이용한 질화막을 적층하여 터널 절연막을 형성함으로써, 물리적인 막의 두께 증가와 함께 막질 개선을 통해 누설 전류 특성 등의 소자 신뢰성이 향상된 터널 절연막을 형성할 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법은, 제1 플라즈마 질화(plasma nitridation) 처리 공정을 실시하여 반도체 기판 상에 제1 질화막을 형성하는 단계, 촉매 수증기 발생(Catalyst Water Vapor Generation; CWVG) 방식 또는 인-시튜 증기 발생(In-situ steam generation; ISSG) 방식을 이용한 산화 공정을 실시하여 제1 질화막 상에 산화막을 형성하는 단계 및 제2 플라즈마 질화 처리 공정을 실시하여 산화막 상에 제2 질화막을 형성하는 단계를 포함한다.
상기에서, 제1 및 제2 플라즈마 질화 처리 공정 각각은 질소 함유 가스 분위기하에서 500 내지 800℃의 온도 및 0.1 내지 200Torr의 압력으로 실시된다. 제1 및 제2 질화막 각각은 실리콘 산화막(Si3N4)으로 형성된다.
촉매 수증기 발생 방식은 300℃ 내지 700℃의 온도 및 100 내지 500Torr의 압력 조건에서 O2와 H2 가스를 N2나 Ar과 같은 비활성 기체와 함께 흘려준다.
인-시튜 증기 발생 방식은 700 내지 1100℃의 온도 및 0.1 내지 50Torr의 압력 조건에서 O2와 H2 가스를 N2나 Ar과 같은 비활성 기체와 함께 흘려준다.
제2 질화막 형성 후, 산소를 이용한 어닐링 공정을 실시하는 단계를 더 포함하며, 이 경우 산소를 이용한 어닐링 공정은 O2 가스 분위기하에서 700 내지 900℃의 온도로 적어도 1시간 이상 실시된다. 산소를 이용한 어닐링 공정 시, 트리클로로에탄(Trichloroethane; TCA, CH3CCl3) 가스 또는 HCl 가스를 추가로 흘려준다.
산화막 형성 전, 제1 질화막의 막질을 치밀화하기 위해 열처리 공정을 실시하는 단계를 더 포함하며, 이 경우 열처리 공정은 N2, N2O 또는 NO 가스 분위기하에서 700 내지 1100℃의 온도로 실시된다.
본 발명은 다음과 같은 효과가 있다.
첫째, 후속의 질화 처리가 아닌 산화막의 상·하부에 질화막을 적층하여 터널 절연막을 형성함으로써, 후속한 공정에서 산화막 내부로의 수소 침투를 방지하여 댕글링 본드(dangling bond) 생성 및 후속에 트랩(trap) 등의 생성을 막고, 열전자들에 의한 터널 절연막의 손상을 방지하여 소자 신뢰성을 향상시킬 수 있다. 또한, 산화막에 비해 높은 유전율을 가지는 질화막의 적층을 통해 터널 절연막의 물리적인 막 두께를 증가시켜 누설 전류 특성을 향상시킬 수 있다.
둘째, 터널 절연막의 산화막 형성 시, 습식 산화 공정인 촉매 수증기 발 생(Catalyst Water Vapor Generation; CWVG) 방식을 통해 보다 낮은 온도에서의 산화를 통해 원가를 절감하고, 인-시튜 증기 발생(In-situ steam generation; ISSG) 방식을 통한 래디컬(radical) 반응을 이용하여 보다 균일한 박막을 형성하여 싸이클링(cycling) 및 전하 보존(retention) 특성 등의 소자 신뢰성을 향상시킬 수 있다.
셋째, 후속으로 산소를 이용한 어닐링 공정을 추가하여 트랩 및 댕글링 본드를 치환하여 보다 막질이 우수한 터널 절연막을 형성하여 누설 전류 특성 등의 소자 신뢰성을 더욱 향상시킬 수 있다.
넷째, 산화막의 상·하부에 질화막을 형성하여 후속 열 산화 공정 시 산화막의 버즈 빅(bird's beak)을 감소시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 터널 절연막 형성 방법을 설명하기 위한 공정단면도들이다.
도 1a를 참조하면, 반도체 기판(100)의 표면을 질화(nitridation) 처리하여 반도체 기판(100) 상에 터널 절연막의 하부막으로 사용하기 위한 제1 질화막(102)을 형성한다. 이때, 질화 처리 공정은 플라즈마 질화(plasma nitridation) 처리 공정으로 실시하는 것이 바람직하며, 이 경우 플라즈마 질화 처리 공정은 질소 함유 가스(예를들어, N2) 분위기하에서 500 내지 800℃의 온도 및 0.1 내지 200Torr의 압력으로 실시할 수 있다.
이로써, 플라즈마 질화 처리 공정에 의해 플라즈마로 형성된 질소 원자가 반도체 기판(100)의 실리콘(Si) 소스와 반응하여 화학적으로 안정한 결합을 갖는 제1 질화막(102)이 형성된다. 이때, 제1 질화막(102)은 N 하나에 Si이 3개가 배위되고, 이것들이 2차원의 배열을 가지며 그물 격자 형태의 4배위를 기본 단위로 형성하게 되는 실리콘 질화막(Si3N4)으로 형성된다.
이처럼, 제1 질화막(102)은 화학적으로 안정한 결합을 만들어 후속한 공정에서 트랩(trap)을 유발시키는 외부 요인(예를들어, 수소(H2))이 상부의 실리콘 산화막(SiO2)으로 침투하는 것을 방지하여 후속에 트랩 생성 및 댕글링 본드(dangling bond)의 생성을 방지한다. 또한, 열전자들에 의한 터널 절연막의 손상을 방지하여 소자의 신뢰성을 향상시킬 수 있다.
더욱이, 플라즈마 질화 처리를 통해 제1 질화막(102) 형성 시 기존의 화학기상증착(Chemical Vapor Deposition; CVD) 방법에 비해 우수한 막질을 형성하는 것이 가능하므로 막질 개선을 통해 이후에 형성될 터널 절연막의 누설 전류(leakage current), 싸이클링(cycling) 및 전하 보존(retention) 특성 등의 소자 신뢰성을 향상시킬 수 있다.
이러한 플라즈마 질화 처리 공정은 500 내지 800℃의 온도와 0.1 내지 200Torr의 압력에서 선택적으로 다양한 조합에 의해 실시될 수 있다. 하지만, 적절한 조합이 되지 못할 경우 제1 질화막(102)이 하부 Si막(100)의 방향과 다른 방향을 가질 소지가 있고, 이로 인해 후속의 산화 및 산소 어닐링 공정에 의해 Si-N 결합이 깨져 막질의 균일성이 떨어질 수 있으므로 주의가 필요하다. 하지만, 저압일 경우 래디컬(radical)의 자유비행거리가 길어지므로 좀 더 균일한 막을 얻을 수 있다.
한편, 도시하지 않았으나 제1 질화막(102)을 형성한 후에는 막질의 치밀화를 위해 추가로 N2, N2O 또는 NO 등의 가스 분위기하에서 700 내지 1100℃의 온도로 열처리 공정을 실시할 수 있다.
도 1b를 참조하면, 제1 질화막(102) 상에 터널 절연막의 중간막으로 사용하기 위한 산화막(104)을 형성한다. 여기서, 산화막(106)은 실리콘 산화막(SiO2)으로 형성할 수 있으며, 이 경우 산화(oxidation) 공정으로 실시할 수 있다. 바람직하게, 산화 공정은 촉매 수증기 발생(Catalyst Water Vapor Generation; CWVG) 방식 또는 인-시튜 증기 발생(In-situ steam generation; ISSG) 방식을 이용하여 실시할 수 있다.
CWVG 방식은 종래의 습식 산화 방식의 고온에서 행하는 단점을 보완하기 위해 촉매를 사용하여 보다 낮은 온도에서 산화 반응이 일어나도록 하는 것으로, CWVG 장치에 의해 발생된 수증기를 반도체 기판에 제공하여 산화 반응을 유도하여 산화를 수행하며 공정 원가 절감에 있어서 큰 이득이 있다.
본 발명의 일 실시예에 따른 CWVG 방식은 300℃ 내지 700℃의 온도 및 100 내지 500Torr의 압력 조건에서 O2와 H2 가스를 N2나 Ar과 같은 비활성 기체와 함께 흘려주고, 촉매에 의해서 수증기를 발생시켜 습식 산화 공정으로 산화 공정을 실시한다.
한편, ISSG 방식은 래디컬 산화(radical oxidation) 방식으로서 700 내지 1100℃의 온도 및 0.1 내지 50Torr의 압력 조건에서 O2와 H2 가스를 N2나 Ar과 같은 비활성 기체와 함께 흘려주고, 높은 온도에서 수증기 및 래디컬 산소(O*)를 발생시켜 수증기 및 래디컬 산소(O*) 분위기에서 산화 공정을 실시한다.
이로써, CWVG 방식 또는 ISSG 방식에 의해 제1 질화막(102)의 표면이 산화되면서 제1 질화막(102) 상에 실리콘 산화막(SiO2)으로 이루어진 산화막(104)이 형성된다.
이처럼, CWVG 방식 또는 ISSG 방식을 이용한 산화 방법을 적용할 경우 종래의 CVD 방법으로 형성된 HTO(High Temperature Oxidation) 산화막보다 균일한 박막의 산화막(104)을 형성할 수 있다. 따라서, 이후에 형성될 터널 절연막의 싸이클링 및 전하 보존 특성 등의 소자 신뢰성을 향상시킬 수 있다.
도 1c를 참조하면, 산화막(104)의 표면을 질화(nitridation) 처리하여 산화막(104) 상에 터널 절연막의 상부막으로 사용하기 위한 제2 질화막(106)을 형성한 다. 이때, 질화 처리 공정은 플라즈마 질화(plasma nitridation) 처리 공정으로 실시하는 것이 바람직하며, 이 경우 플라즈마 질화 처리 공정은 질소 함유 가스(예를들어, N2) 분위기하에서 500 내지 800℃의 온도, 0.1 내지 200Torr의 압력으로 실시할 수 있다.
이로써, 플라즈마 질화 처리 공정에 의해 플라즈마로 형성된 질소 원자가 산화막(104)의 실리콘(Si) 소스와 반응하여 화학적으로 안정한 결합을 갖는 제2 질화막(106)이 형성된다. 이때, 제2 질화막(106)은 실리콘 질화막(Si3N4)으로 형성된다.
이처럼, 제2 질화막(106)은 화학적으로 안정한 결합을 만들어 후속한 공정에서 트랩(trap)을 유발시키는 외부 요인(예를들어, 수소(H2))이 하부의 실리콘 산화막(SiO2)으로 침투하는 것을 방지하여 후속에 트랩 생성 및 댕글링 본드(dangling bond)의 생성을 방지한다. 또한, 열전자들에 의한 터널 절연막의 손상을 방지하여 신뢰성을 향상시킬 수 있다.
더욱이, 플라즈마 질화 처리를 통해 제2 질화막(106) 형성 시 기존의 CVD 방법에 비해 우수한 막질을 형성하는 것이 가능하므로 막질 개선을 통해 이후에 형성될 터널 절연막의 누설 전류, 싸이클링 및 전하 보존 특성 등의 소자 신뢰성을 향상시킬 수 있다.
이때, 제1 질화막(102), 산화막(104) 및 제2 질화막(106)의 적층 구조를 포함하는 터널 절연막(108)이 형성된다.
상기한 바와 같이, 본 발명의 일 실시예에 따른 터널 절연막(108)은 후속의 질화 처리가 아닌 산화막(104)의 상·하부에 제1 및 제2 질화막(102, 106)이 적층되어 형성됨으로써, 산화막(104)에 비해 높은 유전율을 가지는 제1 및 제2 질화막(102, 106)의 적층을 통해 터널 절연막(108)의 물리적인 막 두께를 증가시켜 누설 전류 특성을 향상시킬 수 있다. 또한, 후속 열 산화 공정 시 산화막(104)의 양쪽 끝부분(edge)에서 산화막이 증가하는 버즈 빅(bird's beak)을 감소시킬 수 있다.
또한, 산화막(104)의 상·하부에 플라즈마 질화 처리 공정을 통해 화학적으로 안정된 결합을 갖는 제1 및 제2 질화막(102, 106)이 형성되어 후속한 공정에서 산화막(104) 내부로의 수소 침투를 방지하여 댕글링 본드 생성 및 후속에 트랩 등의 생성을 막고, 열전자들에 의한 산화막(104)의 손상이 방지되어 소자의 신뢰성을 향상시킬 수 있다.
더욱이, 터널 절연막(108)은 CWVG 또는 ISSG 방식의 산화 공정을 이용하여 형성된 균일한 박막의 산화막(104)을 포함함으로써, 싸이클링 및 전하 보존 특성 등의 소자 신뢰성을 더욱 향상시킬 수 있다.
도 1d를 참조하면, 제2 질화막(106) 형성 시 래디컬의 높은 에너지로 인한 산화막(104)의 데미지(damage)를 보상하기 위하여 어닐링 공정을 추가로 실시한다. 이때, 어닐링 공정은 산소(O2)를 이용한 어닐링 공정으로 실시하는 것이 바람직하며, 이 경우 O2 어닐링 공정은 O2 가스 분위기하에서 700 내지 900℃의 온도로 적어도 1시간 이상 실시한다.
이로써, O2 어닐링 공정에 의해 산화막(104)의 데미지를 보상하고, 수소보다 전기음성도가 크고 자연적으로 안정한 실리콘 산화막(SiO2)으로 이루어진 산화막(104) 형성을 통해 댕글링 결합을 유발시킬 수 있는 수소를 사전에 제거하여 보다 안정된 막질을 구현하여 소자의 신뢰성을 더욱 향상시킬 수 있다.
한편, O2 어닐링 공정 시 소량의 트리클로로에탄(Trichloroethane; TCA, CH3CCl3) 가스 또는 HCl 가스를 추가로 흘려줌으로써, 소자 특성에 영향을 미칠 수 있는 양이온들을 치환하여 소자의 신뢰성을 더욱 높일 수 있다.
그리고, 본 발명의 일 실시예에 따른 제1 질화막(102), 산화막(104), 제2 질화막(106) 형성 공정 및 어닐링 공정의 모든 공정은 대기 등의 수소 유입을 최소화시키기 위하여 인-시튜(in-situ) 공정으로 실시하는 것이 바람직하다.
도시하지 않았으나, 후속으로 터널 절연막(108) 상에 플로팅 게이트용 폴리실리콘막을 형성한 후 후속 공정을 실시하여 반도체 소자를 완성한다.
본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 터널 절연막 형성 방법을 설명하기 위한 공정단면도들이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 102 : 제1 질화막
104 : 산화막 106 : 제2 질화막
108 : 터널 절연막
Claims (12)
- 제1 플라즈마 질화 처리 공정을 실시하여 반도체 기판 상에 제1 질화막을 형성하는 단계;촉매 수증기 발생 방식 또는 인-시튜 증기 발생 방식을 이용한 산화 공정을 실시하여 상기 제1 질화막 상에 산화막을 형성하는 단계; 및제2 플라즈마 질화 처리 공정을 실시하여 상기 산화막 상에 제2 질화막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제1 및 제2 플라즈마 질화 처리 공정 각각은 질소 함유 가스 분위기하에서 500 내지 800℃의 온도 및 0.1 내지 200Torr의 압력으로 실시되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제1 및 제2 질화막 각각은 실리콘 산화막(Si3N4)으로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 촉매 수증기 발생 방식은 300℃ 내지 700℃의 온도 및 100 내지 500Torr의 압력 조건에서 실시되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 촉매 수증기 발생 방식은 O2와 H2 가스를 N2나 Ar과 같은 비활성 기체와 함께 흘려주는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 증기 발생 방식은 700 내지 1100℃의 온도 및 0.1 내지 50Torr의 압력 조건에서 실시되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 인-시튜 증기 발생 방식은 O2와 H2 가스를 N2나 Ar과 같은 비활성 기체와 함께 흘려주는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제2 질화막 형성 후, 산소를 이용한 어닐링 공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 제조 방법.
- 제 8 항에 있어서,상기 산소를 이용한 어닐링 공정은 O2 가스 분위기하에서 700 내지 900℃의 온도로 적어도 1시간 이상 실시되는 플래시 메모리 소자의 제조 방법.
- 제 8 항에 있어서,상기 산소를 이용한 어닐링 공정 시, CH3CCl3 가스 또는 HCl 가스를 추가로 흘려주는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 산화막 형성 전,상기 제1 질화막의 막질을 치밀화하기 위해 열처리 공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 제조 방법.
- 제 11 항에 있어서,상기 열처리 공정은 N2, N2O 또는 NO 가스 분위기하에서 700 내지 1100℃의 온도로 실시되는 플래시 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080005283A KR100933840B1 (ko) | 2008-01-17 | 2008-01-17 | 플래시 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080005283A KR100933840B1 (ko) | 2008-01-17 | 2008-01-17 | 플래시 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090079368A true KR20090079368A (ko) | 2009-07-22 |
| KR100933840B1 KR100933840B1 (ko) | 2009-12-24 |
Family
ID=41290573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080005283A KR100933840B1 (ko) | 2008-01-17 | 2008-01-17 | 플래시 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100933840B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115469B1 (en) * | 2001-12-17 | 2006-10-03 | Spansion, Llc | Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process |
| JP2006229195A (ja) * | 2005-01-24 | 2006-08-31 | Renesas Technology Corp | 半導体不揮発性記憶装置及びその製造方法 |
| KR20070057539A (ko) * | 2005-12-02 | 2007-06-07 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 드레인 콘택 형성방법 |
-
2008
- 2008-01-17 KR KR1020080005283A patent/KR100933840B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100933840B1 (ko) | 2009-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5443873B2 (ja) | 半導体装置及びその製造方法 | |
| JP5566845B2 (ja) | 半導体装置の製造方法 | |
| KR101219067B1 (ko) | 비휘발성 나노결정 메모리 및 그를 위한 방법 | |
| TWI355716B (en) | Non-volatile memory device and method for fabricat | |
| KR100950477B1 (ko) | 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| JP2009267366A (ja) | 半導体記憶装置及びその製造方法 | |
| US20090273021A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2008277530A (ja) | 不揮発性半導体記憶装置 | |
| JP2009252774A (ja) | 半導体記憶装置およびその製造方法 | |
| CN101640176A (zh) | 在快闪存储器件中形成隧道绝缘层的方法 | |
| JPWO2007043491A1 (ja) | 半導体記憶装置およびその製造方法 | |
| KR100933835B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP5291984B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100609942B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| JP2007311721A (ja) | 半導体装置 | |
| JP2009252841A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100933840B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100685742B1 (ko) | 불휘발성 메모리 장치 및 이의 제조 방법 | |
| KR100791333B1 (ko) | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 | |
| US20090068850A1 (en) | Method of Fabricating Flash Memory Device | |
| JP2010123591A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100998946B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| KR100997781B1 (ko) | 이이피롬 소자의 제조방법 | |
| KR20090123326A (ko) | 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |