KR20070057539A - 플래쉬 메모리 소자의 드레인 콘택 형성방법 - Google Patents

플래쉬 메모리 소자의 드레인 콘택 형성방법 Download PDF

Info

Publication number
KR20070057539A
KR20070057539A KR1020050117104A KR20050117104A KR20070057539A KR 20070057539 A KR20070057539 A KR 20070057539A KR 1020050117104 A KR1020050117104 A KR 1020050117104A KR 20050117104 A KR20050117104 A KR 20050117104A KR 20070057539 A KR20070057539 A KR 20070057539A
Authority
KR
South Korea
Prior art keywords
drain contact
oxide film
forming
contact hole
flash memory
Prior art date
Application number
KR1020050117104A
Other languages
English (en)
Inventor
전광석
신완섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050117104A priority Critical patent/KR20070057539A/ko
Publication of KR20070057539A publication Critical patent/KR20070057539A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 드레인 콘택 형성방법에 관한 것으로, 적층된 절연막의 소정 영역을 식각하여 드레인 콘택홀을 형성한 후 전체 구조상에 질화막을 형성하고, 래디컬 산화 공정을 실시하여 질화막의 표면 일부분 또는 전체를 산화막으로 변화시킨 후 식각하여 드레인 콘택홀 측벽에 스페이서를 형성하고, 습식 세정 공정을 실시하여 스페이서를 제거함으로써 드레인 콘택의 콘택 저항을 확보할 수 있고, 드레인 콘택간 브리지(bridge)를 방지하여 수율을 향상시킬 수 있다.
드레인 콘택홀, 스페이서

Description

플래쉬 메모리 소자의 드레인 콘택 형성방법{Method of forming a drain contact in a flash memory device}
도 1a 및 도 1b는 일반적인 플래쉬 메모리 소자의 드레인 콘택 형성 방법을 설명하기 위해 도시한 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 플래쉬 메모리 소자의 드레인 콘택 형성 방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 제1 산화막
104 : 제1 질화막 106 : 제2 산화막
108 : 제3 산화막 110 : 드레인 콘택홀
112 : 제2 질화막 112a : 제4 산화막
112b : 스페이서 114 : 드레인 콘택
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히, 드레인 콘택 저항을 확보하고, 드레인 콘택간 브리지를 방지하여 수율을 향상시키기 위한 플래쉬 메모리 소자의 드레인 콘택 형성방법에 관한 것이다.
현재 0.90um 이하의 설계 규칙(design rule)을 갖는 낸드 플래쉬 메모리 소자는 드레인 콘택홀 형성시 그 폭이 좁으면서 깊이가 깊은 홀을 형성해야 한다. 이에 대해 설명하면 다음과 같다.
도 1a를 참조하면, 반도체 기판(1) 상에 제1 산화막(2), 제1 질화막(4), 제2 산화막(6) 및 제3 산화막(8)을 순차적으로 형성한 후 제3 산화막(8), 제2 산화막 (6), 제1 질화막(4) 및 제1 산화막(2)을 식각하여 드레인 콘택홀(10)을 형성한다. 그런 다음, 습식 세정 공정을 실시한다.
그러나, 상기와 같이 드레인 콘택홀을 형성하면, 습식 세정 공정시 제2 산화막(6)과 제3 산화막(8) 사이의 경계면이 손실(A)되어 드레인 콘택홀(10)을 매립하여 형성되는 드레인 콘택들간에 전기적인 마이크로-브리지(μ-bridge)가 발생한다. 이를 해결하기 위해 도 1b와 같이 드레인 콘택홀(10) 측벽에 스페이서(12)를 형성하고 있다. 이로 인해 제2 산화막(6)과 제3 산화막(8) 사이의 경계면이 손실 (A)되는 것을 방지하여 드레인 콘택간 브리지 형성을 방지할 수 있다.
그러나, 스페이서(12)로 인해 드레인 콘택홀(10)의 폭(B)이 좁아져 드레인 콘택홀(10) 내에 형성되는 드레인 콘택의 콘택 저항을 확보하기가 어려워진다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 드레인 콘택의 콘택 저항을 확보할 수 있고, 드레인 콘택간 브리지를 방지할 수 있는 플래쉬 메모리 소자의 드레인 콘택 형성방법을 제공하는 데 있다.
본 발명의 실시예에 따른 플래쉬 메모리 소자의 드레인 콘택 형성방법은, 반도체 기판상에 절연막을 형성한 후 상기 절연막을 식각하여 상기 반도체 기판을 노출시키는 드레인 콘택홀을 형성하는 단계와, 전체 구조상에 질화막을 형성한 후 래디컬 산화 공정으로 상기 질화막을 산화시켜 산화막을 형성하는 단계와, 상기 산화막을 에치백하여 상기 드레인 콘택홀 측벽에 스페이서를 형성한 후 습식 세정 공정을 실시하여 상기 스페이서를 제거하는 단계와, 상기 드레인 콘택홀 내에 폴리실리콘막을 매립하여 드레인 콘택을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 드레인 콘택 형성방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 드레인 콘택 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 소정의 패턴이 형성된 반도체 기판(100)상에 제1 산화막 (102), 제1 질화막(104), 제2 산화막(106) 및 제3 산화막(108)을 형성한 후 제3 산화막(108), 제2 산화막(106), 제1 질화막(104) 및 제1 산화막(102)을 순차적으로 식각하여 반도체 기판(100)의 소정 영역을 노출시켜 드레인 콘택홀(110)을 형성한다. 이어, 전체 구조상에 제2 질화막(112)을 형성한다. 이때, 제2 질화막(112)은 배치 타입의 저압화학기상증착방법으로 10Å 내지 300Å의 두께로 형성한다. 제2 질화막(112)은 스텝커버리지(stepcoverage)가 좋아 드레인 콘택홀(110) 측벽을 보호할 수 있다.
도 2b를 참조하면, 제2 질화막(112)을 치밀한 산화막으로 변화시키기 위해 래디컬(radical) 산화 공정을 실시한다. 이때, 래디컬 산화 공정은 SPA(Slot Plane Antenna) 방법, 촉매를 이용한 H2O 기상(vapor) 산화막 성장 방법, 고온을 이용하여 실리콘 산화막을 형성시키는 방법, 고온을 이용한 WVG(Water Vapor Generagion), ISSG(In-Situ Steam Generation) 또는 촉매를 이용한 CWVG(Catalyst Water Vapor Generagion)방법 중 어느 하나를 이용한다. 이와 같이, 래디컬 산화 공정을 실시하면 제2 질화막(112) 표면 일부분 또는 제2 질화막(112) 전체가 제4 산화막(112a)으로 변화된다. 여기서, SPA 방법은 200℃ 내지 1100℃의 온도, 1PA 내지 700PA의 압력의 조건에서 비활성 기체인 N2, Ar과 O2, H2 가스를 플로우 시키고, 질화막의 표면에서 0.1V 내지 13V의 플라즈마 전위를 갖는 래디컬 산소(O*) 분위기에서 산화 공정을 실시하여 5Å 내지 300Å의 두께로 형성한다. 제2 질화막(112)의 산화 정도를 조절하기 위하여 H2 대 O2를 1:1 내지 3:1의 비율로 혼합하여 사용한다.
도 2c를 참조하면, 제4 산화막(112a)을 식각하여 드레인 콘택홀(110) 측벽에 스페이서(112b)를 형성한다.
도 2d를 참조하면, 습식 세정 공정을 실시하여 스페이서(112b)를 제거하고, 드레인 콘택홀(110)이 매립되도록 전체 구조상에 폴리실리콘막을 형성한 후 제3 산화막(108) 상부가 노출될 때까지 연마하여 드레인 콘택(114)을 형성한다. 상기 습식 세정 공정시 스페이서(112b)에 의해 드레인 콘택홀(110) 측벽이 보호되므로 드레인 콘택간 브리지가 방지되며, 스페이서(112b)가 제거되어 드레인 콘택홀(110)의 폭이 넓어지므로 드레인 콘택 저항을 낮출 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, 드레인 콘택홀을 매립하기 전에 실시하는 습식 세정 공정시 스페이서에 의해 드레인 콘택홀 측벽이 보호되므로 드레인 콘택간 브리지 형성을 방지할 수 있다.
둘째, 드레인 콘택간 브리지를 방지할 수 있으므로 생산 수율을 향상시킬 수 있다.
셋째, 습식 세정 공정시 스페이서가 제거되어 드레인 콘택홀의 폭이 넓어지므로 드레인 콘택 저항을 낮출 수 있다.

Claims (6)

  1. 반도체 기판상에 절연막을 형성한 후 상기 절연막을 식각하여 상기 반도체 기판을 노출시키는 드레인 콘택홀을 형성하는 단계;
    전체 구조상에 질화막을 형성한 후 래디컬 산화 공정으로 상기 질화막을 산화시켜 산화막을 형성하는 단계;
    상기 산화막을 에치백하여 상기 드레인 콘택홀 측벽에 스페이서를 형성한 후 습식 세정 공정을 실시하여 상기 스페이서를 제거하는 단계; 및
    상기 드레인 콘택홀 내에 폴리실리콘막을 매립하여 드레인 콘택을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 드레인 콘택 형성방법.
  2. 제1항에 있어서, 상기 래디컬 산화 공정은 SPA 방법, 촉매를 이용한 H2O 기상 산화막 성장 방법, 고온을 이용하여 실리콘 산화막을 형성시키는 방법, 고온을 이용한 WVG, ISSG 또는 촉매를 이용한 CWVG 방법 중 어느 하나를 이용하는 플래쉬 메모리 소자의 드레인 콘택 형성방법.
  3. 제1항에 있어서, 상기 래디컬 산화 공정은 상기 질화막 표면 일부분 또는 전 체를 상기 산화막으로 변화시키는 플래쉬 메모리 소자의 드레인 콘택 형성방법.
  4. 제2항에 있어서, 상기 SPA 방법을 이용하는 경우, 200℃ 내지 1100℃의 온도, 1PA 내지 700PA의 압력의 조건에서 비활성 기체인 N2, Ar, O2 및 H2 가스를 플로우 시키는 플래쉬 메모리 소자의 드레인 콘택 형성방법.
  5. 제4항에 있어서, 상기 O2 및 H2 가스는 H2 대 O2를 1:1 내지 3:1의 비율로 혼합하여 사용하는 플래쉬 메모리 소자의 드레인 콘택 형성방법.
  6. 제2항에 있어서, 상기 SPA 방법을 사용하는 경우, 상기 질화막의 표면에서 0.1V 내지 13V의 플라즈마 전위를 갖는 래디컬 산소 분위기에서 산화 공정을 실시하여 5Å 내지 300Å의 두께로 산화막을 형성하는 플래쉬 메모리 소자의 드레인 콘택 형성방법.
KR1020050117104A 2005-12-02 2005-12-02 플래쉬 메모리 소자의 드레인 콘택 형성방법 KR20070057539A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050117104A KR20070057539A (ko) 2005-12-02 2005-12-02 플래쉬 메모리 소자의 드레인 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117104A KR20070057539A (ko) 2005-12-02 2005-12-02 플래쉬 메모리 소자의 드레인 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20070057539A true KR20070057539A (ko) 2007-06-07

Family

ID=38354862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117104A KR20070057539A (ko) 2005-12-02 2005-12-02 플래쉬 메모리 소자의 드레인 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20070057539A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933840B1 (ko) * 2008-01-17 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933840B1 (ko) * 2008-01-17 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
KR20070057539A (ko) 플래쉬 메모리 소자의 드레인 콘택 형성방법
KR100842749B1 (ko) 반도체소자의 트렌치 소자분리막 형성방법
KR20080004945A (ko) 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법
KR20090104252A (ko) 반도체 소자 및 이의 제조 방법
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
KR101004526B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
KR100987867B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100976684B1 (ko) 반도체 메모리 소자의 콘택홀 형성 방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR100607306B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR20080029021A (ko) 트렌치의 형성 방법
KR20110119048A (ko) 반도체 소자의 제조 방법
KR20090097426A (ko) 반도체 소자의 콘택 형성 방법
KR20100074634A (ko) 반도체 소자의 콘택홀 형성 방법
KR20030001851A (ko) 콘택 플러그 형성방법
KR20070076625A (ko) 반도체 소자의 제조 방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20050111199A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid