KR20050111199A - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20050111199A
KR20050111199A KR1020040036412A KR20040036412A KR20050111199A KR 20050111199 A KR20050111199 A KR 20050111199A KR 1020040036412 A KR1020040036412 A KR 1020040036412A KR 20040036412 A KR20040036412 A KR 20040036412A KR 20050111199 A KR20050111199 A KR 20050111199A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
interlayer insulating
insulating film
gate pattern
Prior art date
Application number
KR1020040036412A
Other languages
English (en)
Other versions
KR101033981B1 (ko
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040036412A priority Critical patent/KR101033981B1/ko
Publication of KR20050111199A publication Critical patent/KR20050111199A/ko
Application granted granted Critical
Publication of KR101033981B1 publication Critical patent/KR101033981B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로써, 반도체 소자에서 게이트 패턴을 형성한 후 ILD(Inter Layer Dielectric)로 이용되는 BPSG(Boron Phosphorus Silicate Glass) 층간절연막을 형성하는 단계에서 보이드(Void)가 발생되는 문제를 방지하기 위하여, BPSG 층간절연막과 같은 옥사이드(Oxide) 계열의 얇은 절연막을 게이트 패턴에 형성시킴으로써 층간절연막의 유동성과 갭 필(Gap Fill)능력을 향상시키는 반도체 소자의 형성 방법 이다.

Description

반도체 소자의 형성 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 형성 방법에 대한 것으로써, 특히 게이트 패턴을 형성한 후 ILD(Inter Layer Dielectric)로 이용되는 BPSG(Boron Phosphorus Silicate Glass) 층간절연막을 형성하는 단계에서 O2 플라즈마 처리 공정을 수행하여 보이드(Void)가 발생되는 문제를 방지하는 반도체 소자의 형성 방법에 관한 것이다.
반도체 소자가 고집적화 되고 회로의 선폭이 좁아지면서 게이트 패턴 사이를 매립하는 ILD(Inter Layer Dielectric)로 이용되는 층간절연막을 형성하는 공정이 문제가 되고 있다. 상기 절연막으로는 BPSG(Boron Phosphorus Silicate Glass)를 이용하며, 상압 CVD(APCVD)방법으로 820℃ 정도의 온도에서 H2/O2를 주입하면서 열처리하는 공정을 통하여 BPSG를 리플로우하여 게이트 패턴 사이를 매립시킨다. 이때, 게이트 패턴 사이에 보이드(Void)를 발생시키지 않으면서 매립시키는 기술은 반도체 소자의 수율과 신뢰성 향상에 있어서 중요한 역할을 한다. 게이트 패턴을 형성한 후 층간절연막을 형성하고 랜딩 플러그 콘택(Landing Plug Contact : 이하LPC)을 형성하는 공정에 있어서, 게이트 패턴 사이의 층간절연막 내에 보이드(Void)가 형성되어 있는 경우 LPC 형성을 위한 셀프 얼라인 콘택(Self Align Contact: 이하 SAC)공정이 제대로 수행되지 못한다. 따라서, LPC를 매립하는 폴리실리콘 플러그를 형성하는 단계에서 폴리실리콘 플러그가 LPC 내에 형성되지 못하거나 게이트 패턴 상부에 형성되면서 LPC 간에 브릿지(Bridge)현상을 유발시킨다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 사시도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 게이트 패턴(20)이 형성되고, BPSG 층간절연막(30)을 형성한다. 다음에는 LPC 형성을 위한 감광막 패턴(40)을 형성한다. 이때, BPSG 층간절연막(30) 형성 과정에서 보이드(Void)(45)가 발생한 것을 볼 수 있다.
도 1b를 참조하면, BPSG 층간절연막(30)을 식각하여 LPC 를 형성한다. 이때, 보이드에 의해 SAC 공정이 제대로 수행되지 못하고, BPSG 층간절연막이 남아 있는 것(50)을 볼 수 있다.
도 2는 종래 기술에 의한 반도체 소자의 LPC 폴리 플러그가 제대로 형성되지 못한 사진을 도시한 것이다.
게이트 라인(20) 사이에 검정색 부분이 BPSG 층간절연막(30)을 나타내며, 점선으로 나타낸 부분은 LPC 콘택 패턴의 모양이고, 폴리실리콘 플러그(60)를 나타낸다. 사진 상의 타원형 실선은 LPC 형성 전의 보이드(Void)에 의한 영향으로 LPC가 형성되지 못한 브릿지(bridge)모양의 결함(70)이 형성되는 문제를 보여준다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 반도체 소자에서 게이트 패턴을 형성한 후 ILD(Inter Layer Dielectric)로 이용되는 BPSG 층간절연막을 형성하는 단계에서 보이드(Void)가 발생되는 문제를 방지하기 위하여, BPSG 층간절연막과 같은 옥사이드(Oxide) 계열의 얇은 절연막을 게이트 패턴에 형성시킴으로써 층간절연막의 유동성과 갭 필(Gap Fill)능력을 향상시키는 반도체 소자의 형성 방법을 제공함에 있다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 반도체 기판 상에 하드마스크 질화막을 구비한 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴 측벽에 스페이서 질화막을 형성하는 단계와, O2 플라즈마 처리 공정을 수용하여 상기 하드마스크 및 스페이서 질화막의 표면을 산화시켜 산화막을 형성하는 단계 및 상기 반도체 기판 전체 표면에 BPSG 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.
도 3a를 참조하면, 반도체 기판(100) 상에 게이트 산화막(110), 게이트 폴리실리콘층(120), 게이트용 도전층(130) 및 하드마스크 질화막(140)의 적층 구조로 이루어진 게이트 패턴(200)을 형성한다.
도 3b를 참조하면, 게이트 패턴(200) 측벽에 스페이서 질화막(150)을 형성한다.
도 3c를 참조하면, 반도체 기판(100) 상에 O2 플라즈마 처리 공정을 수행하여 하드마스크(140) 및 스페이서 질화막(150)의 표면을 산화시켜 산화막(170)을 형성한다. 이때, O2 플라즈마 처리 공정은 1.2 내지 1.6 Torr의 압력 하에서 450 내지 550W의 RF파워를 유지하고, O2 가스는 3000 내지 4000 sccm 및 N2 가스는 1000 내지 2000 sccm의 유량으로 주입하여 15 내지 25분간 수행함으로써 산화막(170)을 하드마스크(140) 및 스페이서 질화막(160)의 표면에 15 내지 25Å만큼 산화시키는 것이 바람직하다.
도 3d를 참조하면, 반도체 기판(100) 전체 표면에 BPSG 층간절연막(180)을 형성한다. 이때, 산화막(170)은 BPSG 층간절연막(180)과 같은 옥사이드(Oxide) 계열이기 때문에 유동성과 갭 필(Gap Fill)능력이 향상된다. 따라서, 게이트 패턴 사이의 매립특성이 향상되어, 보이드가 발생하지 않은 것을 볼 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 게이트 패턴을 매립하는 층간절연막 형성시 보이드가 발생하는 것을 방지하기 위하여 BPSG 층간절연막과 같은 옥사이드(Oxide) 계열의 얇은 절연막을 게이트 패턴에 형성시킴으로써, 층간절연막의 유동성과 갭 필(Gap Fill)능력을 향상시킴으로 게이트 패턴 사이의 매립특성을 높이고, 반도체 소자 공정의 수율 및 작업 시간을 단축시킬 수 있는 효과가 있다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 사시도들.
도 2는 종래 기술에 의한 반도체 소자의 LPC 폴리 플러그가 제대로 형성되지 못한 평면 사진.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.
< 도면의 주요부분에 대한 부호의 설명 >
10, 100 : 반도체 기판 20, 200 : 게이트 패턴(라인)
30, 180 : BPSG 층간절연막 40 : 감광막 패턴
45 : 보이드(Void) 50 : LPC에 남아있는 BPSG
60 : LPC 폴리실리콘 플러그 70 : 브릿지 모양 결함
110 : 게이트 산화막 120 : 게이트 폴리실리콘층
130 : 게이트용 도전층 140 : 하드마스크 질화막
150 : 스페이서 질화막 160 : O2 플라즈마
170 : 산화막

Claims (3)

  1. 반도체 기판 상에 하드마스크 질화막을 구비한 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 측벽에 스페이서 질화막을 형성하는 단계;
    O2 플라즈마 처리 공정을 수행하여 상기 하드마스크 질화막 및 스페이서 질화막의 표면을 산화시켜 산화막을 형성하는 단계; 및
    상기 반도체 기판 전체 표면에 BPSG 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1항에 있어서,
    상기 O2 플라즈마 처리 공정은 1.2 내지 1.6 Torr의 압력 하에서 450 내지 550W의 RF파워를 유지하고, O2 가스는 3000 내지 4000 sccm 및 N2 가스는 1000 내지 2000 sccm의 유량으로 주입하여 15 내지 25분간 실시하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1항에 있어서,
    상기 산화막은 하드마스크 및 스페이서 질화막 표면에 15 내지 25Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020040036412A 2004-05-21 2004-05-21 반도체 소자의 형성 방법 KR101033981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040036412A KR101033981B1 (ko) 2004-05-21 2004-05-21 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036412A KR101033981B1 (ko) 2004-05-21 2004-05-21 반도체 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20050111199A true KR20050111199A (ko) 2005-11-24
KR101033981B1 KR101033981B1 (ko) 2011-05-11

Family

ID=37286521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036412A KR101033981B1 (ko) 2004-05-21 2004-05-21 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR101033981B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972223B2 (en) * 2001-03-15 2005-12-06 Micron Technology, Inc. Use of atomic oxygen process for improved barrier layer
KR100464862B1 (ko) * 2002-08-02 2005-01-06 삼성전자주식회사 반도체 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
US7879733B2 (en) 2006-06-29 2011-02-01 Hynix Semiconductor Inc. Method for manufacturing semiconductor device free from layer-lifting between insulating layers

Also Published As

Publication number Publication date
KR101033981B1 (ko) 2011-05-11

Similar Documents

Publication Publication Date Title
JP2010263129A (ja) 半導体装置およびその製造方法
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100538811B1 (ko) 반도체 소자의 제조방법
KR101033981B1 (ko) 반도체 소자의 형성 방법
KR100381964B1 (ko) 반도체 장치의 절연막 형성 방법 및 그에 의한 반도체 장치
KR20060036948A (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
US7687355B2 (en) Method for manufacturing fin transistor that prevents etching loss of a spin-on-glass insulation layer
KR100997434B1 (ko) 리세스 게이트를 갖는 반도체 장치 제조 방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100609980B1 (ko) 피엠디막의 과식각 방지 방법
KR101004526B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20060007692A (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100477827B1 (ko) 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법
KR100358054B1 (ko) 반도체 소자의 제조 방법
KR100505399B1 (ko) 반도체 소자의 콘택 형성방법
KR20040013776A (ko) 반도체 장치의 제조에서 층간 절연막 형성 방법
KR100386454B1 (ko) 반도체 소자의 제조 방법
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR100922546B1 (ko) 반도체 소자 및 이를 위한 제조 방법
KR100735628B1 (ko) 반도체소자의 금속배선 형성방법
KR20080001863A (ko) 반도체 소자의 콘택홀 제조 방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20070063359A (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
KR20080037230A (ko) 반도체 소자의 제조방법
KR20050073041A (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee