KR20070063359A - 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 - Google Patents
텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 Download PDFInfo
- Publication number
- KR20070063359A KR20070063359A KR1020050123497A KR20050123497A KR20070063359A KR 20070063359 A KR20070063359 A KR 20070063359A KR 1020050123497 A KR1020050123497 A KR 1020050123497A KR 20050123497 A KR20050123497 A KR 20050123497A KR 20070063359 A KR20070063359 A KR 20070063359A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- semiconductor device
- metal silicide
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 36
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 13
- 230000001052 transient effect Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 206010010144 Completed suicide Diseases 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 31
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 텅스텐실리사이드 게이트구조를 갖는 반도체소자의 제조방법은, 소자분리막에 의해 한정되는 반도체기판의 활성영역 위에 게이트절연막을 개재하여 게이트도전막, 금속실리사이드막 및 하드마스크막이 순차적으로 적층되는 게이트스택용 물질막을 형성하는 단계와, 게이트스택용 물질막에 대한 패터닝을 수행하여 게이트도전막패턴, 금속실리사이드막패턴 및 하드마스크막패턴이 순차적으로 적층되는 게이트스택을 형성하되, 금속실리사이드막패턴의 측면이 내부로 함몰되는 언더컷 구조가 만들어지도록 하는 단계와, 그리고 라이트 산화공정을 수행하여 게이트도전막패턴 및 금속실리사이드막패턴의 측벽에 실질적으로 수직한 프로파일의 측벽산화막을 형성하는 단계를 포함한다.
텅스텐실리사이드 게이트, 게이트 측벽 프로파일, 라이트 산화공정, 과도식각, 브리지
Description
도 1 내지 도 3은 본 발명에 따른 텅스텐실리사이드 게이트구조를 갖는 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 텅스텐실리사이드 게이트구조를 갖는 반도체소자의 제조방법에 관한 것이다.
텅스텐실리사이드막은 높은 열적 안정성과 낮은 저항으로 인해 하이-엔드(high-end) 메모리소자의 게이트구조에 널리 채용되고 있다. 그러나 최근 디자인 룰(design rule)이, 예컨대 100㎛ 이하로 점점 작아짐에 따라, 텅스텐실리사이드막을 포함하는 게이트스택의 측벽 프로파일은 후속공정에 많은 영향을 끼치고 있다. 일 예로서 게이트스택과 인접한 게이트스택 사이의 폭이 점점 좁아짐에 따라, 게이트스택의 열악한 측벽 프로파일은 후속의 게이트 측벽스페이서막의 프로파일도 열악하게 하며, 그 결과 층간절연막 증착시 게이트스택과 랜딩플러그컨택 물질과의 브리지(bridge) 등을 유발할 수 있다.
게이트스택의 측벽 프로파일을 열악하게 하는 주된 원인들 중의 하나는 텅스텐실리사이드막이 산화되는 정도가 위치별로 편차를 나타내는 현상이다. 즉 폴리실리콘막, 텅스텐실리사이드막 및 하드마스크 질화막을 순차적으로 적층한 후에, 게이트 패터닝을 수행하여 게이트스택을 형성하고, 이 게이트스택을 형성한 뒤에 라이트 산화(light oxidation)공정을 수행하여 게이트 패터닝시의 식각데미지 및 폴리실리콘의 마이크로브리지(microbridge)를 제거한다. 이 라이트 산화공정에 의해 폴리실리콘막과 텅스텐실리사이드막의 측면도 산화되어 얇은 측면산화막이 형성되는데, 텅스텐실리사이드막의 산화정도가 텅스텐실리사이드막의 상하부 측면과 중앙 측면에서 다르게 나타난다.
구체적으로 텅스텐실리사이드막의 상하부 측면보다 중앙 측면에서 산화되는 정도가 크며, 그 결과 텅스텐실리사이드막의 중앙 부분이 바깥쪽으로 돌출되는 프로파일이 형성된다. 이와 같은 프로파일에 따라 후속의 게이트 측벽스페이서막도 바깥쪽으로 돌출되는 프로파일로 형성되며, 이는 후속의 층간절연막 형성시 오버행(overhang)을 유발하여 보이드(void)를 발생시키고, 랜딩플러그컨택 자기정렬컨택 식각시 게이트 측벽스페이서막의 돌출부분도 함께 식각되어 게이트스택과 랜딩플러그컨택 물질 사이의 브리지를 발생시킨다.
이와 같은 현상을 방지하기 위해서는 라이트 산화공정을 수행하지 않아야 하지만, 라이트 산화공정을 생략하게 되면, 게이트 패터닝시의 식각데미지 및 폴리실리콘의 마이크로브리지(microbridge)가 제거되지 않으며, 게이트산화막의 특성열화를 보상할 수 없으며, GIDL(Gate Induced Drain Leakage) 특성열화와 같이 소자의 신뢰성이 저하된다는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 라이트 산화공정을 수행하더라도 대체로 수직한 측면 프로파일의 게이트스택을 형성할 수 있도록 하는 텅스텐실리사이드 게이트구조를 갖는 반도체소자의 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 텅스텐실리사이드 게이트구조를 갖는 반도체소자의 제조방법은, 소자분리막에 의해 한정되는 반도체기판의 활성영역 위에 게이트절연막을 개재하여 게이트도전막, 금속실리사이드막 및 하드마스크막이 순차적으로 적층되는 게이트스택용 물질막을 형성하는 단계; 상기 게이트스택용 물질막에 대한 패터닝을 수행하여 게이트도전막패턴, 금속실리사이드막패턴 및 하드마스크막패턴이 순차적으로 적층되는 게이트스택을 형성하되, 상기 금속실리사이드막패턴의 측면이 내부로 함몰되는 언더컷 구조가 만들어지도록 하는 단계; 및 라이트산화공정을 수행하여 상기 게이트도전막패턴 및 금속실리사이드막패턴의 측벽에 실질적으로 수직한 프로파일의 측벽산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 활성영역에 리세스채널용 트랜치를 형성하는 단계를 더 포함하여 상기 게이트도전막은 상기 리세스채널용 트랜치가 매립되도록 형성하는 것이 바람직하다.
상기 금속실리사이드막 측면에 언더컷 구조가 만들어지도록 하는 단계는 상 기 게이트도전막에 대한 과도식각을 통해 수행할 수 있다.
이 경우, 상기 게이트도전막에 대한 과도식각은 500% 이상의 과도식각비율로 수행하는 것이 바람직하다.
상기 금속실리사이드막은 실리콘 조성이 금속 조성보다 상대적으로 2.1-3.0배 더 많은 실리콘-리치 형태로 형성하는 것이 바람직하다.
상기 금속실리사이드막은 텅스텐실리사이드막으로 형성하는 것이 바람직하다.
이 경우, 상기 텅스텐실리사이드막은, WF6 가스와 SiH4 가스를 반응가스로 0.5-2torr의 압력 및 410-450℃의 온도조건으로 한 화학적기상증착방법을 사용하여 형성할 수 있다.
상기 금속실리사이드막은 1000-1300Å의 두께로 형성하는 것이 바람직하다.
상기 라이트 산화공정은 800-900℃의 온도에서 수행하는 것이 바람직하다.
상기 라이트 산화공정은, 상기 측벽산화막의 두께가 20-60Å이 되도록 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 내지 도 3은 본 발명에 따른 텅스텐실리사이드 게이트구조를 갖는 반도 체소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1을 참조하면, 실리콘기판과 같은 반도체기판(100)의 소자분리영역에 소자분리막(102)을 형성하여 활성영역을 한정한다. 소자분리막(102)은 트랜치 소자분리막으로 형성한다. 다음에 반도체기판(100)의 활성영역의 일부를 일정 깊이 식각하여 리세스채널용 트랜치(104)를 형성한다. 리세스채널용 트랜치(104)를 형성한 후에는, 반도체기판(100) 위에 게이트절연막(110)을 형성한다. 그리고 소자분리막(102) 및 게이트절연막(110) 위에 게이트도전막으로서 폴리실리콘막(120)을 리세스채널용 트랜치(104)가 매립되도록 형성하고, 그 위에 텅스텐실리사이드막(130) 및 하드마스크 질화막(140)을 순차적으로 적층한다.
텅스텐실리사이드막(130)은 화학기상증착(CVD; Chemical Vapor Deposition)방법을 사용하여 대략 1000-1300Å의 두께로 형성한다. 화학기상증착방법을 이용한 텅스텐실리사이드막(130) 증착은 싱글 타입(single type) 장비에서 수행되지만, 경우에 따라서는 배치 타입(batch type) 장비에서 수행될 수도 있다. 어느 경우이던지, WF6 가스와 SiH4 가스를 반응가스로 0.5-2torr의 압력 및 410-450℃의 온도조건으로 텅스텐실리사이드막(130) 증착공정을 수행할 수 있다. 이때 WF6 가스의 공급량을 상대적으로 증가시켜 실리콘(Si) 조성이 텅스텐(W) 조성보다 상대적으로 2.1-3.0배 더 많은 실리콘-리치(Si-rich) 형태의 텅스텐실리사이드막(WSix; X=2.1-3.0)(130)으로 형성한다.
다음에 도 2를 참조하면, 하드마스크 질화막(도 1의 140), 텅스텐실리사이드 막(도 1의 130), 폴리실리콘막(도 1의 120) 및 게이트절연막(도 1의 110)에 대한 게이트 패터닝을 수행하여, 게이트절연막패턴(111) 위에 폴리실리콘막패턴(121), 텅스텐실리사이드막패턴(131) 및 하드마스크 질화막패턴(141)이 순차적으로 적층되는 게이트스택을 형성한다. 이때 텅스텐실리사이드막패턴(131)은 그 측면이 내부로 함몰되는 언더컷(undercut) 형태로 형성하는데, 이는 게이트 패터닝을 수행할 때 폴리실리콘막(도 1의 120)에 대한 과도식각을 통해 수행할 수 있다. 과도식각비율을 증가시킬수록 텅스텐실리사이드막패턴(131)의 측면 프로파일은 네가티브(negative) 프로파일이 된다. 본 실시예에서는 폴리실리콘막(도 1의 120)에 대한 과도식각율을 적어도 500%가 되도록 하였다. 이와 같이 측면에 언더컷이 만들어지는 텅스텐실리사이드막패턴(131)을 형성하기 위하여, 500% 이상의 폴리실리콘막(도 1의 120)에 대한 과도식각을 수행함으로써, 폴리실리콘막 잔류막에 의한 마이크로브리지를 충분히 억제시킬 수 있다.
다음에 도 3을 참조하면, 라이트 산화(light oxidation)공정을 수행하여 폴리실리콘막패턴(121) 및 텅스텐실리사이드막패턴(131) 측면에 대략 20-60Å 두께의 측벽산화막(150)을 형성한다. 라이트 산화공정은 대략 800-900℃의 온도, 바람직하게는 대략 850℃의 온도조건으로 퍼니스(furnace)에서 수행한다. 이와 같은 라이트 산화공정동안, 폴리실리콘막패턴(121) 및 텅스텐실리사이드막패턴(131) 측면도 산화되는데, 상대적으로 산화정도가 큰 텅스텐실리사이드막패턴(131)의 측면 중앙부분은 상대적으로 산화정도가 작은 측면 가장자리 부분에 비하여 더 파여 있으므로, 측벽산화막(150)의 측벽 프로파일은 실질적으로 수직한 프로파일이 된다. 텅스텐실 리사이드막패턴(131)의 경우 증착시 실리콘-리치 형태로 증착되었으므로, 라이트 산화공정이 이루어지는 동안, 잉여 실리콘(excess Si)이 산화제(oxidant)와 반응하여 측벽산화막(150)을 형성하면서 동시에 결정화된 텅스텐실리사이드막패턴(131)으로 된다.
지금까지 설명한 바와 같이, 본 발명에 따른 텅스텐실리사이드 게이트구조를 갖는 반도체소자의 제조방법에 의하면, 폴리실리콘막에 대한 과도식각을 통해 텅스텐실리사이드막패턴의 측면을 언더컷 구조로 형성함으로써 후속의 라이트 산화공정에 의해서도 실질적으로 수직한 게이트 측면 프로파일을 얻을 수 있으며, 이에 따라 층간절연막 갭필 시에 보이드 발생을 억제할 수 있으며, 게이트스택과 랜딩플러그컨택 물질 사이의 브리지도 억제할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
Claims (10)
- 소자분리막에 의해 한정되는 반도체기판의 활성영역 위에 게이트절연막을 개재하여 게이트도전막, 금속실리사이드막 및 하드마스크막이 순차적으로 적층되는 게이트스택용 물질막을 형성하는 단계;상기 게이트스택용 물질막에 대한 패터닝을 수행하여 게이트도전막패턴, 금속실리사이드막패턴 및 하드마스크막패턴이 순차적으로 적층되는 게이트스택을 형성하되, 상기 금속실리사이드막패턴의 측면이 내부로 함몰되는 언더컷 구조가 만들어지도록 하는 단계; 및라이트산화공정을 수행하여 상기 게이트도전막패턴 및 금속실리사이드막패턴의 측벽에 실질적으로 수직한 프로파일의 측벽산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 활성영역에 리세스채널용 트랜치를 형성하는 단계를 더 포함하여 상기 게이트도전막은 상기 리세스채널용 트랜치가 매립되도록 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 금속실리사이드막 측면에 언더컷 구조가 만들어지도록 하는 단계는 상 기 게이트도전막에 대한 과도식각을 통해 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제3항에 있어서,상기 게이트도전막에 대한 과도식각은 500% 이상의 과도식각비율로 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 금속실리사이드막은 실리콘 조성이 금속 조성보다 상대적으로 2.1-3.0배 더 많은 실리콘-리치 형태로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 금속실리사이드막은 텅스텐실리사이드막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제6항에 있어서,상기 텅스텐실리사이드막은, WF6 가스와 SiH4 가스를 반응가스로 0.5-2torr의 압력 및 410-450℃의 온도조건으로 한 화학적기상증착방법을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 금속실리사이드막은 1000-1300Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 라이트 산화공정은 800-900℃의 온도에서 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 라이트 산화공정은, 상기 측벽산화막의 두께가 20-60Å이 되도록 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050123497A KR100811258B1 (ko) | 2005-12-14 | 2005-12-14 | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050123497A KR100811258B1 (ko) | 2005-12-14 | 2005-12-14 | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070063359A true KR20070063359A (ko) | 2007-06-19 |
| KR100811258B1 KR100811258B1 (ko) | 2008-03-07 |
Family
ID=38363418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050123497A KR100811258B1 (ko) | 2005-12-14 | 2005-12-14 | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100811258B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102598384B1 (ko) | 2023-02-24 | 2023-11-06 | 주식회사 지앤케이솔루션즈 | 반도체 소자 제조 장치 시스템 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603509B1 (ko) * | 2000-03-29 | 2006-07-20 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| KR100505712B1 (ko) * | 2003-10-22 | 2005-08-02 | 삼성전자주식회사 | 리세스 채널 어레이 트랜지스터의 제조 방법 |
-
2005
- 2005-12-14 KR KR1020050123497A patent/KR100811258B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100811258B1 (ko) | 2008-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070232042A1 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20070000758A (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
| KR100811258B1 (ko) | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| US20090117705A1 (en) | Method of forming isolation layer of semiconductor memory device | |
| KR20050025692A (ko) | 플래쉬 메모리 소자의 게이트전극 형성방법 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR100636678B1 (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
| KR100403350B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR20090003716A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050008050A (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR100521417B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050002439A (ko) | 반도체소자의 제조방법 | |
| KR100734088B1 (ko) | 트랜지스터의 제조방법 | |
| KR100835479B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020010816A (ko) | 반도체소자의 콘택 형성 방법 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| US7608536B2 (en) | Method of manufacturing contact opening | |
| KR20080013172A (ko) | 셀스페이서가 구비된 반도체소자의 제조 방법 | |
| KR20020011472A (ko) | 쉘로우트렌치분리 형성방법 | |
| KR20030001851A (ko) | 콘택 플러그 형성방법 | |
| KR20050039421A (ko) | 반도체 장치의 박막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |