KR100543209B1 - Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 - Google Patents
Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR100543209B1 KR100543209B1 KR1020030091846A KR20030091846A KR100543209B1 KR 100543209 B1 KR100543209 B1 KR 100543209B1 KR 1020030091846 A KR1020030091846 A KR 1020030091846A KR 20030091846 A KR20030091846 A KR 20030091846A KR 100543209 B1 KR100543209 B1 KR 100543209B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- nitride film
- forming
- sonos structure
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 238000003860 storage Methods 0.000 claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims abstract description 11
- 238000005121 nitriding Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 9
- 238000011109 contamination Methods 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 질화막 내에 존재하는 오염원으로 인한 전하의 리텐션 타임 감소를 방지할 수 있는 SONOS 구조의 트랜지스터 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 반도체 기판 상에 다이렉트 터널링 산화막을 형성하는 단계와, 전하저장영역의 질화막을 형성하기 위하여 상기 다이렉트 터널링 산화막의 전체두께중 일부 두께를 플라즈마 질화 처리하는 단계와, 상기 질화막 상에 게이트 유전체 산화막을 형성하는 단계와, 상기 게이트 유전체 산화막 상에 게이트 전도막을 형성하는 단계를 포함하는 SONOS 구조를 갖는 트랜지스터 제조 방법을 제공한다.
SONOS, 질화 처리, 플라즈마, 리텐션 타임, 전하 저장 전극, 질화막.
Description
도 1a 내지 도 1c는 종래기술에 따른 SONOS 구조를 갖는 트랜지스터 제조 공정을 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 SONOS 구조의 트랜지스터 제조 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
200 : 기판 201 : 제1산화막
202 : 질화막 203 : 제2산화막
204 : 게이트 전도막 205 : 소오스/드레인
206 : 스페이서
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 비휘발성 메모리 소자의 플라즈마 질화처리(Plasma nitridation)를 이용한 SONOS(Silicon Oxide Nitride Oxide Silicon) 구조의 트랜지스터 제조 방법에 관한 것이다.
반도체 메모리 중 최근에 가장 많이 연구되고 있는 것이 비휘발성 메모리인 SONOS 소자이다.
SONOS와 플래시(Flash) 메모리의 차이점은 구조적인 측면에서, 플래시 메모리에서는 플로팅 게이트(Floating gate)를 적용하여 이곳에 전하를 저장하는 반면, SONOS에서는 질화막에 전하를 저장시키게 된다.
플래시 메모리에서는 플로팅 게이트로 폴리실리콘을 사용하기 때문에 만약 이곳에 한개의 결함(Defect)이라도 존재한다면 전하의 리텐션 타임(Retention time)이 현저하게 떨어지는 반면, SONOS에서는 상술한 바와 같이 폴리실리콘 대신 질화막을 적용하기 때문에 공정상 결함에 그 민감성이 상대적으로 작아지게 되는 이점이 있다.
또한, 플래시 메모리에서 플로팅 게이트 하부에 약 70Å 이상의 두께를 갖는 터널 산화막(Tunnel oxide)을 적용하기 때문에 저전압 동작(Low voltage operation) 및 고속(High speed) 동작을 구현하는데 한계가 있다. 하지만, SONOS는 질화막 하부에 다이렉트 터널링 산화막(Direct tunneling oxide)을 적용하기 때문에 저전압, 저파워(Low power) 및 고속 동작의 메모리 소자의 구현이 가능하게 한다.
도 1a 내지 도 1c는 종래기술에 따른 SONOS 구조를 갖는 트랜지스터 제조 공 정을 도시한 단면도로서, 이를 참조하여 종래의 SONOS 공정을 살펴 본다.
도 1a에 도시된 바와 같이, 소자 분리막 및 웰 등의 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(100) 상에 다이렉트 터널링 산화막(101)과 질화막(102)과 산화막(103) 및 게이트 전도막(104)을 차례로 증착한다. 산화막(103)은 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함) 방식을 이용하여 증착한다.
이어서, 도 1b에 도시된 바와 같이, 게이트 전극 패턴 형성을 위한 마스크 패턴(도시하지 않음)을 형성한 후, 마스크 패턴을 식각마스크로 게이트 전도막(104)과 산화막(103)과 질화막(102)을 차례로 식각하여 게이트 전도막(104)/산화막(103)/질화막(102)/다이렉트 터널링 산화막(101)의 적층 구조를 갖는 게이트 전극 패턴을 형성한다. 마스크 패턴을 제거한 다음, 세정 및 재산화(Reoxidation) 공정을 실시한다.
이어서, 도 1c에 도시된 바와 같이, 이온주입 공정을 실시하여 게이트 전극 패턴의 측면에 얼라인된 기판(100)에 소오스/드레인(105)을 형성한 후, 게이트 전극 측면에 스페이서(106)를 형성함으로써, SONOS 구조의 트랜지스터가 완성된다.
하지만, 전술한 바와 같이 이루어지는 종래의 SONOS 구조 형성 공정에서는 그 형성 공정이 비교적 복잡하고, 질화막(102)의 질(Quality)에 따라 전하의 저장 능력이 크게 의존하게 된다.
특히, 질화막(102)의 증착시 소스가스에 함유된 H2, Cl 및 C 등이 함계 막내 에 포함되게 되는데, 이런 오염원들이 전하의 리텐션 타임을 감소시키는 문제점이 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 질화막 내에 존재하는 오염원으로 인한 전하의 리텐션 타임 감소를 방지할 수 있는 SONOS 구조의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 반도체 기판 상에 다이렉트 터널링 산화막을 형성하는 단계와, 전하저장영역의 질화막을 형성하기 위하여 상기 다이렉트 터널링 산화막의 전체두께중 일부 두께를 플라즈마 질화 처리하는 단계와, 상기 질화막 상에 게이트 유전체 산화막을 형성하는 단계와, 상기 게이트 유전체 산화막 상에 게이트 전도막을 형성하는 단계를 포함하는 SONOS 구조를 갖는 트랜지스터 제조 방법을 제공한다.
본 발명에서는 전하 저장 영역으로 사용되는 질화막의 종래의 소스가스를 이용한 증착 방식을 이용하지 않고 플라즈마를 이용한 질화처리를 이용함으로써, 종 래의 SONOS 구조에서 질화막 증착시 소스가스로부터 발생하는 오염원(H2, Cl 및 C)에 의한 질화막 내의 결함을 통한 전하의 리텐션 타임 감소를 방지하고 우수한 질의 전하 저장 영역을 형성할 수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 SONOS 구조의 트랜지스터 제조 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 SONOS 구조의 형성 공정을 상세히 살펴본다.
도 2a에 도시된 바와 같이, 소자 분리막 및 웰 등의 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(200) 상에 제1산화막(201)을 형성한다.
제1산화막(201)은 열산화막(Thermal oxide) 또는 증착에 의한 실리콘산화막을 적용할 수 있으며, 실리콘산화막(SiO2)의 유전율 3.9보다 높은 유전율을 갖는 절연막일 수도 있다. 제1산화막(201)은 150Å의 두께를 넘지 않도록 15Å ∼ 150Å의 두께로 형성하는 것이 바람직하다.
이어서, 도 2b에 도시된 바와 같이, 플라즈마를 이용한 질화 처리 공정을 실시하여 제1산화막(201) 상부의 일부를 질화막(202)으로 변화시켜 전하 저장 영역을 형성한다.
이 때, 제1산화막(201)의 질화되는 두께는 전체 두께의 2/3를 넘지 않도록 한다.
질화 방법은 마이크로 웨이브(Microwave) 또는 고주파 플라즈마(Radio frequency plasma)를 이용한다. 소스가스로는 질소기(N)를 포함하는 가스를 사용한다.
즉, 소스가스는 N2, NO, N2O, NH3 및 NF3로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 가스를 이용한다. 이 때, 질화 처리를 통해서 형성된 질화막(202) 내에서 질소기(N)의 농도는 5% ∼ 50% 정도가 되도록 하는 것이 바람직하다.
이어서, 질화 처리를 통해 형성된 질화막(202)의 특성 향상을 위해 열처리 공정을 실시한다. 이 때, N2, O2, D2 및 D2O로 이루어진 그룹으로부터 선택된 어느 하나의 가스 분위기에서 실시하며, 600℃ ∼ 900℃의 온도 즉, 900℃ 이하의 온도에서 실시한다.
열처리시에는 급속열처리(Rapid Thermal Process; 이하 RTP라 함) 또는 퍼니스(Furnace)를 이용한 열처리를 이용한다.
보통의 질화막 예컨대 Si3N4는 CVD 방식으로 증착하게 되는데, 이 방법은 소스 가스에 함유된 H2, Cl 및 C 등이 증착 후에도 Si3N4 내에 결함으로 존재하기 때문에, 이후 전하의 리텐션 타임에 직접적인 영향을 주게 된다. 하지만, 본 발명에서는 증착이 아닌 플라즈마를 이용한 질화 처리를 이용하여 질화막(202)을 형성함 으로써, Si3N4를 별도로 증착할 필요없이 특성이 우수한 질화막(202)을 형성할 수 있다. 즉, 소스 가스에서 유발되는 H2, Cl 및 C 등의 오염없이 플라즈마를 이용하여 제1산화막(201) 상부를 원하는 두께 만큼 또한 원하는 농도 만큼 질화시켜 형성할 수 있다.
이어서, 도 2c에 도시된 바와 같이, 질화막(202) 상에 제2산화막(203) 및 게이트 전도막(204)을 차례로 증착한다. 제2산화막(203)은 열산화막 또는 CVD 등의 방식을 통한 증착에 의해 형성된 실리콘산화막을 적용할 수 있으며, 실리콘산화막(SiO2)의 유전율 3.9보다 높은 유전율을 갖는 절연막일 수도 있다. 제2산화막(203)은 200Å의 두께를 넘지 않도록 30Å ∼ 200Å의 두께로 형성하는 것이 바람직하다.
제2산화막(203)은 게이트 전도막(204)로부터 질화 처리를 통해 형성된 하부의 질화막(202)을 아이솔레이션(Isolation)시켜 질화막(202)에 저장된 전하를 보존하게 하며, 게이트 전도막(204)으로부터 전계(Electric field)를 형성시키는 역할을 한다.
이어서, 도 2d에 도시된 바와 같이, 게이트 전극 패턴 형성을 위한 마스크 패턴(도시하지 않음)을 형성한 후, 마스크 패턴을 식각마스크로 게이트 전도막(204)과 제2산화막(203)과 질화막(202)을 차례로 식각하여 게이트 전도막(204)/제2산화막(203)/질화막(202)/제1산화막(201)의 적층 구조를 갖는 게이트 전극 패턴을 형성한다. 마스크 패턴을 제거한 다음, 세정 및 재산화 공정을 실 시한다.
이어서, 도 2e에 도시된 바와 같이, 이온주입 공정을 실시하여 게이트 전극 패턴의 측면에 얼라인된 기판(200)에 소오스/드레인(205)을 형성한 후, 게이트 전극 측면에 스페이서(206)를 형성함으로써, SONOS 구조의 트랜지스터가 완성된다.
전술한 바와 같이 이루어지는 본 발명은, 하부 제1산화막의 상부를 플라즈마를 이용하여 질화 처리하여 전하 저장 영역을 만듦으로써, 종래기술에서 문제시되고 있는 소스가스로부터 유발되는 질화막 내의 H2, Cl 및 C 등의 오염원들에 의한 전하 리텐션 타임의 저하를 막을 수 있으며, 원하는 두께 및 원하는 농도 만큼 질화 처리 할 수 있기 때문에 여러가지 목적에 부합할 수 있는 SONOS 구조를 형성할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, SONOS 구조의 트랜지스터에서 질화막 내의 오염을 방지하 여 전하의 리텐션 타임을 줄여 특성을 향상시킬 수 있으며, 공정 단순화를 이룰 수 있으며, 공정 마진을 향상시킬 수 있는 효과가 있다.
Claims (9)
- 반도체 기판 상에 다이렉트 터널링 산화막을 형성하는 단계;전하저장영역의 질화막을 형성하기 위하여 상기 다이렉트 터널링 산화막의 전체두께중 일부 두께를 플라즈마 질화 처리하는 단계;상기 질화막 상에 게이트 유전체 산화막을 형성하는 단계; 및상기 게이트 유전체 산화막 상에 게이트 전도막을 형성하는 단계를 포함하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 플라즈마 질화 처리하는 단계는 질화되는 상기 전하저장영역의 질화막이 상기 다이렉트 터널링 산화막 전체 두께의 2/3를 넘지 않도록 하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 플라즈마 질화 처리하는 단계는 상기 전하저장영역의 질화막 내에서 질소기(N)의 농도가 5% 내지 50%가 되도록 하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 플라즈마 질화 처리하는 단계는 N2, NO, N2O, NH3 및 NF3로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 가스를 이용하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 4 항에 있어서,상기 플라즈마 질화 처리하는 단계는 마이크로 웨이브 또는 고주파 플라즈마를 이용하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 플라즈마 질화 처리하는 단계 후, 열처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 6 항에 있어서,상기 열처리를 실시하는 단계는,N2, O2, D2 및 D2O로 이루어진 그룹으로부터 선택된 어느 하나의 가스 분위기에서 600℃ 내지 900℃로 실시하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 다이렉트 터널링 산화막은 15Å 내지 150Å의 두께로 형성하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 게이트 유전체 산화막은 30Å 내지 200Å의 두께로 형성하는 것을 특징으로 하는 SONOS 구조를 갖는 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091846A KR100543209B1 (ko) | 2003-12-16 | 2003-12-16 | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091846A KR100543209B1 (ko) | 2003-12-16 | 2003-12-16 | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050060268A KR20050060268A (ko) | 2005-06-22 |
| KR100543209B1 true KR100543209B1 (ko) | 2006-01-20 |
Family
ID=37252997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030091846A KR100543209B1 (ko) | 2003-12-16 | 2003-12-16 | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543209B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827450B1 (ko) | 2007-05-18 | 2008-05-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283833B2 (ja) | 2005-09-29 | 2013-09-04 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101494274B1 (ko) | 2013-11-08 | 2015-02-17 | 주식회사 유진테크 | 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 비휘발성 메모리 셀 |
| KR101551199B1 (ko) | 2013-12-27 | 2015-09-10 | 주식회사 유진테크 | 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자 |
| KR102601084B1 (ko) | 2018-07-19 | 2023-11-09 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580103B2 (en) * | 2000-05-08 | 2003-06-17 | Hynix Electronics Industries Co., Ltd. | Array of flash memory cells and data program and erase methods of the same |
| KR20030057897A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP2003318176A (ja) * | 2002-04-19 | 2003-11-07 | Sony Corp | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 |
| KR20040048482A (ko) * | 2002-12-03 | 2004-06-10 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
-
2003
- 2003-12-16 KR KR1020030091846A patent/KR100543209B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580103B2 (en) * | 2000-05-08 | 2003-06-17 | Hynix Electronics Industries Co., Ltd. | Array of flash memory cells and data program and erase methods of the same |
| KR20030057897A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP2003318176A (ja) * | 2002-04-19 | 2003-11-07 | Sony Corp | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 |
| KR20040048482A (ko) * | 2002-12-03 | 2004-06-10 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827450B1 (ko) | 2007-05-18 | 2008-05-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US7872299B2 (en) | 2007-05-18 | 2011-01-18 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050060268A (ko) | 2005-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100547248B1 (ko) | 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법 | |
| US7429538B2 (en) | Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric | |
| US6444555B2 (en) | Method for establishing ultra-thin gate insulator using anneal in ammonia | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| JP2002261097A (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
| JP2010021204A (ja) | 半導体装置及びその製造方法 | |
| JP2006032948A (ja) | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 | |
| JP2010034552A (ja) | フラッシュメモリ素子のトンネル絶縁膜形成方法 | |
| KR101217260B1 (ko) | 감소된 전하 손실을 갖는 메모리 셀 구조의 제조방법 | |
| KR101097964B1 (ko) | 트랜지스터 제조 공정에서 하이-ｋ 게이트 절연층을통합하기 위한 방법 | |
| KR100894764B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100543209B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 | |
| JP4358504B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7829936B2 (en) | Split charge storage node inner spacer process | |
| KR100907931B1 (ko) | 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법 | |
| US8604536B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20040241948A1 (en) | Method of fabricating stacked gate dielectric layer | |
| US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
| KR101006512B1 (ko) | 엠이이엘 소자의 제조방법 | |
| KR20070106155A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100608340B1 (ko) | 반도체소자의 게이트 형성방법 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| KR20040045575A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |