JP2010034552A - フラッシュメモリ素子のトンネル絶縁膜形成方法 - Google Patents

フラッシュメモリ素子のトンネル絶縁膜形成方法 Download PDF

Info

Publication number
JP2010034552A
JP2010034552A JP2009166382A JP2009166382A JP2010034552A JP 2010034552 A JP2010034552 A JP 2010034552A JP 2009166382 A JP2009166382 A JP 2009166382A JP 2009166382 A JP2009166382 A JP 2009166382A JP 2010034552 A JP2010034552 A JP 2010034552A
Authority
JP
Japan
Prior art keywords
nitrogen
insulating film
forming
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009166382A
Other languages
English (en)
Inventor
Woo Ri Jeong
ウー リ 丁
Shiyouyu Shin
承 祐 申
Sang Soo Lee
尚 洙 李
Jae Mun Kim
在 文 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2010034552A publication Critical patent/JP2010034552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】８００℃以上の高温のプラズマ窒化処理工程を含んでトンネル絶縁膜を形成することにより、トラップサイト(trap site)を減少させ、シリコン酸化窒化膜（ＳｉＯＮ）の形成によってホウ素浸透を抑制して漏れ電流および絶縁破壊電圧特性などを改善することが可能なフラッシュメモリ素子のトンネル絶縁膜形成方法の提供。
【解決手段】半導体基板上に酸化膜を形成する段階と、８００〜９００℃のプラズマ窒化処理工程によって前記酸化膜の表面に窒素含有絶縁膜を形成する段階と、前記半導体基板と前記窒素含有絶縁膜の形成された前記酸化膜との界面に窒素蓄積層を形成する段階とを含む、フラッシュメモリ素子のトンネル絶縁膜形成方法を提供する。
【選択図】図１Ｃ

Description

本発明は、フラッシュメモリ素子のトンネル絶縁膜形成方法に係り、特に漏れ電流(Leakage Current)および絶縁破壊電圧(Breakdown Voltage)特性などを改善することが可能なフラッシュメモリ素子のトンネル絶縁膜形成方法に関する。
半導体素子であるフラッシュメモリ素子は、電源供給が遮断されても、そのメモリセルに格納されている情報を維持するうえ、回路基板に取り付けられている状態で高速の電気的消去が可能な不揮発性メモリ素子であって、高集積化に有利な構造のため、最近多く研究されて開発されるメモリ素子である。このようなフラッシュメモリ素子の単位セルは、半導体基板の活性領域上にトンネル酸化膜、フローティングゲート、誘電体膜およびコントロールゲートが順次積層されて形成される。これらの中でも、トンネル酸化膜は、一般なトランジスタのゲート酸化膜とは異なり、薄膜自体がデータを移動させる通路の役割を果たすので、非常に優れた薄膜特性が要求される。
ＮＡＮＤフラッシュ素子は、プログラム動作と消去動作の両方ともＦＮトンネリング方式を使用するので、数多くのプログラム動作と消去動作が繰り返し行われると、トンネル酸化膜の劣化現象が発生して機能を正常的に発揮することができなくなる。よって、トンネル酸化膜の厚さは出来る限り薄く形成してプログラムスピード特性を向上させるが、薄膜特性の劣化を防止するために薄膜内に窒素を注入させている。既存では、酸化工程を行って純粋な酸化膜を成長させた後、後続でＮ２ＯまたはＮＯガスを用いたアニーリング(Annealing)工程によってトンネル酸化膜と半導体基板との界面に２〜３ａｔ％の窒素を分布させて薄膜の特性を改善する方法を使用してきた。
ところが、最近の急速に薄くなったトンネル酸化膜に２〜３ａｔ％の窒素を分布させる程度では、満足すべき絶縁破壊電圧特性または漏れ電流特性を確保することができなくなっており、ＰＭＯＳトランジスタの場合にはホウ素浸透(penetration)の誘発によりゲート絶縁膜特性が劣化するという問題点が生じた。
そこで、本発明の目的は、８００℃以上の高温のプラズマ窒化処理工程を含んでトンネル絶縁膜を形成することにより、トラップサイト(trap site)を減少させ、シリコン酸化窒化膜（ＳｉＯＮ）の形成によってホウ素浸透を抑制して漏れ電流および絶縁破壊電圧特性などを改善することが可能なフラッシュメモリ素子のトンネル絶縁膜形成方法を提供することにある。
上記目的を達成するために、本発明の一実施例に係るフラッシュメモリ素子のトンネル絶縁膜形成方法は、半導体基板上に酸化膜を形成する段階と、８００〜９００℃のプラズマ窒化処理工程によって前記酸化膜の表面に窒素含有絶縁膜を形成する段階と、前記半導体基板と前記窒素含有絶縁膜の形成された前記酸化膜との界面に窒素蓄積層を形成する段階とを含む。
前記において、酸化膜はラジカル酸化(Radical Oxidation)工程によって形成される。ラジカル酸化工程は、Ｏ２、Ｈ２およびＡｒガス雰囲気の下に８００〜９５０℃の温度で行われる。
プラズマ窒化処理工程は、ＡｒおよびＮ２ガス雰囲気の下に３〜１０Ｐａの圧力および１５０〜２００Ｗのパワーで行われる。
窒素含有絶縁膜は、シリコン酸化窒化膜（ＳｉＯＮ）を含んで形成される。
窒素蓄積層は、Ｎ２Ｏガスを用いたアニーリング工程によって形成される。アニーリング工程は、常圧および９００〜１１００℃の温度でプリ活性チャンバー（Pre ActivationChamber、ＰＡＣ）を用いて行われる。アニーリング工程は、プラズマ窒化処理工程の後、エクスシチュー(ex-situ)で行われる。
窒素蓄積層形成後の窒素含有絶縁膜は、窒素濃度が５〜３０ａｔ％である。
本発明の他の実施例に係るフラッシュメモリ素子のトンネル絶縁膜形成方法は、半導体基板上に酸化膜を形成する段階と、前記酸化膜の表面を窒化処理させて窒素含有絶縁膜を形成する段階と、前記半導体基板と前記酸化膜との界面に窒素蓄積層を形成する段階とを含む。
前記において、窒素含有絶縁膜はプラズマ窒化処理工程を用いる。プラズマ窒化処理工程は８００〜９００℃の温度、ＡｒおよびＮ２ガス雰囲気、３〜１０Ｐａの圧力並びに１５０〜２００Ｗのパワーで行われる。
本発明は、次の効果がある。
一つ目、８００℃以上の高温におけるプラズマ窒化処理工程を含んでトンネル絶縁膜を形成することにより、トラップサイト(Trap Site)を著しく減少させ、窒素の含有量が大きいシリコン酸化窒化膜（ＳｉＯＮ）の形成によってホウ素浸透を抑制して漏れ電流および絶縁破壊電圧特性を改善することができる。
二つ目、プラズマ窒化処理工程の適用によるトンネル絶縁膜の有効酸化膜厚さ(Equivalent Oxide Thickness：ＥＯＴ)の減少によってトンネル絶縁膜の物理的な厚さを増加させてサイクリング(cycling)およびリテンション(retention)特性を改善することができる。
三つ目、既存のプラズマ窒化処理工程適用時の後続のＯ２アニーリング工程を行う代わりに、トンネル絶縁膜の製造の際に使用するＮ２Ｏアニーリング工程をプラズマ窒化処理工程の後に行うことにより、工程数を減少させることができる。
四つ目、Ｎ２Ｏアニーリング工程を行い、半導体基板と酸化膜の界面に窒素蓄積層が形成されることにより、窒素の損失が防止され、酸化膜の表面の窒素含有絶縁膜が緻密化されてしきい値電圧シフト（Vt shift）、およびしきい値電圧変化（Vt variation）の特性劣化を防止することができる。
本発明の一実施例に係るフラッシュメモリ素子のトンネル絶縁膜形成方法を説明するための断面図である。 本発明の一実施例に係るフラッシュメモリ素子のトンネル絶縁膜形成方法を説明するための断面図である。 本発明の一実施例に係るフラッシュメモリ素子のトンネル絶縁膜形成方法を説明するための断面図である。 本発明の一実施例に係るトンネル絶縁膜の深さによる窒素濃度を示すＳＩＭＳグラフである。
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。
図１Ａ〜図１Ｃは本発明の一実施例に係るフラッシュメモリ素子のトンネル絶縁膜形成方法を説明するための断面図、図２は本発明の一実施例に係るトンネル絶縁膜の深さによる窒素濃度を示すＳＩＭＳ(Secondary Ion Mass Spectrometry)グラフである。
図１Ａを参照すると、ウェル領域（図示せず）の形成された半導体基板１０を準備する。ウェル領域はトリプル(Triple)構造で形成できる。この場合、ウェル領域は半導体基板１０上にスクリーン酸化膜（図示せず）を形成した後、ウェルイオン注入工程およびしきい値電圧イオン注入工程によって形成する。
スクリーン酸化膜を除去した後には、ウェル領域の形成された半導体基板１０上に、トンネル絶縁膜形成のための酸化膜形成前の洗浄工程をさらに行うことができる。洗浄工程は、自然酸化膜(Natural Oxide)および不純物を除去するために、ＨＦ溶液およびＳＣ−１(Standard Cleaning-1)溶液を用いて行うことができる。
次いで、スクリーン酸化膜を除去した後、ウェル領域の形成された半導体基板１０上に酸化膜１２を形成する。酸化膜１２は、ラジカル酸化(Radical Oxidation)工程によって形成することができる。この場合、ラジカル酸化工程はＯ２、Ｈ２およびＡｒガス雰囲気下に８００〜９５０℃の温度で行うことができる。これにより、酸化膜１２は純粋なシリコン酸化膜（ＳｉＯ２）で形成される。酸化膜１２は６０〜８０Åの厚さに形成することができる。
このようにラジカル酸化工程を用いて酸化膜１２を形成する場合には、より緻密な薄膜を得ることができるため、後続の高温工程でトンネル絶縁膜の膜質が低下することを防止することができる。
図１Ｂを参照すると、酸化膜１２の表面を窒化処理する。窒化処理工程はプラズマ窒化処理工程によって行う。この場合、プラズマ窒化処理工程は、既存より化学反応が活発に起るように、８００〜９００℃の高温で行うことが好ましい。また、プラズマ窒化処理工程はＡｒおよびＮ２ガス雰囲気の下に３〜１０Ｐａの圧力および１５０〜２００Ｗのパワーで行うことができる。
これにより、プラズマ窒化処理工程によって酸化膜表面のＳｉ−Ｏ結合の酸素部位に窒素が置換されて酸化膜１２の表面に窒素含有絶縁膜１２ａが形成される。よって、酸化膜１２の表面に一つの窒素ピークが形成される。
このような窒素含有絶縁膜１２ａはシリコン窒化膜（Ｓｉ３Ｎ４）および／またはシリコン酸化窒化膜（ＳｉＯＮ）で形成できるが、プラズマ窒化処理によっては窒素含有量の大きいシリコン酸化窒化膜（ＳｉＯＮ）が主に形成される。これにより、以後に形成されるトンネル絶縁膜へのホウ素の浸透を抑制して絶縁破壊電圧特性または漏れ電流特性を改善することができる。
また、８００℃以上の高温におけるプラズマ窒化処理工程を用いる場合には、既存の５００℃以下の低温におけるプラズマ窒化処理工程を用いる場合より化学反応が容易に起るので、低温プラズマ窒化処理工程に比べてトラップサイト(Trap Site)を著しく減少させることができる。したがって、以後に形成されるトンネル絶縁膜の絶縁破壊電圧特性または漏れ電流特性をさらに改善することができる。
一方、プラズマ窒化処理の際に、酸化膜１２の表面が反応して窒素含有絶縁膜１２ａが形成されるので、酸化膜１２の厚さは初期形成時に比べて一部の厚さだけ低くなる。
図１Ｃを参照すると、半導体基板１０と酸化膜１２との界面に窒素を蓄積させるための工程を行う。この際、窒素蓄積工程は、Ｎ２Ｏガスを用いたアニーリング工程によって行うことができ、窒素含有絶縁膜１２ａの形成後にエクスシチューで行う。この場合、Ｎ２Ｏアニーリング工程は、Ｎ２Ｏガス雰囲気の下に常圧および９００〜１１００℃の温度で行うことができ、プリ活性チャンバー（Pre Activation Chamber：ＰＡＣ）を用いてＮ２Ｏガスの分解を助ける。
これにより、半導体基板１０と酸化膜１２との界面に、窒素の注入された窒素蓄積層１２ｂが形成される。その結果、半導体基板１０と酸化膜１２との界面にもう一つの窒素ピーク(Nitrogen Peak)が形成される。このような窒素蓄積層１２ｂによって半導体基板１０と酸化膜１２との界面に必然的に発生する界面トラップ電荷(Interface Trap Charge)の密度を減少させ、ＳＩＬＣ(Stress Induced Leakage Current)およびＣＶ(Current-Voltage)特性などを改善することにより、以後に形成されるトンネル絶縁膜のサイクリング特性およびリテンション特性を向上させることができる。
特に、本発明の一実施例では、Ｎ２Ｏアニーリング工程の後、窒素含有絶縁膜１２ａ内の窒素濃度を５〜３０ａｔ％を調節することにより、以後に形成されるトンネル絶縁膜の絶縁破壊電圧特性を向上させ、漏れ電流を減らして漏れ電流特性を向上させる。
一般に、プラズマ窒化処理工程の後でＮ２Ｏアニーリング工程を行ったとき、酸化膜１２の表面に形成された窒素含有絶縁膜１２ａ内の窒素濃度が４０〜５０％減少する。よって、Ｎ２Ｏアニーリング工程の後、窒素含有絶縁膜１２ａにおいて最終的に所望する窒素濃度を得るためには、Ｎ２Ｏアニーリング工程条件をチューニングすると同時に、プラズマ窒化処理の際に窒素濃度を調節しなければならない。
一方、Ｎ２Ｏアニーリング工程によって酸化膜１２の厚さが窒素含有絶縁膜１２ａの形成後に比べて１０〜２０Å程度増加できる。ところが、Ｎ２Ｏアニーリング工程の際に工程条件を適切に調節することにより、Ｎ２Ｏアニーリング工程の完了後、酸化膜１２の厚さ増加量が１Å以下に制御されるようにする。また、Ｎ２Ｏアニーリング工程によって窒素含有絶縁膜１２ａの厚さが一部増加できる。
通常、プラズマ窒化処理工程の後には、酸化膜１２の表面のダメージ問題と、結合していない窒素などの不安定性のため、窒素ピークの利点を生かすことができないので、窒化処理工程の後、後続のＯ２アニーリング工程を行う。ところが、本発明ではＮ２Ｏアニーリング工程をプラズマ窒化処理工程の後で行うことにより、窒化処理の後、Ｏ２アニーリング工程を省略して工程数を減少させると同時に、窒素の損失と窒素含有絶縁膜１２ａの緻密化を助けて、以後に形成されるトンネル絶縁膜のしきい値電圧シフト特性およびしきい値電圧変化の特性の劣化を防止することができる。
最終的に、酸化膜１２の形成後、順次行われる高温のプラズマ窒化処理工程とＮ２Ｏアニーリング工程によって、窒素蓄積層１２ｂ、酸化膜１２および窒素含有絶縁膜１２ａの積層膜からなるトンネル絶縁膜１４が形成される。
上述したように、本発明の一実施例によれば、８００℃以上の高温におけるプラズマ窒化処理工程によってトラップサイトが著しく減少し、窒素含有量の大きいシリコン酸化窒化膜（ＳｉＯＮ）からなる窒素含有絶縁膜１２ａを含むトンネル絶縁膜１４を形成することにより、トンネル絶縁膜１４へのホウ素の浸透を抑制して漏れ電流および絶縁破壊電圧特性を改善することができる。
一般に、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン酸化窒化膜（ＳｉＯＮ）などの窒化膜は誘電率が約７程度であって、誘電率３．９のシリコン酸化膜（ＳｉＯ２）に比べて高い誘電率を持つ。よって、トンネル絶縁膜１４がシリコン酸化窒化膜（ＳｉＯＮ）からなる窒素含有絶縁膜１２ａを含んで形成される場合、トンネル絶縁膜１４の等価酸化膜厚さ（Equivalent Oxide Thickness：ＥＯＴ）の減少によってトンネル絶縁膜１４の物理的な厚さを増加させてサイクリングおよびリテンション特性を改善することができる。
図２を参照すると、図１Ａ〜図１Ｃに示すように、本発明の一実施例に係るトンネル絶縁膜１４は、Ｎ２Ｏアニーリングを行う前には、プラズマ窒化処理工程による窒素含有絶縁膜１２ａによってトンネル絶縁膜１４の表面にＡのように一つの窒素ピークを持つ。Ｎ２Ｏアニーリングの後には、トンネル絶縁膜１４の表面に窒素含有絶縁膜１２ａによってＢのようにＡより減少した窒素濃度を持つ一つの窒素ピークとＮ２Ｏアニーリング工程による窒素蓄積層１２ｂによって半導体基板１０とトンネル絶縁膜１４との界面にＣのようにもう一つの窒素ピークを介してトンネル絶縁膜１４が二重窒素ピーク(Double Nitrogen Peak)を持つ。この際、最終トンネル絶縁膜１４の表面の窒素ピークＢにおける窒素濃度は７ａｔ％以上に高く維持されることを確認することができた。
したがって、本発明の一実施例に係るトンネル絶縁膜１４は、二重窒素ピークを有するが、トンネル絶縁膜１４の表面の窒素濃度が５ａｔ％以上と高く維持され、窒素含有量の大きいシリコン酸化窒化膜（ＳｉＯＮ）からなる窒素含有絶縁膜１２ａを含んで緻密化されて形成されることにより、絶縁破壊電圧、漏れ電流、サイクリング、リテンション、しきい値電圧シフトおよびしきい値電圧変化の特性などが向上するので、素子の信頼性を向上させることができる。
図示していないが、後続でトンネル絶縁膜１４上にフローティングゲート用ポリシリコン膜を形成した後、後続の工程を行って半導体素子を完成する。
本発明は、上述した実施例に限定されるものではなく、相異なる多様な形態で実現できる。これらの実施例は、本発明の開示を完全たるものにし、通常の知識を有する者に本発明の範疇を完全に知らせるために提供される。したがって、本発明の範囲は特許請求の範囲によって理解されるべきである。
１０ 半導体基板
１２ 酸化膜
１２ａ 窒素含有絶縁膜
１２ｂ 窒素蓄積層
１４ トンネル絶縁膜

Claims (14)

  1. 半導体基板上に酸化膜を形成する段階と、
    前記酸化膜の表面に窒素含有絶縁膜を形成する段階と、
    前記半導体基板と前記酸化膜との界面に窒素蓄積層を形成する段階とを含んでなることを特徴とする、フラッシュメモリ素子のトンネル絶縁膜形成方法。
  2. 前記酸化膜は、ラジカル酸化(Radical Oxidation)工程で形成されることを特徴とする、請求項１に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  3. 前記ラジカル酸化工程は、８００〜９５０℃の温度で行われることを特徴とする、請求項２に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  4. 前記ラジカル酸化工程は、Ｏ２、Ｈ２およびＡｒガス雰囲気の下で行われることを特徴とする、請求項２に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  5. 前記窒素含有絶縁膜は、プラズマ窒化処理工程で形成されることを特徴とする、請求項１に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  6. プラズマ窒化処理工程は、ＡｒおよびＮ２ガス雰囲気の下で行われることを特徴とする、請求項５に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  7. 前記プラズマ窒化処理工程は、８００〜９００℃の温度で行われることを特徴とする、請求項５に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  8. 前記プラズマ窒化処理工程は、３〜１０Ｐａの圧力および１５０〜２００Ｗのパワーで行われることを特徴とする、請求項５に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  9. 前記窒素含有絶縁膜は、シリコン酸化窒化膜（ＳｉＯＮ）を含んで形成されることを特徴とする、請求項１に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  10. 前記窒素蓄積層は、Ｎ２Ｏガスを用いたアニーリング工程で形成されることを特徴とする、請求項１に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  11. 前記アニーリング工程は、常圧および９００〜１１００℃の温度で行われることを特徴とする、請求項１０に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  12. 前記アニーリング工程は、プリ活性チャンバー（Pre Activation Chamber、ＰＡＣ）を用いて行われることを特徴とする、請求項１０に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  13. 前記アニーリング工程は、前記窒素含有絶縁膜を形成する段階の後、エクスシチュー(ex-situ)で行われることを特徴とする、請求項１０に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
  14. 前記窒素蓄積層形成後の前記窒素含有絶縁膜は、窒素濃度が５〜３０ａｔ％であることを特徴とする、請求項１３に記載のフラッシュメモリ素子のトンネル絶縁膜形成方法。
JP2009166382A 2008-07-29 2009-07-15 フラッシュメモリ素子のトンネル絶縁膜形成方法 Pending JP2010034552A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080073895A KR20100012482A (ko) 2008-07-29 2008-07-29 플래시 메모리 소자의 터널 절연막 형성 방법

Publications (1)

Publication Number Publication Date
JP2010034552A true JP2010034552A (ja) 2010-02-12

Family

ID=41608799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009166382A Pending JP2010034552A (ja) 2008-07-29 2009-07-15 フラッシュメモリ素子のトンネル絶縁膜形成方法

Country Status (4)

Country Link
US (1) US20100029091A1 (ja)
JP (1) JP2010034552A (ja)
KR (1) KR20100012482A (ja)
CN (1) CN101640176A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107126256B (zh) * 2011-02-25 2021-01-08 科瑞恩公司 包括计算机实施的用于提供对准信息数据的步骤的方法
CN103578950B (zh) * 2012-08-07 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种闪存隧道氧化层的制备方法
CN104733296B (zh) * 2013-12-24 2017-12-12 北京兆易创新科技股份有限公司 一种快闪存储器隧道绝缘层的制作方法
CN104733297B (zh) * 2013-12-24 2017-12-12 北京兆易创新科技股份有限公司 快闪存储器绝缘介质层的制作方法和快闪存储器结构
KR102066743B1 (ko) * 2014-01-09 2020-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성방법
CN105575785A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 栅极结构的形成方法
US9953831B1 (en) * 2016-12-21 2018-04-24 Globalfoundries Inc. Device structures with multiple nitrided layers
US11322347B2 (en) * 2018-12-14 2022-05-03 Applied Materials, Inc. Conformal oxidation processes for 3D NAND

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004023549A1 (ja) * 2002-08-30 2006-01-05 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 半導体装置及びその製造方法
JP2006100382A (ja) * 2004-09-28 2006-04-13 Toshiba Corp 半導体装置およびその製造方法
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法

Also Published As

Publication number Publication date
KR20100012482A (ko) 2010-02-08
CN101640176A (zh) 2010-02-03
US20100029091A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5416936B2 (ja) 半導体装置およびその製造方法
JP5032145B2 (ja) 半導体装置
JP2010034552A (ja) フラッシュメモリ素子のトンネル絶縁膜形成方法
JP5443873B2 (ja) 半導体装置及びその製造方法
JP5052787B2 (ja) フラッシュメモリ素子の製造方法
US7981786B2 (en) Method of fabricating non-volatile memory device having charge trapping layer
JP4921837B2 (ja) 半導体装置の製造方法
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2010021204A (ja) 半導体装置及びその製造方法
JP2007123825A (ja) 半導体装置の製造方法
US8039337B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
KR100933835B1 (ko) 플래시 메모리 소자의 제조 방법
JPWO2007043491A1 (ja) 半導体記憶装置およびその製造方法
KR100894764B1 (ko) 반도체 소자의 제조 방법
JP5348898B2 (ja) 半導体装置およびその製造方法
JP2004214608A (ja) 半導体素子の製造方法
JP4959926B2 (ja) フラッシュメモリセルの製造方法
KR20110010628A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100543209B1 (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
US20090068850A1 (en) Method of Fabricating Flash Memory Device
KR20070106155A (ko) 비휘발성 메모리 소자의 제조방법
KR20090080606A (ko) 플래시 메모리 소자의 제조 방법
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
KR100933840B1 (ko) 플래시 메모리 소자의 제조 방법
KR20080001281A (ko) 비휘발성 메모리 소자 및 그 제조방법