JP2007123825A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007123825A
JP2007123825A JP2006176863A JP2006176863A JP2007123825A JP 2007123825 A JP2007123825 A JP 2007123825A JP 2006176863 A JP2006176863 A JP 2006176863A JP 2006176863 A JP2006176863 A JP 2006176863A JP 2007123825 A JP2007123825 A JP 2007123825A
Authority
JP
Japan
Prior art keywords
gas
nitride film
film
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006176863A
Other languages
English (en)
Other versions
JP2007123825A5 (ja
JP5283833B2 (ja
Inventor
Daisuke Matsushita
下 大 介 松
Koichi Muraoka
岡 浩 一 村
Koichi Kato
藤 弘 一 加
Yasushi Nakasaki
崎 靖 中
Yuichiro Mitani
谷 祐一郎 三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006176863A priority Critical patent/JP5283833B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to PCT/JP2006/317385 priority patent/WO2007037094A1/en
Priority to KR1020077017030A priority patent/KR100880309B1/ko
Priority to US11/547,691 priority patent/US7772129B2/en
Priority to EP06783160A priority patent/EP1929513A1/en
Publication of JP2007123825A publication Critical patent/JP2007123825A/ja
Publication of JP2007123825A5 publication Critical patent/JP2007123825A5/ja
Priority to US12/801,912 priority patent/US8557717B2/en
Application granted granted Critical
Publication of JP5283833B2 publication Critical patent/JP5283833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/24—Nitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】絶縁膜を形成する際の欠陥の生成を抑制することを可能にする。
【解決手段】半導体基板の表面を窒化する第１窒化ガスと、製造中に前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程を備えている。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
ＬＳＩの高性能化はトランジスタの微細化によって達成されてきた。現在開発されているＬＳＩでは、ゲート酸化膜の厚さはおよそ１．５ｎｍに達している。ＩＴＲＳ(International Technology Roadmap for Semiconductor)によると、更なる高性能化のために微細化がこのまま進行すると、２０１０年頃にはゲート酸化膜の厚さは０．７ｎｍ程度が必要になると予想されている。従来使用されてきたシリコン酸化膜は、このような薄さでは電圧に依存しない直接トンネル電流が支配的であるために、電圧によるゲート酸化膜のリーク電流の制御が非常に難しくなり、絶縁体としての性能を期待することができなくなる。
そのため、シリコン酸化膜よりも比誘電率の高い材料（高誘電率(high-k)材料）をゲート絶縁膜として使用し、物理的な膜厚を稼ぐことが必要不可欠となる。
シリコン酸化膜に替わる材料として昔から使用されてきたのが、シリコン酸化膜に窒素を添加し、比誘電率を向上させたＳｉＯＮ膜である。シリコン酸化膜の表面近傍を窒化することにより、表面側がＳｉＯＮ膜で、このＳｉＯＮ膜と基板との間がシリコン酸化膜とする半導体装置は知られている（例えば、特許文献１参照）。この半導体装置においては、シリコン酸化膜の界面特性を維持しつつ、窒素を添加して比誘電率を上げているため物理的な膜厚を厚膜化することが可能となり、リーク電流の低減を図ることができる。従って、界面でのシリコン酸化膜の構造を維持しつつ、ＳｉＯＮ膜中の窒素濃度をより高くすることができれば、界面特性を維持しつつ、リーク電流のより少ないＳｉＯＮ膜が実現できることになる。
しかし、窒素の高濃度化によって引き起こされる問題がある。それはフラットバンド電圧の異常なシフトである。窒素濃度の向上とともにフラットバンド電圧がシフトしてしまうため、設計要求の面から窒素の高濃度化が難しくなるという問題が顕在化してきた。
特開２００３−２６４１９０号公報
このように、ＳｉＯＮ膜の高誘電率化・薄膜化を図るためには、窒素を高濃度化するプロセスの開発が必要であるが、ＳｉＯＮ膜の特徴として窒素濃度が高くなるとフラットバンド電圧のシフトが大きくなるという現象が生じる。
この現象には２つの要因があることを我々は突き止めた。一つの要因は、窒素導入により、格子間シリコンや、ダングリングボンド等の欠陥の生成である。これらは窒素数が増加するとともに固定電荷として膜中に残るため、窒素濃度の高濃度化とともにフラットバンド電圧のシフトを大きくする。もう一つ要因は、ゲート電極中から拡散してきたボロンが窒素と結合し、シリコンのダングリングボンドを発生させることである。これら先天的、かつ後天的な要因によって、ＳｉＯＮ膜のフラットバンド電圧は窒素の高濃度化によりシフトするのである。
したがって、ＳｉＯＮ膜の窒素をさらに高濃度化するためには、窒素導入による欠陥生成と、ＳｉＯＮ膜中にボロンが侵入し窒素と結合することとを抑制する必要がある。後者の抑制する方法については、本発明者達はすでに特許出願（特許出願第２００５−３０５８６号）しているが、前者の抑制方法については、今まで知られていない。
本発明は上記事情を考慮してなされたものであって、絶縁膜を形成する際の欠陥の生成を抑制することのできる半導体装置の製造方法を提供することを目的とする。
本発明の第１の態様による半導体装置の製造方法は、半導体基板の表面を窒化する第１窒化ガスと、製造中に前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程を備えたことを特徴とする。
また、本発明の第２の態様による半導体装置の製造方法は、半導体基板の表面を窒化する第１窒化ガスと、製造中に前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程と、ラジカルな第２窒化ガスの雰囲気中に、表面に前記窒化膜が形成された前記半導体基板を置き、前記半導体基板と前記窒化膜との間に第１窒化層を形成するとともに前記窒化膜上に第２窒化層を形成する工程と、
を備えたことを特徴とする。
また、本発明の第３の態様による半導体装置の製造方法は、半導体基板の表面を窒化する第１窒化ガスと、製造中に前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程と、表面に前記窒化膜が形成された前記半導体基板を、酸化ガスと、製造中に前記半導体基板と実質的に反応しない第２希釈ガスとを含む雰囲気中に置き、前記半導体基板と前記窒化膜との間に第１酸窒化層を形成するとともに前記窒化膜の表面に第２酸窒化層を形成する工程と、を備えたことを特徴とする。
本発明によれば、絶縁膜を形成する際の欠陥の生成を抑制することができる。
以下、本発明の実施の形態について、図面を参照しながら具体的に説明する。
本発明の各実施形態による半導体装置の製造方法は、窒素導入による欠陥生成を抑えるものである。
本発明者達は、ＳｉＯＮ膜中の格子間シリコンやダングリングボンド等の欠陥の生成を極力抑えるためには、ＳｉＯＮ膜を形成する際に、シリコン（Ｓｉ）と窒素（Ｎ）との結合状態が安定となる三配位結合が形成されたシリコン窒化膜を先に作ればよいことを発見した。
そこで、シリコンと窒素との結合状態が安定となる三配位結合が形成されたシリコン窒化膜を形成する方法を第１実施形態として説明する。
（第１実施形態）
本発明の第１実施形態による半導体装置の製造方法を、図１および図２を参照して説明する。図１は、本実施形態による半導体装置の製造方法の製造工程を示すフローチャートであり、図２は本実施形態の製造方法によって製造された半導体装置の断面図である。
本実施形態による半導体装置の製造方法は、シリコン基板２上にシリコン窒化膜を形成する際に、窒化ガスＮＨ３に希釈ガスとしてＮ２ガスを混ぜることによって従来よりも膜中の固定電荷の少ないシリコン窒化膜４を形成するものである。本発明の各実施形態の半導体装置の製造は、図１９に示す成膜装置を用いて行われる。
この成膜装置は、図１９に示すように、複数の半導体基板２を支持する移動可能なサセプタ２２が収容される、加熱炉２３を有するチャンバー２４を備えている。このチャンバー２４には、雰囲気ガス源として、ＮＨ３ガス源２５、窒素ガス（Ｎ２）源２６、ヘリウムガス（Ｈｅ）源２７、酸素ガス（Ｏ２）源２８が接続され、これらのガス源からの、ＮＨ３ガス、窒素ガス、ヘリウムガス、酸素ガスを導入するガス導入口２９と、ガスを排出するガス排出口３０とが設けられている。ＮＨ３ガス源２５、窒素ガス源２６、ヘリウムガス源２７、酸素ガス源２８にはそれぞれバルブ３１、３２、３３、３４が取り付けられており、ガス分圧の制御が可能なるように構成されている。チャンバー２４の周囲には、ヒーター３５が設けられ、図示しない温度制御装置によって、制御されるように構成されている。
本実施形態の製造方法は、まず、シリコン基板２を希ＨＦ処理することにより、シリコン基板の表面を水素により終端化する（図１、ステップＳ１）。その後、このシリコン基板２を図１９に示す成膜装置のチャンバー２４に置く（図１、ステップＳ２）。
続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板２の温度を７５０℃にまで上げ、シリコン基板２から水素を完全に離脱させる（図１、ステップＳ３）。
次に、チャンバー内の雰囲気を、例えば分圧２７０ＴｏｒｒのＮ２ガス、分圧３０ＴｏｒｒのＮＨ３ガスとし、シリコン基板２の表面を７５０℃に設定して２００秒間維持することにより、シリコン基板２上にシリコン窒化膜４を形成する（図１のステップＳ４および図２）。
次に、窒化ガス（ＮＨ３）に窒素ガス（Ｎ２）を混入すること、すなわちＮＨ３ガスをＮ２ガスで希釈することの効果について説明する。
図３に、Ｎ２ガスで希釈することによるシリコン窒化膜の表面粗さの変化を示す。図３の横軸は、Ｎ２ガスの希釈割合（＝[Ｎ２+ＮＨ３] ／ＮＨ３）、すなわちＮ２ガスの分圧とＮＨ３ガスの分圧との和と、ＮＨ３ガスの分圧との比（Ｎ２分子の数とＮＨ３分子の数との和と、ＮＨ３分子の数との比）を表し、縦軸はシリコン基板２上に形成されたシリコン窒化膜４の表面の二乗平均平方根粗さ（ＲＭＳ）を表している。図３からわかるように、Ｎ２希釈割合を多くする（比（＝[Ｎ２+ＮＨ３]／ＮＨ３））を大きくする）ことにより表面粗さが小さくなり、滑らかな表面が形成されていることがわかる。
また、図４に、Ｎ２ガスで希釈することによるシリコン窒化膜４中の窒素（Ｎ）の結合状態の変化を光電子分光法（ＸＰＳ(X-ray Photoelectron Spectroscopy)）で測定した結果を示す。図４の横軸はシリコン窒化膜４中の窒素（Ｎ）が１ｓ状態の場合の結合エネルギーを表し、縦軸はその結合エネルギーを有する窒素の単位体積当たりの個数を表している。なお、図４においては、窒素原子の個数が最大となる結合エネルギー３９７．７５ｅＶにおける、窒素原子の個数はＮ２希釈割合によらず同一の値となるように正規化されている。
窒素原子の個数が最大となる結合エネルギー３９７．７５ｅＶより低い結合エネルギーを有する窒素の個数は、Ｎ２希釈割合を１、５、１０と変化させてもほとんど変化しない。しかし、Ｎ２希釈割合を１、５、１０と大きくするにつれて、３９８ｅＶから３９９ｅＶの範囲の結合エネルギーを有する窒素の個数は少なくなっていることがわかる。すなわち、Ｎ２希釈割合を１、５、１０と大きくするにつれて、窒化シリコン膜中の窒素の１ｓ状態のエネルギーは、３９７．７５ｅＶに収斂していることになる。３９８ｅＶから３９９ｅＶの範囲の結合エネルギーを有する窒素は結合が二配位結合状態もしくは準安定な擬似３配位状態にあり、３９７．７５ｅＶの結合エネルギーを有する窒素は結合がより安定な三配位結合状態にある。
したがって、図４に示す実験結果から、Ｎ２希釈割合を大きくするにつれて、結合がより安定な三配位結合状態となる窒素が多くなり、結合状態がさらに安定なシリコン窒化膜が形成されることがわかる。
結合状態がより安定になっていることは、酸化による表面粗さの変化にも現れている。
図５に、Ｎ２希釈割合を変えて形成したシリコン窒化膜を酸化した場合の表面粗さの変化を示す。希釈ガス（Ｎ２）で希釈して形成したシリコン窒化膜は、Ｎ２希釈割合が大きくなるにつれて、酸化前と酸化後の表面粗さの差が縮小し、酸化後であっても酸化前とほぼ同じ程度の粗さとなる。すなわち、希釈ガス（Ｎ２）で希釈してシリコン窒化膜を形成することにより、酸化による表面粗さの劣化が抑えられている。つまり、酸化は、シリコン窒化膜の表面ではなく、シリコン基板とシリコン窒化膜との界面での反応が支配的である、ということをこの結果は示している。シリコン窒化膜の表面で酸化が起きにくいということは、シリコン窒化膜に到達した酸素が解離されにくい、つまり、酸素を解離する原因である不安定な格子間シリコン（Ｓｉ）やダングリングボンドがシリコン窒化膜中、および表面に少ないこと、そしてＳｉ−Ｏ結合と同等の強さを有するシリコン窒化膜が形成されたことを意味している。
検証の結果、Ｎ２ガスを含む希釈ガスを窒化ガスに混入してシリコン窒化膜を形成するメカニズムが次のとおりであることを本発明者達は発見した。
（１）シリコン基板表面に到達した希釈ガスは、シリコン表面を泳動しているシリコン原子と衝突し、シリコン原子の運動エネルギーを奪う。
（２）これにより、シリコン基板表面の原子の動きが準静的になる。
（３）窒素原子は基板表面のシリコンの第２原子層が一番安定な吸着サイトであるから（例えば、K. Kato, Y. Nakasaki, D. Matsushita, and K. Muraoka, Proc. 27th ICPS, 2004、参照）、第２原子層に集中的に吸着しつつ、ストレスによりシリコン原子が吐き出される。吐き出されたシリコン原子は表面を泳動するが、Ｎ２により動きを奪われるためシリコン基板表面およびシリコン基板中まで拡散することは少なく、降ってきた窒化ガスＮＨ３と反応し、格子間シリコンの発生が抑えられる。
一方、表面シリコンの動きが激しい場合、第２原子層の深さは場所によってばらばらになる。窒素は凝集すると安定な結合を形成する性質を持つため、第２原子層の深さのばらつきは３次元的な島状の成長を発生させる。これらの島同士が融合することによって連続膜が形成されるため、島の境界においてはシリコン過多の領域が形成される。さらにシリコンの吐き出し、拡散も激しいため、シリコン窒化膜中および島の境界には多数の格子間シリコンが形成される。これらはシリコン窒化膜の形状の劣化、格子間シリコンの増加にともなうフラットバンド電圧のシフト、電気的特性の劣化を引き起こす。
次に、窒化ガスをＮ２ガスで希釈することにより形成したシリコン窒化膜をゲート絶縁膜とするｐチャネルＭＯＳトランジスタを作成し、Ｎ２希釈割合を変えたときのｐチャネルＭＯＳトランジスタのフラットバンド電圧のシフト量ΔＶｆｂの変化を測定し、その結果を図６に示す。Ｎ２希釈を行うことにより、フラットバンド電圧のシフト量ΔＶｆｂの絶対値が小さくなり、フラットバンド電圧のシフトが改善されていることがわかる。これは、Ｎ２希釈を行うことにより格子間シリコンの発生が抑えられ、シリコン窒化膜中の固定電荷数が低減したためである。
次に、Ｎ２希釈することにより形成した物理的膜厚２ｎｍのシリコン窒化膜の絶縁性の変化を、図７を参照して説明する。図７は、横軸がＮ２希釈割合を表し、縦軸が同じＳｉＯ２換算膜厚(以下、ＥＯＴ（Equivalent Oxide Thickness)とも云う）のシリコン酸化膜に対して、リーク電流Ｊｇが低減した桁数を表し、同じＥＯＴのシリコン酸化膜に対して、どのくらいリーク電流Ｊｇが低減できているかを示す図である。
希釈ガスＮ２で希釈しないで窒化ガスＮＨ３のみで形成した物理的膜厚２ｎｍのシリコン窒化膜のリーク電流は、同じＥＯＴのシリコン酸化膜のリーク電流よりも約２桁低減しているが、Ｎ２希釈割合が大きくなるにつれて、リーク電流の低減する桁数がさらに増し、絶縁性がさらに向上していることがわかる。これは、Ｎ２希釈を行うことにより格子間シリコンの発生が抑えられ、シリコン窒化膜中の固定電荷数が低減したために、欠陥を介したリーク電流が低減したこと、さらにシリコン窒化膜の誘電率が向上したためである。
次に、Ｎ２希釈割合を変えたときの、物理的膜厚０．９ｎｍのシリコン窒化膜を形成するのに必要なＮＨ３露出量の変化特性を図８に示す。図８は、ＮＨ３露出量の変化特性を、チャンバー内の全圧が３０Ｔｏｒｒ、１００Ｔｏｒｒ、３００Ｔｏｒｒのそれぞれに対して示している。ここで、ＮＨ３露出量とは、ＮＨ３ガスの分圧と、ＮＨ３ガスを露出した時間との積であり、物理的膜厚０．９ｎｍのシリコン窒化膜を形成するのに要したＮＨ３分子の数を反映している。図８から、チャンバー内の全圧を下げると、シリコン窒化膜を形成するのに必要なＮＨ３の量が減少し、Ｎ２希釈割合を上げることにより必要なＮＨ３の量がさらに減少することがわかる。これは、全圧を下げ、希釈割合を大きくするほどに窒化が効率的に行われることを示している。
次に、Ｎ２ガスの希釈割合を１、２、５、１０、１００、１０００，１００００と変えかつ全圧を３Ｔｏｒｒ、１０Ｔｏｒｒ、３０Ｔｏｒｒ、６０Ｔｏｒｒ、１００Ｔｏｒｒ、３００Ｔｏｒｒ、７４０Ｔｏｒｒと変えて成膜したときの物理的膜厚０．９ｎｍのシリコン窒化膜の屈折率を図２０に示す。図２０に示すデータから抜き出して、全圧が３０Ｔｏｒｒ、１００Ｔｏｒｒ、３００Ｔｏｒｒである場合の、Ｎ２ガスの希釈割合に対するシリコン窒化膜の屈折率の変化をグラフにしたものを図９に示す。屈折率は大気中で測定しているので、シリコン窒化膜の屈折率が高いほど、シリコン窒化膜が大気中で酸化されにくい性質、すなわち酸化耐性が高いことを意味する。これは、図２１（ａ）、２１（ｂ）に示すように、欠陥の少ない窒化膜は、欠陥の多い窒化膜に比べて、屈折率を測定するために大気に暴露したときの表面酸化量が少なく、このため屈折率が１．４であるＳｉＯ２からなる酸化膜による屈折率の低下が少ないためである。この特性を利用することで、図９に示すように、チャンバー内の全圧を下げ、Ｎ２ガスの希釈割合を大きくすることによって酸化耐性が向上していることがわかる。特に、チャンバー内の全圧を３０Ｔｏｒｒ以下、Ｎ２ガスの希釈割合（＝[Ｎ２+ＮＨ３]／ＮＨ３）を５以上にすれば、酸化耐性の向上は顕著となる。
次に、チャンバー内の全圧とＮ２ガスの希釈割合との関係について述べる。図２１にチャンバー内の全圧とＮ２ガスの希釈割合［＝（Ｎ２＋ＮＨ３）／ＮＨ３］を変化させて形成した窒化膜の屈折率を測定した結果について示す。希釈比が５以上、かつ全圧が４０Ｔｏｒｒ以下となる領域（図２１で破線で囲む領域）で屈折率が急激に上昇している（色が白くなっている）ことが分かる。この結果は、希釈割合が高く、全圧が低いほど窒化膜が酸化されにくくなる、すなわち三配位密度が高く、酸化耐性の高い高品質な窒化膜が形成されることを示している。したがって、希釈割合が５以上、かつ全圧が４０Ｔｏｒｒ以下の領域で窒化を行うことで、高品質な窒化膜を形成することが可能となる。特に、全圧３０Ｔｏｒｒ以下、希釈割合を５以上とすることによって、より高品質な窒化膜を形成することができる。
なお、窒化ガスにＮＨ３等を用いる熱窒化の場合、全圧の下限は３Ｔｏｒｒ以上であることが好ましく、より好ましくは５Ｔｏｒｒ以上である。全圧の下限は、本実施形態で用いられる熱工程の雰囲気温度における装置の圧力限界である。窒化ガスにＮ＊、Ｎ２ ＊等を用いるプラズマ窒化の場合、全圧の下限は２０ｍＴｏｒｒ以上であることが好ましく、より好ましくは９０ｍＴｏｒｒ以上である。全圧の下限がこれらの値であることにより、窒化ガスのラジカル状態を適切にし、良好な窒化膜を形成できる。
希釈割合の上限は現状の生産装置のマスフローコントローラで制御できる最大流量と最小流量の比の限界となる１００００倍である。生産性の観点から、好ましい希釈割合の上限は１００倍以下であることが好ましく、より好ましくは１０倍以下である。
希釈割合が５以上、かつ全圧が４０Ｔｏｒｒ以下の領域で窒化膜が高品質化される理由は、以下の通りである。前述したように、窒素原子は基板表面のシリコンの第２原子層が一番安定な吸着サイトであり、第２原子層に集中的に吸着しつつ、ストレスによりシリコン原子が吐き出される。吐き出されたシリコン原子は表面を泳動するが、Ｎ２により動きを奪われるためシリコン基板表面およびシリコン基板中まで拡散することは少なく、降ってきた窒化ガスＮＨ３と反応し、格子間シリコンの発生が抑えられるわけである。しかし、さらに全圧が低い場合には、表面に到達してＳｉに衝突する原子・分子が減少するため、吐き出されたシリコン原子は押し込まれる機会が少なくなり、さらに基板中まで拡散しにくくなる。すなわち、希釈比を５以上にすることによって、吐き出されたＳｉが動きを奪われる（格子間シリコンとなる可能性が下げられる）効果が顕著に現れ、さらに全圧を４０Ｔｏｒｒ以下に下げることによって、吐き出されたＳｉを押し込む機会を下げる（格子間シリコンとなる可能性が下げられる）効果が顕著に現れるのである。したがって、希釈比を５以上にすることが望ましく、さらに全圧を４０Ｔｏｒｒ以下にすることによってさらなる効果を望むことが出来るのである。つまり、圧力はＳｉの押し込みを少なくするために、希釈比はＳｉの動きを奪うために重要なのである。
以上述べたことから、本実施形態において、チャンバー内の全圧を下げるだけでなく、Ｎ２希釈割合を大きくすることにより、高品質なシリコン窒化膜を形成することができ、チャンバー内の全圧を４０Ｔｏｒｒ以下、Ｎ２希釈割合（＝[Ｎ２+ＮＨ３]／ＮＨ３）を５以上にすることによって高品質なシリコン窒化膜を形成することができる。また、チャンバー内の全圧を３０Ｔｏｒｒ以下、Ｎ２希釈割合（＝[Ｎ２+ＮＨ３]／ＮＨ３）を５以上にすることによって、より高品質なシリコン窒化膜を形成することができる。
なお、チャンバー内の全圧を４０Ｔｏｒｒ以下または３０Ｔｏｒｒ以下、Ｎ２希釈割合（＝[Ｎ２+ＮＨ３]／ＮＨ３）を５以上にすることは後述する他の実施形態においても適用することができ、同様の効果を得ることができる。
以上説明したように、本実施形態によれば、窒化ガスと同時に希釈ガスを流すことによって、欠陥の少ないシリコン窒化膜を形成することができる。また、本実施形態によれば、よりＥＯＴが小さく、かつ電気特性に優れたシリコン窒化膜を形成することができる。
なお、本実施形態においては、希釈ガスの一例としてＮ２ガスを用いたが、製造プロセス中に実質的にシリコンと反応もしくはエッチングしないガス、例えばシリコンと質量が近く、かつ安定なガス、例えばＡｒを用いても良い。
また、本実施形態においては、窒化ガスとしてＮＨ３を用いたが、シリコンの窒化が可能なガス、例えば、窒素（Ｎ）のラジカルＮ＊、またはＮ２ ＊を用いても良い。
また、本実施形態においては、窒化ガスの分圧は３０Ｔｏｒｒとしたが、３０Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。また、希釈ガスの分圧は２７０Ｔｏｒｒとしたが、希釈ガスの分圧と窒化ガスの分圧の和と、窒化ガスの分圧との比が５以上であることが好ましい。
また、本実施形態においては、三配位結合状態のシリコン窒化膜を形成する際の雰囲気の温度は、７５０℃であったが、５００℃以上８５０℃以下であってもよい。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の製造方法を、図１０を参照して説明する。図１０は、本実施形態の製造方法の製造工程を示すフローチャートである。本実施形態の半導体装置の製造方法は、第１実施形態の製造方法において、希釈ガスとしてＮ２ガスのほかに更にＨｅガスを用いた製造方法である。
まず、シリコン基板を希ＨＦ処理し、シリコン基板の表面を水素により終端化する（図１０、ステップＳ１１）。その後、このシリコン基板を図１９に示す成膜装置のチャンバーに置く（図１０、ステップＳ１２）。
続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板の温度を７５０℃にまで上げ、シリコン基板から水素を完全に離脱させる（図１０、ステップＳ１３）。
次に、チャンバー内の雰囲気を、例えば分圧１３０ＴｏｒｒのＮ２、分圧１３０ＴｏｒｒのＨｅ、分圧３０ＴｏｒｒのＮＨ３とし、シリコン基板の表面を７５０℃に設定して２００秒間維持する（図１０、ステップＳ１４）。これにより、第１実施形態の場合と同様に図２に示すように、シリコン基板２上にシリコン窒化膜４が形成される。
次に、シリコン窒化膜を成膜する際に、窒化ガスＮＨ３をＮ２ガスとヘリウム（Ｈｅ）ガスで希釈した場合の、フラットバンド電圧のシフト量ΔＶｆｂの変化を図１１に示す。
なお、図１１は、横軸がＮ２ガスの希釈割合（＝[Ｎ２+ＮＨ３] ／ＮＨ３）、すなわちＮ２ガスの分圧とＮＨ３ガスの分圧との和と、ＮＨ３ガスの分圧との比を表し、縦軸がフラットバンド電圧のシフト量ΔＶｆｂを表し、Ｈｅガスの分圧を１３０Ｔｏｒｒ、ＮＨ３ガスの分圧を３０Ｔｏｒｒに保ったままＮ２ガスの分圧を変化させた場合と、ヘリウム（Ｈｅ）ガスを混入しないでＮ２ガスの分圧を変化させた場合の、フラットバンド電圧のシフト量ΔＶｆｂの変化をそれぞれ示している。図１１から、Ｎ２ガスとＨｅガスで希釈を行うことにより、Ｎ２ガスのみで希釈を行う場合に比べて、フラットバンド電圧のシフト量ΔＶｆｂがより改善されていることがわかる。これは、ヘリウム（Ｈｅ）がクエンチ効果により、シリコン基板とシリコン窒化膜の界面の原子振動エネルギーを奪うためシリコン窒化膜とシリコン基板との界面近傍のＳｉ−Ｎ結合、Ｓｉ−Ｓｉ結合の熱による切断を防ぎ、ダングリングボンドの発生を抑えているためである。
次に、シリコン窒化膜を成膜する際に、窒化ガスをＮ２ガスとＨｅガスで希釈した場合の界面準位密度の変化を図１２に示す。この図１２は、横軸がＮ２ガスの希釈割合（＝[Ｎ２+ＮＨ３] ／ＮＨ３）、すなわちＮ２ガスの分圧とＮＨ３ガスの分圧との和と、ＮＨ３ガスの分圧との比を表し、縦軸がシリコン基板とシリコン窒化膜との界面準位密度を表し、Ｈｅガスの分圧を１３０Ｔｏｒｒ、ＮＨ３ガスの分圧を３０Ｔｏｒｒに保ったままＮ２ガスの分圧を変化させた場合と、ヘリウム（Ｈｅ）ガスを混入しないでＮ２ガスの分圧を変化させた場合の、界面準位密度の変化を示す。図１２から、Ｎ２ガスとＨｅガスで希釈を行うことにより、Ｎ２ガスのみで希釈を行う場合に比べて界面準位密度が低減されていることがわかる。これは、先述したようにＨｅがシリコン窒化膜とシリコン基板との界面近傍のＳｉ−Ｎ結合、Ｓｉ−Ｓｉ結合の熱エネルギーを奪うことで、熱による結合の切断を防ぎ、ダングリングボンドの発生を抑えるためである。
次に、シリコン窒化膜を成膜する際に、Ｎ２ガスとＨｅガスで希釈した場合の、絶縁性の変化を図１３に示す。図１３は、横軸がＮ２ガスの希釈割合（＝[Ｎ２+ＮＨ３] ／ＮＨ３）、すなわちＮ２ガスの分圧とＮＨ３ガスの分圧との和と、ＮＨ３ガスの分圧との比を表し、縦軸が同じＥＯＴのシリコン酸化膜に対して、リーク電流Ｊｇが低減した桁数を表し、Ｈｅガスの分圧を１３０Ｔｏｒｒ、ＮＨ３ガスの分圧を３０Ｔｏｒｒに保ったままＮ２ガスの分圧を変化させた場合と、ヘリウム（Ｈｅ）ガスを混入しないでＮ２ガスの分圧を変化させた場合に、同じＥＯＴのシリコン酸化膜に対して、どのくらいリーク電流Ｊｇが低減できているかを示す。図１３から、Ｎ２ガスのみで希釈した物理的膜厚２ｎｍのシリコン窒化膜に比べ、Ｎ２ガスとＨｅガスで希釈することにより、リーク電流の低減する桁数が大きくなり、絶縁性が向上していることがわかる。これは、Ｎ２ガスとＨｅガスで希釈を行うことにより格子間Ｓｉ、及び界面のダングリングボンドの発生が抑えられ、欠陥を介したリーク電流が低減したためである。
次に、シリコン窒化膜の成膜の際に、Ｎ２ガスとＨｅガスで希釈した場合の窒化時間と窒化膜厚の関係を図１４に示す。図１４は、横軸がＮ２ガスの希釈割合（＝[Ｎ２+ＮＨ３] ／ＮＨ３）、すなわちＮ２ガスの分圧とＮＨ３ガスの分圧との和と、ＮＨ３ガスの分圧との比を表し、縦軸が窒化膜厚の増加割合を表している。図１４から、Ｎ２ガスおよびＨｅガスで希釈することにより、単位時間当たりの窒化量が増加していることがわかる。これは、希釈ガスであるＮ２及びＨｅが窒化ガスであるＮＨ３の窒化膜中の拡散を助けているためである。これによって、窒化時間の短縮を図ることができるので、シリコン窒化膜の高品質化と生産性の向上を同時に実現させることが可能である。
以上説明したように、本実施形態によれば、窒化ガスととともに希釈ガスとしてＮ２ガスとＨｅガスとを流すことによって、欠陥の少ないシリコン窒化膜を形成することができる。また、本実施形態によれば、ＥＯＴがより小さく、かつ電気特性に優れたシリコン窒化膜を形成することができる。
なお、本実施形態においては、希釈ガスの一例としてＮ２ガスおよびＨｅガスを用いたが、Ｈｅガスと、シリコンと質量が近くかつ安定なガス、例えばアルゴン（Ａｒ）ガスとの混合ガスを用いても良い。なお、希釈ガスとしては、製造プロセス中にシリコンと反応、もしくはエッチングすることがないガスを用いることができる。また、シリコンとシリコン窒化膜との界面の原子振動エネルギーに近い固有振動エネルギーを有するガスを用いれば、成膜中にシリコンとシリコン窒化膜との界面の原子振動エネルギーを奪うことが可能となり、より高品質のシリコン窒化膜を得ることができる。なお、この効果は、窒化ガスにＮＨ３等を用いる熱窒化の場合に特に顕著となる。
また、本実施形態においては、窒化ガスとしてＮＨ３ガスを用いたが、シリコンの窒化が可能なガス、例えば、窒素のラジカルＮ＊、またはＮ２ ＊を用いても良い。
また、本実施形態においては、窒化ガスの分圧は３０Ｔｏｒｒとしたが、３０Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。また、希釈ガスの分圧は２６０Ｔｏｒｒとしたが、第１実施形態と同様に、希釈ガスの分圧と窒化ガスの分圧の和と、窒化ガスの分圧との比が５以上であることが好ましい。
また、本実施形態においては、三配位結合状態のシリコン窒化膜を形成する際の雰囲気の温度は、７５０℃であったが、５００℃以上８５０℃以下であってもよい。
（第３実施形態）
次に、本発明の第３実施形態による半導体装置の製造方法を、図１５および図１６を参照して説明する。図１５は本実施形態による半導体装置の製造方法の製造工程を示すフローチャート、図１６は本実施形態の製造方法の製造工程を示す断面図である。本実施形態による半導体装置の製造方法は、窒化ガスに希釈ガスを混ぜることによって、シリコン基板上に窒化膜を形成した後、酸化処理を行い、少なくとも、シリコン窒化膜とシリコン基板との界面に酸素が含まれたシリコン酸窒化層を形成するものである。
まず、シリコン基板２を希ＨＦ処理し、シリコン基板２の表面を水素により終端化する（図１５のステップＳ２１）。その後、このシリコン基板２を図１９に示す成膜装置のチャンバーに置く（図１５のステップＳ２２）。
続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板の温度を７００℃にまで上げ、シリコン基板から水素を完全に離脱させる（図１５のステップＳ２３、図１６（ａ））。
次に、チャンバー内の雰囲気を、例えば分圧２７０ＴｏｒｒのＮ２、分圧３０ＴｏｒｒのＮＨ３とし、シリコン基板の表面を７００℃にして１００秒間維持する（図１５のステップＳ２４）。これにより、図１６（ｂ）に示すように、シリコン基板２上にシリコン窒化膜４が形成される。
次に、シリコン基板の温度を８５０℃まで上昇させてそのまま保持する（図１５のステップＳ２５）。
続いて、シリコン基板の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２、分圧３ＴｏｒｒのＯ２とし、３００秒間維持する（図１５のステップＳ２６）。これにより、図１６（ｃ）に示すように、シリコン基板２とシリコン窒化膜４の間に酸素が含まれたシリコン酸窒化層６が、シリコン窒化膜４の表面に酸素が含まれたシリコン酸窒化層８が形成される。
次に、窒化ガスをＮ２で希釈することの効果について説明する。図１７に、Ｎ２で希釈した場合（分圧２７０ＴｏｒｒのＮ２と、分圧３０ＴｏｒｒのＮＨ３の場合）と希釈しない場合（全圧３００ＴｏｒｒのＮＨ３の場合）の、シリコン基板２上に形成された、シリコン酸窒化層６と、シリコン窒化膜４と、シリコン酸窒化層８とからなるシリコン酸窒化膜中の酸素分布を示す。図１７の横軸はシリコン基板２とシリコン酸窒化膜との界面から上記シリコン酸窒化膜の表面までの膜厚方向の高さを表し、縦軸は酸素濃度を示す。図１７からわかるように、Ｎ２希釈を行うことにより、基板界面側において、酸素が分布している領域が増加するとともに酸素濃度が増加している。一方、シリコン酸窒化膜の表面側においては酸素が分布している領域が減少し、酸素濃度も減少している。つまり、希釈を行わない場合に比べて、シリコン酸窒化膜中の酸素分布がシリコン酸窒化膜の表面側から、シリコン酸窒化膜とシリコン基板との界面側へシフトしていることがわかる。これは希釈ガスであるＮ２がシリコン窒化膜表面の原子の熱を奪うために、表面で酸素が乖離吸着しにくくなったためである。一方で、シリコン窒化膜中は加熱されているため、酸素を解離し反応が進む。これによって、酸素が界面側に分布し、窒素が表面側に分布する、理想的な分布をもったシリコン酸窒化膜を形成することが可能となる。
界面酸化層を形成すると界面特性が良くなる理由は、ＥＳＲ(Electron Spin Resonance)法を用いて測定した基板界面の欠陥の評価から以下のように考えられる。
窒化膜の界面を酸化した場合の、界面の酸素濃度に対する界面のＰｂ０センター（Ｓｉの一本だけ結合の切れたダングリングボンド）の密度（界面準位に相当する）の変化を図２３に示す。界面のＰｂ０センターは、ＥＳＲ法を用いて測定される。図２３からわかるように、界面酸化量が増加するにともない、ＳｉのダングリングボンドであるＰｂ０センター密度が減少している。これは界面を酸化することにより、窒化膜とＳｉとの界面に存在する欠陥が酸化され補償されていることを示している。これが、窒化膜とＳｉとの界面を酸化することで界面特性が向上する理由である。ここでいう界面特性とは、ソースからドレインへキャリアである電子や正孔を輸送する力、すなわち駆動力のことを示している。界面に欠陥があると、それ自体が電荷を持ち、電子や正孔にとっては散乱源となる。これは効率的なキャリアの輸送を妨げるために駆動力が低下することになる。つまり、駆動力を上げるためには界面特性を向上させることが必須なのである。
次に、（１）Ｎ２希釈を行わず、酸化ガスＯ２のみで形成した物理的膜厚２ｎｍのシリコン酸窒化膜と、（２）本実施形態のように、酸化ガスＯ２を希釈ガスＮ２で希釈を行って形成した物理的膜厚２ｎｍのシリコン酸窒化膜とをそれぞれゲート絶縁膜とするｐチャネルＭＯＳトランジスタを作成し、これらのｐチャネルＭＯＳトランジスタのフラットバンド電圧のシフト量ΔＶｆｂを比較した結果を図１８に示す。（１）と（２）の場合を比べると、Ｎ２希釈を行うことにより、フラットバンド電圧のシフト量ΔＶｆｂの絶対値が小さくなり、フラットバンド電圧のシフトが改善されていることがわかる。これは、まず、シリコン酸窒化膜を形成する前に、欠陥（格子間シリコンやダングリングボンド等）の少ないシリコン窒化膜を形成したことと、さらに（２）の場合では酸化ガスＯ２を希釈ガスＮ２で希釈を行うことにより、表面の酸化が抑えられ、窒素が表面寄りの、つまり電荷分布が表面寄りの理想的な窒素分布が形成できたことに起因する。
以上説明したように、本実施形態によれば、酸化ガスＯ２と同時に希釈ガスＮ２を流すことによって、界面が優先的に酸化されたシリコン酸窒化膜を形成することが可能となり、ＥＯＴがより小さく、かつ電気的特性に優れたシリコン酸窒化膜を形成できる。
なお、本実施形態においては、希釈ガスの一例としてＮ２ガスを用いたが、製造プロセス中に実質的にシリコンと反応もしくはエッチングしないガス、例えばシリコンと質量が近く、かつ安定なガス、例えばＡｒを用いても良い。
また、本実施形態においては、窒化ガスとしてＮＨ３を用いたが、シリコンの窒化が可能なガス、例えば、窒素（Ｎ）のラジカルＮ＊を、Ｎ２ ＊を用いても良い。
また、本実施形態においては、窒化ガスの分圧は３０Ｔｏｒｒとしたが、３０Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。また、希釈ガスの分圧は２７０Ｔｏｒｒとしたが、第１実施形態と同様に、希釈ガスの分圧と窒化ガスの分圧の和と、窒化ガスの分圧との比が５以上であることが好ましい。
また、本実施形態においては、シリコン窒化膜を形成する際の雰囲気の温度は、７００℃であったが、５００℃以上８５０℃以下であってもよい。
また、本実施形態においては、酸化ガスとしてＯ２を用いたが、他のＳｉの酸化が可能なガス、例えばＮＯｘ、Ｎ２Ｏ、または酸素ラジカルＯ＊を用いても良い。
また、本実施形態においては、酸化時の希釈ガスはＮ２であったが、製造中にシリコンと実質的に反応またはエッチングしないガスを用いてもよい。また、希釈ガスの分圧は３０Ｔｏｒｒとしたが、３０Ｔｏｒｒ以外の圧力でも良い。
また、本実施形態においては、シリコン酸窒化膜を形成する際の雰囲気の温度は、８５０℃であったが、８００℃以上９５０℃以下であってもよい。
以上詳述したように本発明の各実施形態によれば、絶縁膜を形成する際の欠陥の生成を抑制することができ、ＥＯＴがより小さく、電気的特性に優れた絶縁膜を得ることができる。
また、第１乃至第３実施形態の製造方法によって製造された絶縁膜は、窒素濃度が高く、誘電率が高く、ＥＯＴがより小さく、かつフラットバンド電圧Ｖｆｂのシフトが小さいので、高誘電率絶縁膜のバッファー膜としてだけではなく、ゲート絶縁膜としても用いることができる。
（第４実施形態）
次に、本発明の第４実施形態による半導体装置の製造方法を、図２４乃至図２５（ｃ）を参照して説明する。
まず、シリコン基板１２を希ＨＦ処理し、シリコン基板１２の表面を水素により終端化する図２４のステップＳ３１、図２５（ａ））。その後、このシリコン基板１２を成膜用チャンバーに導入する（図２４のステップＳ３２）。続いて、チャンバー内の雰囲気を、例えば分圧２７０ＴｏｒｒのＮ２および分圧３０ＴｏｒｒのＮＨ３とし、シリコン基板１２の表面を７５０℃に設定して１０秒間維持する（図２４のステップＳ３３）。これにより、シリコン基板１２の表面からＳｉ層としての第２原子層目に、窒化層１４ａが形成される（図２４のステップＳ３４、図２５（ｂ））。
次に、チャンバー内の雰囲気を、窒素ラジカルで満たし（例えば、Ａｒ／Ｎ２（１６０ｓｃｃｍ／４０ｓｃｃｍ）、圧力を０．０３Ｔｏｒｒ、パワーを３００ｗとし）、シリコン基板１２の表面を室温に設定して１０秒間維持する。これにより、窒化層１４ａの上下に窒化層１４ｂ，１４ｃが形成され、窒化層１４ａ、１４ｂ，１４ｃからなるシリコン窒化膜１４がシリコン基板１２に形成される（図２４のステップＳ３５、図２５（ｃ））。
次に、窒化層１４ａを形成する効果について説明する。図２６に、窒素ラジカルのみで１０秒室温窒化してシリコン窒化膜を形成した場合（窒化層１４ａを形成しない場合）と、窒化層１４ａを形成してから窒素ラジカルで１０秒室温窒化してシリコン窒化膜を形成した場合の、シリコン窒化膜中の窒素の結合状態の変化をＸＰＳで測定した結果を示す。図２６の横軸はシリコン窒化膜中の窒素が１ｓ状態の場合の結合エネルギーを表し、縦軸はその結合エネルギーを有する窒素の単位体積当たりの個数を表している。なお、形成されたシリコン窒化膜の膜厚はどちらも同じである。窒化シリコン膜中の窒素の１ｓ状態のエネルギーは、窒化層１４ａを形成した場合のほうが、窒素ラジカルのみにより形成される場合よりも、安定な三配位結合状態にある窒素の結合ネルギー（３９７．７５ｅＶ）に収斂しており、結合状態が安定なシリコン窒化膜が形成されていることが図２６からわかる。
また、結合状態が安定になっていることは、酸化による表面粗さの変化にも現れている。図２７に、シリコン窒化膜を酸化した場合の表面粗さ（二乗平均平方根粗さ（ＲＭＳ））の変化を示す。図２７の横軸はシリコン窒化膜の物理的な膜厚Ｔphysを表し、縦軸は表面粗さＲＭＳを表している。窒化層１４ａを形成してから窒素ラジカルにより形成したシリコン窒化膜は、酸化による表面ラフネスの劣化が抑えられている。つまり、このシリコン窒化膜の酸化反応では、表面ではなく、界面での反応が支配的である、ということをこの結果は示している。酸化が起きないということは、シリコン窒化膜に到達した酸素が解離されない、つまり、酸素を解離する原因である不安定な格子間Ｓｉダングリングボンドがシリコン窒化膜中、および表面に少ないこと、そしてＳｉ−Ｏ結合と同等の強さを有するシリコン窒化膜が形成されたことを意味している。
検証の結果、本実施形態に係るシリコン窒化膜の形成メカニズムが図２８（ａ１）乃至図２８（ｃ２）に示すとおりであることを我々は発見した。図２８（ａ１）、図２８（ｂ１）、図２８（ｃ１）は上記形成メカニズムの過程を示す分子模型図、図２８（ａ２）、図２８（ｂ２）、図２８（ｃ２）は上記形成メカニズムの過程を示す断面図である。前述したように、窒素原子は表面Ｓｉの第２原子層目が一番安定な吸着サイトであるから、２原子層目に優先的に吸着し（図２８（ａ１）、図２８（ａ２））、その後の窒化は第２層目を中心に進む（図２８（ｂ１）、図２８（ｂ２））。つまり、それ以後の窒化は第２層目の上側と下側で発生するのである（図２８（ｃ１）、図２８（ｃ２））。しかも、その後の窒化は最初に形成された第２層目の情報を引き継ぎながら進行することを我々は発見した。すなわち、最初に高品質な窒化層を第２層目に形成しておけば、その後、ラジカル窒化のように窒化速度は速いが粗悪な窒化膜が出来る条件で窒化しても、形成される膜は高品質な窒化膜となるのである。一般に、高品質な窒化膜を作るには、窒素とＳｉをゆっくりと反応させることが必要である。すなわち、高品質な窒化膜を作るには、窒化膜を作る時間が非常に長くなるという欠点がある。しかし、最初に形成したわずか一層の窒化層の情報を、その後の窒化が引き継ぐのであれば、最初から最後までゆっくりと窒化する必要はない。最初のわずかな時間だけ高品質な窒化層を作る条件で窒化し、その後は粗悪な条件で窒化すればよいのである。これによって、高品質な窒化膜を早く、厚く形成することが可能となる。
一貫して高品質な窒化膜を作る条件で窒化して窒化膜を形成する場合と、最初の１０秒だけ高品質な窒化膜を作る条件で窒化した後、粗悪な条件で窒化して窒化膜を形成する場合の、膜厚１．５ｎｍの窒化膜を作るために要する時間とできた窒化膜のフラットバンド電圧のシフト量ΔＶｆｂ（膜中の欠陥量に比例する）を図２９に示す。図２９からわかるように、窒化膜を形成するために必要な時間は１０分の１以下に抑えられているにもかかわらず、ΔＶｆｂはほぼ同じものが得られている。これは窒化膜中の欠陥量がほとんど同じ、すなわち短時間の窒化で同質の窒化膜が得られたことを示している。そして最初に形成したわずか一層の窒化層の情報を、その後に形成される窒化膜が引き継ぎながら成長することを示している。
以上説明したように、本実施形態によれば、第２層目に高品質な窒化層を形成し、その後、粗悪な条件で窒化したとしても、欠陥の少ないＳｉＮ膜を速く形成することが可能である。
なお、最初の窒化時間を１０秒としたが、これより長くても良い。また、希釈ガスの一例としてＮ２ガスを用いたが、Ｓｉと質量が近く、かつ安定なガス、例えばＡｒを用いても良い。なお、窒化ガスとしてＮＨ３を用いたが、他のＳｉの窒化が可能なガス、例えばＮ＊を用いても良い。また、窒化ガスの分圧は３０Ｔｏｒｒとしたが、３０Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。また、希釈ガスの分圧は２７０Ｔｏｒｒとしたが、２７０Ｔｏｒｒ以外の圧力でも良い。
また、初めに形成される高品質な窒化膜の膜厚は、４Å以上１ｎｍ以下であることが好ましい。４Å以上であると、膜としての性質が安定して具現化しやすく、１ｎｍ以下であることにより、高品質な窒化膜をより高速に形成できる。ばらつき防止の観点から、初めに形成される高品質な窒化膜の膜厚は、７Å以上であることがより好ましい。
第４実施形態の半導体装置の製造方法は、低消費電力版ＣＭＩＳＦＥＴのゲート絶縁膜、フローティングゲート型不揮発性メモリのトンネル絶縁膜、ＭＯＮＯＳ型不揮発性メモリのトンネル絶縁膜など、比較的厚膜である窒化膜が求められる場合に特に適合する。中でも、低消費電力版ＣＭＩＳＦＥＴのゲート絶縁膜がもっとも好ましい。
（第５実施形態）
次に、本発明の第５実施形態による半導体装置の製造方法を、図３０乃至図３１（ｄ）を参照して説明する。この第５実施形態による製造方法は、窒化膜を酸化する際に、フラットバンド電圧のシフト量ΔＶｆｂを最大限改善したＳｉＯＮ膜を形成することを目的とした半導体装置の製造方法であって、製造工程を図３０乃至図３１（ｇ）に示す。
シリコン基板２２を希ＨＦ処理し、シリコン基板１の表面を水素により終端化する（図３０のステップＳ４１、図３１（ａ））。その後、このシリコン基板２２を成膜用チャンバーに導入する（図３０のステップＳ４２）。続いて、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２および分圧０．０３ＴｏｒｒのＮＨ３とし、シリコン基板２２の表面を７００℃に設定して１００秒間維持する（図３０のステップＳ４３、Ｓ４４）。これにより、シリコン基板２２上に窒化膜２４が形成される（図３１（ｂ））。
次に、チャンバー内の雰囲気を、例えば分圧５０ＴｏｒｒのＮ２とし、シリコン基板２２の表面を９５０℃に設定して３００秒間維持する（図３０のステップＳ４５）。これにより、窒化膜２４中のダングリングボンドが窒素原子と結合し、窒化膜２４内において安定なＳｉ−Ｎ結合が構成される（図３０のステップＳ４６）。続いて、チャンバー内の雰囲気を、例えば分圧３Ｔｏｒｒ〜３００ＴｏｒｒのＮ２、分圧３Ｔｏｒｒ〜３０ＴｏｒｒのＯ２とし、シリコン基板２２の表面を８００℃〜９５０℃に設定して１０秒〜３００秒間維持した（図３０のステップＳ４７、Ｓ４８）。これにより、シリコン基板２２と窒化膜２４の間に酸素が含まれた酸窒化層２５が、窒化膜２４の表面に酸素が含まれた酸窒化層２６が形成される（図３１（ｃ））。
次に、チャンバー内の雰囲気を、例えば分圧５０ＴｏｒｒのＮ２とし、シリコン基板２２の表面を９５０℃に設定して３００秒間維持する（図３０のステップＳ４９、図３１（ｄ））。これにより、酸窒化層２５、窒化膜２４、酸窒化層２６中のダングリングボンドがお互い再結合し、酸窒化層２５、窒化膜２４、酸窒化層２６の３層構造からなる絶縁膜中の欠陥が減少する。
酸化時間、酸化温度、酸化圧力を変えて酸化量（物理膜厚１ｎｍのＳｉ３Ｎ４膜を酸化したことによるＥＯＴの増加量（ΔＥＯＴ））を変化させた場合の、ΔＶｆｂの改善割合の変化を図３２に示す。図３２に示す結果から、ΔＥＯＴとΔＶｆｂの関係には３つの領域があることがわかる。これらの３つの領域は、（Ｉ）急激にΔＶｆｂが改善する領域、（II）もっともΔＶｆｂが改善され、一定である領域、（III）ΔＶｆｂが劣化する領域である。ΔＶｆｂの改善量を最大にするためには、（II）の領域で酸化を止められるように酸化時間、酸化温度、酸化圧力を決定すればよい。この場合、１Å＜ΔＥＯＴ＜３Åが最適な範囲となる。
検証の結果、我々はＳｉ３Ｎ４膜の酸化メカニズムが図３３に示すようであることを見出した。（Ｉ）窒化膜中の欠陥（２配位の窒素：２−ｆｏｌｄ Ｎ、Ｓｉの欠陥：Ｓｉ−ＤＢ）が酸化され、補修される（図３３（ａ）、３３（ｂ））。これによって急激にΔＶｆｂは改善する。（II）酸化の進行によって欠陥の補修は進むが、同時に窒化膜自体の酸化も進む（図３３（ｃ））。表面の酸化が主に起こるが、酸素のいくつかは窒化膜を透過し、基板側にまで到達する。欠陥の補修の効果と表面酸化による誘電率低下の効果が相殺し、ΔＶｆｂは一定の値を示す。（III）酸化が進み表面側が厚くなるにつれて、酸素は膜中まで拡散しにくくなる（図３３（ｄ））。酸化が表面だけで起こるようになると共に補修の進行は遅くなる。これによってΔＶｆｂが劣化する。従って（III）の表面酸化が支配的になる前、（II）の段階で酸化を止めることでΔＶｆｂは最大限改善されることになる。
以上説明したことから、本実施形態によれば、フラットバンド電圧のシフト量ΔＶｆｂを最大限改善したＳｉＯＮ膜を形成することができる。
（第６実施形態）
次に、本発明の第６実施形態による半導体装置の製造方法を説明する。本実施形態の製造方法によって製造される半導体装置は、ＦＧ（フローティングゲート）型の不揮発性メモリあって、複数のメモリセルを備えている。本実施形態のメモリの製造方法について図３４（ａ）乃至図３８（ｂ）を参照して説明する。図３４（ａ）乃至図３８（ｂ）においては、各図の（ａ）と、図の（ｂ）は互いに直行する断面を示している。
まず、図３４（ａ）、３４（ｂ）に示すように、所望の不純物をドーピングしたシリコン基板３２を希ＨＦ処理し、シリコン基板３２の表面を水素により終端化する。その後、このシリコン基板３２を成膜装置のチャンバーに置く。続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板の温度を７００℃にまで上げ、シリコン基板から水素を完全に脱離させる。
次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２、分圧０．０３ＴｏｒｒのＮＨ３とし、シリコン基板の表面を７００℃にして１００秒間維持する。これにより、図３５（ａ）、３５（ｂ）に示すように、シリコン基板３２上にシリコン窒化膜３４ａが形成される。次に、シリコン基板３２の温度を８５０℃まで上昇させてそのまま保持する。続いて、シリコン基板３２の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２および分圧３ＴｏｒｒのＯ２とし、３００秒間維持する。これにより、図３６（ａ）、３６（ｂ）に示すように、シリコン基板３２とシリコン窒化膜３４ａの間に酸素が含まれたシリコン酸窒化層３４ｂが、シリコン窒化膜３４ａの表面に酸素が含まれたシリコン酸窒化層３４ｃが形成され、シリコン酸窒化層３４ｂ、シリコン窒化膜３４ａ、シリコン酸窒化層３４ｃから成るトンネル絶縁膜３４が形成される。このようにして形成されたトンネル絶縁膜は、第１乃至第３実施形態で説明したように、欠陥の少ない窒化膜となる。
その後、浮遊ゲート電極となる厚さ６０ｎｍのリンドープの多結晶シリコン層３６、素子分離加工のためのマスク材３７を順次、ＣＶＤ(Chemical Vapor Deposition)法で堆積した。その後、レジストマスク（図示せず）を用いたＲＩＥ(Reactive Ion Etching)法により、マスク材３７、多結晶シリコン層３６、トンネル絶縁膜３４を順次エッチング加工し、さらにシリコン基板１の露出領域をエッチングして、深さ１００ｎｍの素子分離溝３８を形成した（図３７（ａ）、３７（ｂ））。
次に、全面に素子分離用のシリコン酸化膜３９を堆積して、素子分離溝３８を完全に埋め込み、その後、表面部分のシリコン酸化膜３９をＣＭＰ(Chemical Mechanical Polishing)法で除去して、表面を平坦化した。このとき、マスク材３７が露出する（図３８（ａ）、３８（ｂ））。
次に、露出したマスク材３７を選択的にエッチング除去した後、シリコン酸化膜３９の露出表面を希フッ酸溶液でエッチング除去し、多結晶シリコン層３６の側面４０の一部を露出させた。その後、全面に電極間絶縁膜となる厚さ１５ｎｍのアルミナ膜をＡＬＤ(Atomic Layer Deposition)法で堆積した。このとき、ＡＬＤ法での成膜時の酸化剤により、アルミナ膜と多結晶シリコン層３６の界面には、極薄のシリコン酸化層が形成され、アルミナ膜／シリコン酸化層からなる２層構造の厚さ１６ｎｍの電極間絶縁膜４１が形成された（図３９（ａ）、３９（ｂ））。
次に、コントロールゲート電極となるタングステンシリサイド層／多結晶シリコン層からなる２層構造の厚さ１００ｎｍの導電層４２をＣＶＤ法で順次堆積し、さらに、ＲＩＥのマスク材４３をＣＶＤ法で堆積した。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材４３、導電層４２、電極間絶縁膜４１、多結晶シリコン層３６、トンネル絶縁膜３４を順次エッチング加工して、ワード線方向のスリット部４４を形成した。これにより、フローティングゲート電極となる多結晶シリコン層３６およびコントロールゲート電極となる導電層４２の形状が確定する（図４０（ａ）、４０（ｂ））。
最後に、露出面に電極側壁酸化膜と呼ばれるシリコン酸化膜４５を熱酸化法で形成後、イオン注入法を用いてソース／ドレイン拡散層４７を形成し、さらに、全面を覆うように層間絶縁膜４９をＣＶＤ法で形成した。その後は、周知の方法で配線層等を形成して不揮発性メモリセルが完成する（図４１（ａ）、４１（ｂ））。
図４２に、窒化膜の形成条件によるＳＩＬＣ(Stress Induced Leakage Current)特性の差異について示す。横軸はゲート電圧ＶＧとフラットバンド電圧ＶＦＢとの差をトランジスタの電気的実効膜厚Ｔｅｆｆで割った値を表し、縦軸はリーク電流Ｊｇを表す。横軸（ＶＧ-ＶＦＢ）/Ｔｅｆｆは絶縁膜に印加された電界を示している。このようにしたのは、絶縁膜中の固定電荷の影響を排除し、純粋に絶縁膜にかかっている電界強度で絶縁性を比較するためである。なぜならＶＦＢは膜中固定電荷量に応じてシフトするため、ＶＧだけで比較した場合、絶縁膜に印加されている電界を誤って見積もることになるからである。基板を室温でプラズマ窒化して形成した欠陥の多い膜よりも、本実施形態で示したように、シリコン基板を７００℃、３０Ｔｏｒｒで欠陥の少ない窒化膜を形成することによって、低電圧域でのリーク電流が急激に減少していることが分かる。なお、上記トランジスタの電気的実効膜厚Ｔｅｆｆとはゲート絶縁膜の電気的実効膜厚だけでなく、ポリシリコン電極中の空乏層厚、半導体基板側の反転層厚も含んでいる。これは、ＭＯＳ構造に電圧を印加したとき、その電圧はゲート絶縁膜だけでなく、ゲート電極、半導体基板にも印加される。この電圧によって半導体基板側には反転層が形成され、ゲート電極側には空乏層が形成される。これらの層は容量としてゲート絶縁膜の容量に直列に結合する。そして、これらの直列結合した容量が、トランジスタがＯＮしている際の実効的な電気的膜厚として作用する。
次に、ＳＩＬＣ特性の変化による、メモリセルの電荷保持特性を図４３に示す。横軸は時間Ｔを表し、縦軸はリーク電流Ｊｇの変化ΔＪｇを表す。高品質な窒化膜を形成することによって低電圧ストレス下でのリーク電流が減少し、電荷保持特性が大幅に向上していることが分かる。これらの結果は、ＳｉとＮのネットワークをしっかりと形成することによって、書き込み／消去時の欠陥の発生が抑えられ、バルク中のリークパスの発生頻度が減少するためである。すなわち、本実施形態のＦＧ型の不揮発性メモリは、ＦＧ向けの信頼性の高い、窒素が高濃度のＳｉＯＮからなるトンネル絶縁膜を備えており、低電圧ストレス下でのリーク電流が減少するとともに電荷保持特性が大幅に向上することになる。
なお、電極間絶縁膜４１としては、より高誘電率であるＬａおよびＡｌを含む酸化物（例えばＬａＡｌＯ３）などを用いてもよい。
（第７実施形態）
次に、本発明の第７実施形態による半導体装置の製造方法を説明する。本実施形態の製造方法によって製造される半導体装置は、ＭＯＮＯＳ（Metal(金属)-Oxide(SiO2)-Nitride(Si3N4)-Oxide(SiO2)-Siの積層構造）型の不揮発性メモリであって、複数のメモリセルを備えている。本実施形態のメモリの製造方法について図４４（ａ）乃至図４８（ｂ）を参照して説明する。図４４（ａ）乃至図４８（ｂ）においては、各図の（ａ）と、図の（ｂ）は互いに直行する断面を示している。
まず、第６実施形態と同様のプロセスを用いて、シリコン基板３２上にシリコン酸窒化層、シリコン窒化膜、シリコン酸窒化層から成るトンネル絶縁膜３４が形成する。このトンネル絶縁膜も、第６実施形態の場合と同様に、欠陥の少ない窒化膜となる。
その後、電荷蓄積層となる厚さ６ｎｍの窒化膜５２をＣＶＤ法で堆積し、素子分離加工のためのマスク材５３を順次、ＣＶＤ法で堆積した。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材５３、窒化膜５２、トンネル絶縁膜５を順次エッチング加工し、さらにシリコン基板３２の露出領域をエッチングして、図４４（ｂ）に示すように、深さ１００ｎｍの素子分離溝３８を形成した。
次に、全面に素子分離用のシリコン酸化膜３９を堆積して、素子分離溝３８を完全に埋め込み、その後、表面部分のシリコン酸化膜３９をＣＭＰ法で除去して、表面を平坦化した。このとき、マスク材５３が露出する（図４５（ａ）、４５（ｂ））。
次に、露出したマスク材５３を選択的にエッチング除去した後、シリコン酸化膜３９の露出表面を希フッ酸溶液でエッチング除去した。その後、全面に電極間絶縁膜となる厚さ１５ｎｍのアルミナ膜をＡＬＤ法で堆積した。このとき、ＡＬＤ法での成膜時の酸化剤により、アルミナ膜と窒化膜５２との界面には、極薄のシリコン酸化層が形成され、アルミナ膜／シリコン酸化層からなる２層構造の厚さ１６ｎｍの電極間絶縁膜５４が形成された（図４６（ａ）、４６（ｂ））。
次に、コントロールゲート電極となるタングステンシリサイド層／多結晶シリコン層からなる２層構造の厚さ１００ｎｍの導電層５６をＣＶＤ法で順次堆積し、さらに、ＲＩＥのマスク材５７をＣＶＤ法で堆積した。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材５７、導電層５６、電極間絶縁膜５４、電荷蓄積用窒化膜５２、トンネル絶縁膜３４を順次エッチング加工して、ワード線方向のスリット部４４を形成した（図４７（ａ）、４７（ｂ））。これにより、電荷蓄積層５２およびコントロールゲート電極５６の形状が確定する。
最後に、露出面に電極側壁酸化膜と呼ばれるシリコン酸化膜５８を熱酸化法で形成後、イオン注入法を用いてソース／ドレイン拡散層５９を形成し、さらに、全面を覆うように層間絶縁膜６０をＣＶＤ法で形成した（図４８（ａ）、４８（ｂ））。その後は、周知の方法で配線層等を形成して不揮発性メモリセルが完成する。
図４９に、本実施形態の不揮発積メモリの一定電圧化における、ストレス時間と保持電荷量の変化による閾値Ｖｔｈの変化量（ΔＶｔｈ）の関係、つまりメモリセルの電荷保持特性について示している。欠陥の少ない高品質な窒化膜を形成することによって、蓄積電荷量の減少による閾値電圧のシフトが抑えられていることがわかる。これは電荷保持特性が大幅に向上したことを意味する。これらの結果は、ＳｉとＮのネットワークをしっかりと形成することによってバルク中のリークパスが減少し、リーク電流が減少するためである。すなわち、本実施形態によるＭＯＮＯＳ型不揮発性メモリは、信頼性の高いトンネル窒素高濃度ＳｉＯＮ膜を備えており、電荷保持特性が大幅に向上することができるとともにリーク電流を減少させることができる。
なお、電極間絶縁膜５４としては、より高誘電率であるＬａおよびＡｌを含む酸化物（例えばＬａＡｌＯ３）などを用いてもよい。
（第８実施形態）
次に、本発明の第８実施形態による半導体装置の製造方法を説明する。本実施形態の製造方法は、ＭＩＳＦＥＴの製造方法であって、その製造工程を図５０（ａ）乃至図５２（ｂ）に示す。
まず、図５０（ａ）に示すように、（１００）面方位を持つシリコン基板６１に素子分離領域６２を形成し、その後、例えば、図５０（ｂ）に示すように厚さ５０ｎｍのＳｉＯ２膜６３を全面に被膜する。続いて、ＳｉＯ２膜６３を介して、ボロンとインジウム両方の元素のイオン打ち込みを行うことにより、チャネルとして用いる領域６４に急峻な不純物プロファイルを形成する（図５０（ｃ）参照）。
次に、図５０（ｄ）に示すように、ＳｉＯ２膜６３をフッ化アンモニア溶液でエッチング除去した後、シリコン基板６１の表面に希フッ酸処理を行い、基板６１の表面を水素で終端化する。
次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２、分圧０．０３ＴｏｒｒのＮＨ３とし、シリコン基板の表面を７００℃にして１００秒間維持する。これにより、図５０（ｅ）に示すように、シリコン基板６１上にシリコン窒化膜６５ａが形成される。
次に、シリコン基板の温度を８５０℃まで上昇させてそのまま保持する。続いて、シリコン基板の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２、分圧３Ｔｏｒｒの０２とし、３００秒間維持する。これにより、図５１（ａ）に示すように、シリコン基板６１とシリコン窒化膜６５ａとの間に酸素が含まれたシリコン酸窒化層６５ｂが、シリコン窒化膜６５ａの表面に酸素が含まれたシリコン酸窒化層６５ｃが形成され、シリコン酸窒化層６５ｂ、シリコン窒化膜６５ａ、シリコン酸窒化層６５ｃから成るゲート絶縁膜６５が形成される。このゲート絶縁膜は、第１乃至第３実施形態で説明したように、欠陥の少ない高品質の窒化膜となっている。
その後、図５１（ｂ）に示すように、ＣＶＤ法を用いてゲート電極となるポリシリコン膜６７を全面に堆積する。続いて、図５１（ｃ）に示すように、ポリシリコン膜６７および絶縁膜６５を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル領域６４上にゲート絶縁膜６５Ａ、６５Ｂとゲート電極６７ａ、６７ｂを形成する。続いて、ゲート電極６７ａ、６７ｂをマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース領域６８ａ、６８ｂと、ドレイン領域６９ａ、６９ｂを形成する。
次に、図５２（ａ）に示すように、ＣＶＤ法によりＳｉＯ２膜７０を全面に堆積する。続いて、図５２（ｂ）に示すように、ソース・ドレイン領域６８ａ、６８ｂ、６９ａ、６９ｂ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース電極７１ａ、７１ｂ、ドレイン電極７２ａ、７２ｂおよびゲート電極７３ａ、７３ｂが形成され、ＣＭＩＳＦＥＴが完成する。
分圧３０ＴｏｒｒのＮ２かつ分圧０．０３ＴｏｒｒのＮＨ３の雰囲気（窒化ガスＮＨ３をＮ２ガスで希釈した雰囲気）、窒化温度７００℃で窒化膜を形成し、その後、８５０℃で酸化して形成したＳｉＯＮ膜と、分圧３００ＴｏｒｒのＮＨ３のガス雰囲気（希釈しない雰囲気）、窒化温度７００℃で窒化膜を形成し、その後８５０℃で酸化したＳｉＯＮ膜との、ストレス電圧印加時間とそのときの閾値電圧の変化（ＮＢＴＩ特性）の観察結果を図５３に示す。希釈した雰囲気で窒化膜を形成した場合のＳｉＯＮ膜の特性をグラフｇ１に、希釈しない雰囲気で窒化膜を形成した場合のＳｉＯＮ膜の特性をグラフｇ２に示す。印加電圧は１０ＭＶ／ｃｍ、設定温度は１０５℃である。
図５３からわかるように、希釈した雰囲気で欠陥の少ない窒化膜を形成することによって、例えば、しきい値電圧Ｖｔｈが０．１Ｖ劣化するために要する時間が長くなっている。窒化ガスを希釈しないで窒化膜を形成した場合は０．７秒程度で劣化してしまうが、窒化ガスを希釈して窒化膜を形成した場合には７０００秒程度経過しないと０．１Ｖ劣化しない。つまり、窒化ガスを希釈して高品質な窒化膜を形成することによって、ＮＢＴＩ(Negative Bias Temperature Instability)特性が１万倍以上改善されている。ＮＢＴＩ特性とは、ｐＭＯＳＦＥＴにおいて、ＯＮ状態で放置すると、閾値電圧の負方向シフト、飽和電流の低下、界面準位密度の増加、最大相互コンダクタンス（ｇｍ）の劣化が起こるという現象である。このＮＢＴＩ特性は温度依存性がある。このＮＢＴＩ特性が悪いことは電圧印加時に界面特性が劣化し易いことを示す。
ＮＢＴＩ特性が改善されるという結果は、ＳｉとＮのネットワークをしっかりと形成することによってＳｉＯＮ膜中の欠陥が減少し、ストレス印加時の新たな欠陥の発生が抑えられるためである。すなわち、本発明の各実施形態で説明した技術、すなわち希釈された窒化ガスを用いて窒化膜を形成する技術を用いることによって、欠陥が少なくて信頼性が高く、かつ窒素が高濃度のＳｉＯＮ膜を形成することが可能である。
（第９実施形態）
次に、本発明の第９実施形態による半導体装置の製造方法を、図５４乃至図５５（ｂ）を参照して説明する。
まず、シリコン基板８２を希ＨＦ処理し、シリコン基板８２の表面を水素により終端化する（図５４のステップＳ５１）。続いて、このシリコン基板８２を成膜用チャンバーに導入する（ステップ５２）。続いて、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２および分圧０．０３ＴｏｒｒのＮＨ３とし、シリコン基板８２の表面を７００℃に設定して１００秒間維持する。これにより、シリコン基板８２上に窒化膜８４ａが形成される（ステップＳ５４、図５５（ａ））。
次に、チャンバー内の雰囲気を、例えば分圧５０ＴｏｒｒのＮ２、とし、シリコン基板８２の表面を９５０℃に設定して３００秒間維持する（ステップＳ５５）。これにより、窒化膜中のダングリングボンドが窒素原子と結合し、窒化膜８４ａ内において安定なＳｉ−Ｎ結合が構成される（ステップＳ５６）。
次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２、分圧３ＴｏｒｒのＯ２とし、シリコン基板１の表面を８５０℃に設定して３００秒間維持する（ステップＳ５７）。これにより、シリコン基板８２と窒化膜８４ａとの間に酸素が含まれた酸窒化層８４ｂが、窒化膜８４ａの表面に酸素が含まれた酸窒化層８４ｃが形成され、酸窒化層８４ｂ、窒化膜８４ａ、酸窒化層８４ｃからなるシリコン酸窒化膜８４が得られる。
熱処理することの効果について説明する。窒化膜を形成後に熱処理し、その後に酸化してシリコン酸窒化膜を形成した場合と、窒化膜を形成後に熱処理せずに酸化してシリコン酸窒化膜を形成した場合におけるシリコン酸窒化膜中の酸素分布の違いを図５６に示す。熱処理を行うことによりシリコン酸窒化膜とＳｉ基板との界面の酸素量が増加するとともに、界面側の酸窒化層８４ｂの膜厚は薄くなっていることがわかる。これは熱処理によって窒化膜中の欠陥が減少するために、欠陥によって酸素が解離される機会が減少し、窒化膜中で酸素が吸着しにくくなったためである。一方で、シリコン酸窒化膜とＳｉ基板との界面は構造的ストレスによって結合が弱くなっているため、拡散してきた酸素を解離し酸化が進行するのである。これによって、酸素が界面側に分布し、窒素が表面側に分布するという理想的な分布をもったシリコン酸窒化膜を形成することが可能である。したがって、このシリコン酸窒化膜は、熱処理をしない場合に比べてＥＯＴは小さくなる。
（１）窒化膜形成後、熱処理を行わずに酸化した物理膜厚１．５ｎｍのシリコン酸窒化膜と、（２）窒化膜形成後、熱処理を行ってから酸化した物理膜厚１．５ｎｍのシリコン酸窒化膜の、ｐチャネルＭＯＳトランジスタのフラットバンド電圧のシフト量ΔＶｆｂを図５７に示す。（１）と（２）を比べると、熱処理を行うことにより、ΔＶｆｂが改善されていることがわかる。これは、（２）の場合では熱処理を行うことにより膜中の欠陥が減少したことに加え、表面および膜中の酸化が抑えられ、窒素が表面寄りの、つまり電荷分布が表面寄りの窒素分布が形成できたことに起因する。
以上のことから、窒化後に熱処理を行うことによって、界面が優先的に酸化されたＳｉＯＮ膜を形成することが可能である。
以上説明したように、本実施形態によれば、窒化膜８４ａを形成した後に熱処理することにより、ＥＯＴが小さく、かつ信頼性に優れたＳｉＯＮ膜（シリコン酸窒化膜）を形成することができる。
なお、本実施形態においては、窒化後の熱処理の温度は９５０℃であってが、９００℃以上１０００℃以下であってもよい。
なお、希釈ガスの一例としてＮ２ガスを用いたが、Ｓｉと質量が近く、かつ安定なガス、例えばＡｒを用いても良い。
また、窒化ガスとしてＮＨ３を用いたが、他のＳｉの窒化が可能なガス、例えばＮ＊を用いても良い。
また、窒化ガスの分圧は０．０３Ｔｏｒｒとしたが、０．０３Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。
また、希釈ガスの分圧は３０Ｔｏｒｒとしたが、３０Ｔｏｒｒ以外の圧力でも良い。
また、酸化ガスとしてＯ２を用いたが、他のＳｉの酸化が可能なガス、例えばＮＯｘを用いても良い。
また、酸化時の希釈ガスの分圧は３０Ｔｏｒｒとしたが、３０Ｔｏｒｒ以外の圧力でも良い。
（第１０実施形態）
次に、本発明の第１０実施形態による半導体装置の製造方法を、図５８を参照して説明する。この第１０実施形態による半導体装置の製造方法は、図５４に示す第９実施形態の製造方法において、ステップＳ５８の後、すなわち、窒化膜８４ａを酸化して窒化膜８４ａを挟むように酸窒化層８４ｂ、８４ｃを形成した後、熱処理を行う工程（図５８のステップＳ５９）を付加したものとなっている。この熱処理の条件は、本実施形態においては、チャンバー内の雰囲気を、例えば分圧５０ＴｏｒｒのＮ２とし、シリコン基板８２の表面を９５０℃に設定して３００秒間維持する（図５８）。これにより、シリコン酸窒化膜８４中のダングリングボンドがお互い再結合し、安定なＳｉ−Ｏ−Ｎ結合が形成されることにより、シリコン酸窒化膜中の欠陥が減少する。
熱処理することの効果について説明する。（１）酸化処理後、熱処理を行わないで形成した物理膜厚１．５ｎｍのシリコン酸窒化膜と、（２）酸化処理後、熱処理を行って形成した物理膜厚１．５ｎｍのシリコン酸窒化膜の、フラットバンド電圧のシフト量ΔＶｆｂを図５９に示す。（１）と（２）とを比べると、熱処理を行うことにより、ΔＶｆｂが改善されていることがわかる。これは、（２）では熱処理を行うことにより膜中の欠陥が減少したことに起因する。
また、第９実施形態で説明したように、窒化後に熱処理を行うことによって、界面が優先的に酸化されたＳｉＯＮ膜を形成することができる。このため、本実施形態の製造方法によって製造されたシリコン酸窒化膜（ＳｉＯＮ膜）は、熱処理をしない場合に比べてＥＯＴが小さくなる。
以上説明したように、本実施形態によれば、酸化処理後に熱処理を行うことにより、ＥＯＴが小さく、かつ信頼性に優れたＳｉＯＮ膜を形成することができる。
なお、上記熱処理温度は、本実施形態においては９５０℃で行ったが、９００℃以上１０００℃以下の温度で行ってもよい。
（第１１実施形態）
次に、本発明の第１１実施形態による半導体装置の製造方法を、図６０を参照して説明する。この第１１実施形態による半導体装置の製造方法は、図５８に示す第１０実施形態の製造方法において、酸化処理後の熱処理のステップＳ５９に用いるガスを分圧５０ＴｏｒｒのＮ２ガスから分圧５０ＴｏｒｒのＨｅガスに換えた工程（図６０のステップ５９Ａ）となっている。本実施形態の製造方法も、上記酸化処理後の熱処理により、シリコン酸窒化膜中のダングリングボンドがお互い再結合し、安定なＳｉ−Ｏ−Ｎ結合を形成することが可能となり、シリコン酸窒化膜中の欠陥が減少する。
図６１および図６２を参照して、本実施形態の効果を説明する。ゲート電圧Ｖｇに対するリーク電流Ｊｇの依存性を、ヘリウムガス雰囲気中で熱処理したシリコン酸窒化膜からなるゲート絶縁膜の場合（グラフｇ１）およびヘリウムガスに代えて窒素ガス雰囲気中で熱処理したシリコン酸窒化膜からなるゲート絶縁膜の場合（グラフｇ２）を、熱処理なしのシリコン酸窒化膜からなるゲート絶縁膜の場合（グラフｇ３）と比較した結果を図６１に示す。図６１からわかるように、リーク電流Ｊｇに関しては、ＨｅとＮ２の間で差がないことがわかる。
また、実効移動度μeffの実効電界Ｅeffに対する依存性を、ヘリウムガス雰囲気中で熱処理したシリコン酸窒化膜からなるゲート絶縁膜の場合（グラフｇ１）と、ヘリウムガスに代えて窒素ガス雰囲気中で熱処理したシリコン酸窒化膜からなるゲート絶縁膜の場合（グラフｇ２）とを、熱処理なしのシリコン酸窒化膜からなるゲート絶縁膜の場合（グラフｇ３）を基準として比較した結果を図６２に示す。実効移動度は、ゲート絶縁膜直下のシリコン基板を流れる電子またはホールの実効移動度である。実効移動度が高いことは、半導体装置の信号処理速度が速いことを意味する。図６２からわかるように、ヘリウムガス雰囲気中で熱処理したゲート絶縁膜は、窒素ガス雰囲気中で熱処理したゲート絶縁膜よりも高電界側の実効移動度の低下が抑制されていることがわかる。
本実施形態において、実効移動度の低下が抑制された理由は次の通りである。ヘリウムがクエンチ効果により、ゲート絶縁膜とシリコン基板との界面の原子振動エネルギーを奪うため、ゲート絶縁膜のＳｉＯ２とシリコン基板のＳｉとの反応が抑制される。よって、シリコン基板側の酸窒化層とシリコン基板との界面の表面粗さが熱処理前と同程度に小さく抑制され得る。その結果、本実施形態では、実効移動度の低下が抑制された。
以上説明したように、本実施形態によれば、第９実施形態で説明したように、窒化処理後に熱処理を行うことによって、界面が優先的に酸化されたＳｉＯＮ膜を形成することが可能となり、よりＥＯＴが小さいＳｉＯＮ膜を得ることができる。また、酸化処理後にＨｅガスを用いて熱処理を行うことにより、高速で信頼性に優れたＳｉＯＮ膜を形成することができる。また、本実施形態も第９および１０実施形態と同様に、フラットバンド電圧のシフト量ΔＶｆｂが改善することができることは云うまでもない。
なお、上記熱処理温度は、本実施形態においては９５０℃で行ったが、９００℃以上１０００℃以下の温度で行ってもよい。
（第１２実施形態）
次に、本発明の第１２実施形態による半導体装置の製造方法を、図６３乃至図６４（ｃ）を参照して説明する。
まず、本実施形態の製造方法は、図５４に示す第９実施形態の製造方法と同様にして、シリコン基板上に窒化膜８４ａを形成する（図５４のステップ５４）。
次に、チャンバー内の雰囲気を、例えば分圧５０ＴｏｒｒのＨｅガスとし、シリコン基板８２の表面を９５０℃に設定して３００秒間維持する（図６３のステップＳ５５、Ｓ５６Ａ）。これにより、窒化膜８４ａ中のダングリングボンドが窒素原子と結合し、窒化膜８４ａ内において安定なＳｉ−Ｎ結合が形成される（図６４（ａ））。
続いて、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２、分圧３ＴｏｒｒのＯ２とし、シリコン基板１の表面を８５０℃に設定して３００秒間維持する（図６３のステップＳ５７，Ｓ５８）。これにより、シリコン基板８２と窒化膜８４ａの間に酸素が含まれた酸窒化層８４ｂが、窒化膜８４ａの表面に酸素が含まれた酸窒化層８４ｃが形成され、酸窒化層８４ｂ、窒化膜８４ａ、酸窒化層８４ｃからなるシリコン酸窒化膜８４が形成される（図６４（ｂ））。
続いて、チャンバー内の雰囲気を、例えば分圧５０ＴｏｒｒのＨｅガスとし、シリコン基板８２の表面を９５０℃に設定して３００秒間維持する（図６３のステップ５９Ａ）。これにより、ＳｉＯＮ膜８４中のダングリングボンドがお互い再結合し、ＳｉＯＮ膜８４中の欠陥が減少する。
次に、例えば、分圧８０ｍＴｏｒｒのＮ２ガスおよび分圧３０ｍＴｏｒｒのＨｅガスのプラズマの下でシリコン基板８２を約１０秒間さらす（図６３のステップＳ６０）。これにより、図６４（ｃ）に示すように、酸窒化層８４ｃに窒素が導入され、シリコン窒化膜８４ａの表面上にシリコン酸窒化層８４ｄが形成され、酸窒化層８４ｂ、窒化膜８４ａ、シリコン酸窒化層８４ｄからなるシリコン酸窒化膜８４が形成される。
続いて、シリコン基板８２を、例えば、Ｈｅガスの雰囲気中において、約５０Ｔｏｒｒの気圧のもと、９５０℃の温度で約３００秒間熱処理する（図６３のステップＳ６１）。これにより、シリコン酸窒化膜８４中のダングリングボンドが窒素原子と結合し、シリコン酸窒化膜８４内において安定なＳｉ−Ｎ、Ｓｉ−Ｏ、Ｓｉ−Ｏ−Ｎ結合が構成される。
図６５は、表面の窒化前後の絶縁性の変化を、リーク電流ＪｇのＥＯＴ依存性という形で標記した結果である。なお、リーク電流Ｊｇは電界の大きさが４．５ＭＶ／ｃｍのときの値である。表面の窒化を行うことによって、ＥＯＴが小さくなっているにも関わらず、リーク電流Ｊｇはほぼ同じ値を示していることがわかる。これは絶縁性が向上したことを意味する。
このように、絶縁性が向上した原因は、シリコン酸窒化膜８４の表面のシリコン酸窒化層８４ｄの誘電率が向上したことにある。酸化処理後に窒化を行わないプロセスでは、シリコン窒化膜８４の表面に誘電率の低いシリコン酸窒化層８４ｃが存在することによって、ゲート絶縁膜全体の誘電率が低下し、かつＥＯＴが高くなる。これによって絶縁性が低下してしまう。それに対し、本実施形態に示すように酸化後に窒化を行う場合、表面に形成されたシリコン酸窒化層中に窒素が導入され、誘電率が上がるためにＥＯＴの増加が抑えられ、高い絶縁性を実現できるのである。
以上のように、酸化後に表面の窒化を行うことによって、さらに誘電率が高く絶縁性に優れたＳｉＯＮ膜を形成することが可能である。
本実施形態によればよりＥＯＴが小さく、かつ絶縁性が高く、高速で信頼性に優れたＳｉＯＮ膜を形成することができる。
本発明の第１実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第１実施形態の製造方法によって製造された半導体装置の断面図。 窒化ガスをＮ２ガスで希釈することによって作成したシリコン窒化膜の、Ｎ２ガス希釈割合に対する表面粗さの変化を示す図。 窒化ガスをＮ２ガスで希釈することによって作成したシリコン窒化膜の結合状態を示す特性図。 窒化ガスをＮ２ガスで希釈することによって作成したシリコン窒化膜の、Ｎ２希釈割合に対する酸化前と酸化後の表面粗さの変化を示す図。 窒化ガスをＮ２ガスで希釈することによって作成したシリコン窒化膜をゲート絶縁膜とするｐチャネルＭＯＳトランジスタの、Ｎ２希釈割合に対するフラットバンド電圧のシフト量ΔＶｆｂの変化を示す特性図。 窒化ガスをＮ２ガスで希釈することによって作成したシリコン窒化膜の、Ｎ２希釈割合に対するリーク電流の低減特性を示す図。 窒化ガスをＮ２ガスで希釈することによって作成した膜厚０．９ｎｍのシリコン窒化膜の、Ｎ２希釈割合に対する窒化ガスの露出量の変化を示す図。 窒化ガスをＮ２ガスで希釈することによって作成したシリコン窒化膜の、Ｎ２希釈割合に対する屈折率の変化を示す図。 本発明の第２実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 窒化ガスを希釈する希釈ガスとしてＮ２にＨｅを混入した場合と混入しない場合の、Ｎ２希釈割合に対するフラットバンド電圧のシフト量ΔＶｆｂの変化を示す特性図。 窒化ガスを希釈する希釈ガスとしてＮ２にＨｅを混入した場合と混入しない場合の、Ｎ２希釈割合に対する界面準位密度の変化を示す特性図。 窒化ガスを希釈する希釈ガスとしてＮ２にＨｅを混入した場合と混入しない場合の、Ｎ２希釈割合に対するリーク電流の低減特性を示す図。 窒化ガスを希釈する希釈ガスとしてＮ２にＨｅを混入した場合と混入しない場合の、Ｎ２希釈割合に対する窒化膜厚の増加割合を示す図。 本発明の第３実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第３実施形態の製造方法によって製造された半導体装置の断面図。 酸化ガスをＮ２ガスで希釈した場合と希釈しない場合に作成されるシリコン酸窒化膜それぞれの膜中の酸素分布を示す図。 酸化ガスをＮ２ガスで希釈した場合と希釈しない場合に作成されるシリコン酸窒化膜をゲート絶縁膜とするｐチャネルＭＯＳトランジスタのシフトバンド電圧のシフト量ΔＶｆｂを示す図。 本発明の各実施形態の製造方法に用いられる成膜装置の一例を示す図。 希釈割合と全圧を変えた場合の窒化シリコン膜の屈折率を示す図。 シリコン窒化膜の耐酸化性が高い場合は屈折率が高いことを説明する図。 チャンバー内の全圧と希釈割合を変えた場合のシリコン窒化膜の屈折率の変化を等高線で示す図。 界面酸化層を形成すると界面特性が良くなることを説明する図。 本発明の第４実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第４実施形態による半導体装置の製造方法の製造工程を示す断面図。 第４実施形態の効果を説明する図。 第４実施形態の効果を説明する図。 第４実施形態による製造方法のシリコン窒化膜の形成メカニズムを示す図。 第４実施形態の効果を説明する図。 本発明の第５実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態の効果を説明する図。 第５実施形態の効果を説明する図。 本発明の第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＦＧ型不揮発性メモリの効果を説明する図。 第６実施形態によるＦＧ型不揮発性メモリの効果を説明する図。 本発明の第７実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第７実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第７実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第７実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第７実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第７実施形態によるＭＯＮＯＳ型不揮発性メモリの効果を説明する図。 本発明の第８実施形態によるＭＩＳＦＥＴの製造工程を示す断面図。 第８実施形態によるＭＩＳＦＥＴの製造工程を示す断面図。 第８実施形態によるＭＩＳＦＥＴの製造工程を示す断面図。 第８実施形態によるＭＩＳＦＥＴの効果を説明する図。 本発明の第９実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第９実施形態による半導体装置の製造工程を示す断面図。 第９実施形態の効果を説明する図。 第９実施形態の効果を説明する図。 本発明の第１０実施形態による半導体装置の製造方法の製造工程の一部を示す図。 第１０実施形態の効果を説明する図。 本発明の第１１実施形態による半導体装置の製造方法の製造工程の一部を示す図。 第１１実施形態の効果を説明する図。 第１１実施形態の効果を説明する図。 本発明の第１２実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第１２実施形態による半導体装置の製造工程を示す断面図。 第１２実施形態の効果を説明する図。
符号の説明
２ シリコン基板
４ シリコン窒化膜
６ シリコン酸窒化層
８ シリコン酸窒化層

Claims (23)

  1. 半導体基板の表面を窒化する第１窒化ガスと、製造中に前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第１窒化ガスは、ＮＨ３、Ｎ＊、Ｎ２ ＊のいずれかであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記雰囲気の全圧は３０Ｔｏｒｒ以下であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記第１希釈ガスは、Ｎ２ガスを含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記第１希釈ガスは、前記半導体基板と前記窒化膜との界面の原子振動エネルギーに近い固有振動エネルギーを有する成分を含むことを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
  6. 前記半導体基板の表面に前記窒化膜を形成した後、前記半導体基板を、前記半導体基板と実質的に反応しないガスの雰囲気中に置き、熱処理する工程を更に備えたことを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. 前記半導体基板と実質的に反応しないガスはＮ２ガスまたはＨｅガスのいずれかであることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記窒化膜を形成する雰囲気は、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が１００００以下でかつ全圧が３Ｔｏｒｒ以上であることを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
  9. 前記窒化膜は５００℃以上８５０℃以下の温度で形成することを特徴とする請求項１乃至８のいずれかに記載の半導体装置の製造方法。
  10. 半導体基板の表面を窒化する第１窒化ガスと、製造中に前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程と、
    ラジカルな第２窒化ガスの雰囲気中に、表面に前記窒化膜が形成された前記半導体基板を置き、前記半導体基板と前記窒化膜との間に第１窒化層を形成するとともに前記窒化膜上に第２窒化層を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  11. 前記窒化膜の膜厚は、４Å以上１ｎｍ以下であることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記第２窒化ガスは、Ｎ＊またはＮ２ ＊のいずれかであることを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 半導体基板の表面を窒化する第１窒化ガスと、製造中に前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程と、
    表面に前記窒化膜が形成された前記半導体基板を、酸化ガスと、製造中に前記半導体基板と実質的に反応しない第２希釈ガスとを含む雰囲気中に置き、前記半導体基板と前記窒化膜との間に第１酸窒化層を形成するとともに前記窒化膜の表面に第２酸窒化層を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  14. 前記酸化ガスは、Ｏ２、Ｎ２Ｏ、ＮＯ、Ｏ＊のいずれかであることを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記第２希釈ガスはＮ２ガスであることを特徴とする請求項１３または１４に記載の半導体装置。
  16. 前記窒化膜を形成する工程と前記第１酸窒化層を形成する工程との間に、表面に前記窒化膜が形成された前記半導体基板を、前記半導体基板と実質的に反応しないガスの雰囲気中に置き、第１熱処理する工程を更に備えたことを特徴とする請求項１３乃至１５のいずれかに記載の半導体装置の製造方法。
  17. 前記第１および第２酸窒化層を形成する工程は、８００℃以上９５０℃以下であることを特徴とする請求項１３乃至１６のいずれかに記載の半導体装置の製造方法。
  18. 前記第１および第２酸窒化層を形成した後、前記半導体基板を、前記半導体基板と実質的に反応しないガスの雰囲気中に置き、第２熱処理する工程を更に備えたことを特徴とする請求項１３乃至１７のいずれかに記載の半導体装置の製造方法。
  19. 前記半導体基板と実質的に反応しないガスはＮ２ガスまたはＨｅガスのいずれかであることを特徴とする請求項１８記載の半導体装置の製造方法。
  20. 前記第１および第２酸窒化層を形成した後、前記第２熱処理をする前に、前記第２酸窒化層に窒素を導入する工程を更に備えたことを特徴とする請求項１８または１９のいずれかに記載の半導体装置の製造方法。
  21. 前記窒化膜は、フローティングゲート型不揮発性メモリのトンネル絶縁膜であることを特徴とする請求項１乃至２０のいずれかに記載の半導体装置の製造方法。
  22. 前記窒化膜は、ＭＯＮＯＳ型不揮発性メモリのトンネル絶縁膜であることを特徴とする請求項１乃至２０のいずれかに記載の半導体装置の製造方法。
  23. 前記窒化膜は、ＭＩＳＦＥＴのゲート絶縁膜であることを特徴とする請求項１乃至２０のいずれかに記載の半導体装置の製造方法。
JP2006176863A 2005-09-29 2006-06-27 半導体装置の製造方法 Expired - Fee Related JP5283833B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006176863A JP5283833B2 (ja) 2005-09-29 2006-06-27 半導体装置の製造方法
KR1020077017030A KR100880309B1 (ko) 2005-09-29 2006-08-28 반도체 장치의 제조 방법
US11/547,691 US7772129B2 (en) 2005-09-29 2006-08-28 Method for manufacturing a semiconductor device
EP06783160A EP1929513A1 (en) 2005-09-29 2006-08-28 Method for manufacturing a semiconductor device with nitride and oxide layers
PCT/JP2006/317385 WO2007037094A1 (en) 2005-09-29 2006-08-28 Method for manufacturing a semiconductor device with nitride and oxide layers
US12/801,912 US8557717B2 (en) 2005-09-29 2010-07-01 Method for manufacturing a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005284057 2005-09-29
JP2005284057 2005-09-29
JP2006176863A JP5283833B2 (ja) 2005-09-29 2006-06-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007123825A true JP2007123825A (ja) 2007-05-17
JP2007123825A5 JP2007123825A5 (ja) 2007-08-16
JP5283833B2 JP5283833B2 (ja) 2013-09-04

Family

ID=37651105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006176863A Expired - Fee Related JP5283833B2 (ja) 2005-09-29 2006-06-27 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7772129B2 (ja)
EP (1) EP1929513A1 (ja)
JP (1) JP5283833B2 (ja)
KR (1) KR100880309B1 (ja)
WO (1) WO2007037094A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
JP2009081316A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置
JPWO2007139141A1 (ja) * 2006-05-31 2009-10-08 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
JP2009252774A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 半導体記憶装置およびその製造方法
JP2010016067A (ja) * 2008-07-01 2010-01-21 Sony Corp 不揮発性半導体メモリデバイス、その製造方法および動作方法
JP2010045395A (ja) * 2009-11-16 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US7749919B2 (en) 2007-01-22 2010-07-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2010087265A1 (ja) * 2009-01-28 2010-08-05 株式会社 東芝 不揮発性半導体記憶装置およびその製造方法
US7863119B2 (en) 2008-01-22 2011-01-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2012060379A1 (ja) * 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5443873B2 (ja) * 2008-07-28 2014-03-19 株式会社東芝 半導体装置及びその製造方法
JP5531296B2 (ja) * 2008-09-02 2014-06-25 株式会社東芝 不揮発性半導体記憶装置
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
WO2011033637A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法
US8664729B2 (en) 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
US10468412B2 (en) * 2016-06-28 2019-11-05 International Business Machines Corporation Formation of a semiconductor device with selective nitride grown on conductor
US10468409B2 (en) * 2018-03-14 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with oxidation-resist STI liner structure
US10957604B2 (en) * 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11302827B2 (en) * 2020-01-23 2022-04-12 Nanya Technology Corp. Semiconductor device with sidewall oxidized dielectric and method for fabricating the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775427A (en) * 1980-10-29 1982-05-12 Nec Corp Manufacture of mask for exposure to x-ray
JPS5913335A (ja) * 1982-07-14 1984-01-24 Toshiba Corp 窒化膜形成方法
JPH0215630A (ja) * 1988-07-01 1990-01-19 Nec Corp 半導体装置の保護膜形成方法
JPH05251439A (ja) * 1991-10-22 1993-09-28 Oki Electric Ind Co Ltd 半導体装置の絶縁膜形成方法
JPH10163197A (ja) * 1996-12-05 1998-06-19 Sharp Corp 絶縁膜の形成方法
JP2000269483A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 半導体装置の製造方法
JP2002151486A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 基体処理方法及び装置並びに基体処理装置の運転方法
JP2004193414A (ja) * 2002-12-12 2004-07-08 Tadahiro Omi 不揮発性半導体記憶装置及びその製造方法
JP2005093865A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 半導体装置の製造方法
JP2005089791A (ja) * 2003-09-12 2005-04-07 Sekisui Chem Co Ltd シリコン窒化膜形成方法
JP2005235792A (ja) * 2002-02-27 2005-09-02 Tokyo Electron Ltd 基板処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020137362A1 (en) * 1999-07-29 2002-09-26 Rajarao Jammy Method for forming crystalline silicon nitride
JP2001176870A (ja) 1999-12-21 2001-06-29 Toyota Motor Corp 窒化膜形成方法
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
US6503846B1 (en) * 2001-06-20 2003-01-07 Texas Instruments Incorporated Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
JP2003264190A (ja) 2002-03-08 2003-09-19 Toshiba Corp 半導体装置及びその製造方法
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
WO2004065653A1 (ja) * 2003-01-24 2004-08-05 Research Institute For Applied Sciences 表面にａｉｎ域を有するアルミニウム材料及びその製造方法
JP3845073B2 (ja) * 2003-05-27 2006-11-15 株式会社東芝 半導体装置
KR100543209B1 (ko) 2003-12-16 2006-01-20 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
JP2006216897A (ja) 2005-02-07 2006-08-17 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775427A (en) * 1980-10-29 1982-05-12 Nec Corp Manufacture of mask for exposure to x-ray
JPS5913335A (ja) * 1982-07-14 1984-01-24 Toshiba Corp 窒化膜形成方法
JPH0215630A (ja) * 1988-07-01 1990-01-19 Nec Corp 半導体装置の保護膜形成方法
JPH05251439A (ja) * 1991-10-22 1993-09-28 Oki Electric Ind Co Ltd 半導体装置の絶縁膜形成方法
JPH10163197A (ja) * 1996-12-05 1998-06-19 Sharp Corp 絶縁膜の形成方法
JP2000269483A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 半導体装置の製造方法
JP2002151486A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 基体処理方法及び装置並びに基体処理装置の運転方法
JP2005235792A (ja) * 2002-02-27 2005-09-02 Tokyo Electron Ltd 基板処理方法
JP2004193414A (ja) * 2002-12-12 2004-07-08 Tadahiro Omi 不揮発性半導体記憶装置及びその製造方法
JP2005089791A (ja) * 2003-09-12 2005-04-07 Sekisui Chem Co Ltd シリコン窒化膜形成方法
JP2005093865A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 半導体装置の製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JPWO2007139141A1 (ja) * 2006-05-31 2009-10-08 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
US7749919B2 (en) 2007-01-22 2010-07-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
US9231116B2 (en) 2007-09-26 2016-01-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9379256B2 (en) 2007-09-26 2016-06-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8237217B2 (en) 2007-09-26 2012-08-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9590117B2 (en) 2007-09-26 2017-03-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2009081316A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置
US9142686B2 (en) 2007-09-26 2015-09-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8823080B2 (en) 2007-09-26 2014-09-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4594973B2 (ja) * 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
US8581331B2 (en) 2007-09-26 2013-11-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8426909B2 (en) 2007-09-26 2013-04-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US7956406B2 (en) 2007-09-26 2011-06-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8053827B2 (en) 2008-01-22 2011-11-08 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US8253190B2 (en) 2008-01-22 2012-08-28 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7863119B2 (en) 2008-01-22 2011-01-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US9698236B2 (en) 2008-01-22 2017-07-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US8860118B2 (en) 2008-01-22 2014-10-14 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2009252774A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 半導体記憶装置およびその製造方法
JP2010016067A (ja) * 2008-07-01 2010-01-21 Sony Corp 不揮発性半導体メモリデバイス、その製造方法および動作方法
JP2010177323A (ja) * 2009-01-28 2010-08-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
WO2010087265A1 (ja) * 2009-01-28 2010-08-05 株式会社 東芝 不揮発性半導体記憶装置およびその製造方法
JP2010045395A (ja) * 2009-11-16 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置
US9136114B2 (en) 2010-11-04 2015-09-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method, computer-readable medium with program for executing a substrate processing method, and substrate processing apparatus
WO2012060379A1 (ja) * 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5562431B2 (ja) * 2010-11-04 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
US20110003481A1 (en) 2011-01-06
US20080305647A1 (en) 2008-12-11
US7772129B2 (en) 2010-08-10
KR100880309B1 (ko) 2009-01-28
KR20070097543A (ko) 2007-10-04
WO2007037094A1 (en) 2007-04-05
EP1929513A1 (en) 2008-06-11
JP5283833B2 (ja) 2013-09-04
US8557717B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
JP5283833B2 (ja) 半導体装置の製造方法
KR100944583B1 (ko) 반도체 기억 장치 및 그 제조 방법
US8198184B2 (en) Method to maximize nitrogen concentration at the top surface of gate dielectrics
US7220681B2 (en) Semiconductor device and method of fabricating the same
US20060273411A1 (en) In-situ nitridation of high-k dielectrics
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
KR20060134679A (ko) 반도체 집적 회로 장치의 제조 방법
US20040185676A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101107398B1 (ko) 반도체 장치 및 그 제조 방법
US8501634B2 (en) Method for fabricating gate structure
US20080128833A1 (en) High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film
JP2004193414A (ja) 不揮発性半導体記憶装置及びその製造方法
US7358198B2 (en) Semiconductor device and method for fabricating same
US20090117751A1 (en) Method for forming radical oxide layer and method for forming dual gate oxide layer using the same
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
JP2008177497A (ja) 半導体装置の製造方法
JP5141321B2 (ja) 半導体装置の製造方法
US20040241948A1 (en) Method of fabricating stacked gate dielectric layer
KR20050060268A (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
CN100550321C (zh) 具有氮化层和氧化层的半导体器件的制造方法
JP4220991B2 (ja) 半導体装置の製造方法
KR20080099900A (ko) 반도체 소자의 게이트 패턴 형성방법
JP2009081371A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

LAPS Cancellation because of no payment of annual fees