以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
1.本発明の原理
最初に、第2絶縁膜のリーク電流を高電界領域、低電界領域の両方で抑制するための基本的な考え方について説明する。
図1(a)に示したように、高電界領域のリーク電流はトンネル電流が支配的であり、それは第2絶縁膜に電荷が注入される際の「入り口」、すなわちカソード端付近の絶縁膜材料で決まる。したがって、カソード端付近に高誘電率絶縁膜材料を用いるほうが高電界リーク電流の抑制に有利である。
なお、メモリセルの高電界動作は書き込みと消去の両方があり、それぞれ逆方向に電圧を掛けるので、第2絶縁膜の両端に高誘電率絶縁膜を配置するのが良い。
一方、第2絶縁膜のリーク電流を低電界領域で抑制するためには、電気伝導の経路として働く欠陥の密度が少ないシリコン酸化膜系の絶縁膜を第2絶縁膜中に挿入することが考えられる。
図1(b)には、ゼロ電界の極限に対応する電気伝導の模式図を示したが、低電界になればなるほど、シリコン酸化膜系絶縁膜を第2絶縁膜中のどこに配置するかは重要でなくなる。すなわち、膜厚方向の位置には関係せず、シリコン酸化膜系絶縁膜の膜厚が決まれば低電界リーク電流の阻止性能が決まる。
以上のことから、第2絶縁膜は、外側に高誘電率絶縁膜、内側に欠陥の少ないシリコン酸化膜系の中間絶縁膜層を挟んだ構造にするのが望ましい。
この場合、中間領域に配置されるシリコン酸化膜系の絶縁膜は、高誘電率絶縁膜に比べて電位障壁(バリアハイト)が高いので、後述するように、低電界のみならず高電界領域でもさらにリーク電流を低減する効果が期待される。
なお、ここで、「バリアハイト」(若しくは「バンドオフセット」)とは、外部電界が印加されず、エネルギーバンドがフラットな状態において、Si基板の伝導帯端のエネルギー位置を基準として測った各層の伝導帯端のエネルギー位置を意味する。
以上の考え方から、本発明では、図2に示すように、高誘電率絶縁膜としての最下層(A)、最上層(C)の間に、低誘電率絶縁膜としての中間層(B)を挟んだ構成を取る。
ここで注意すべきは、低電界リーク電流の抑制のためには膜中欠陥の低減が最も重要であり、また、高電界リーク電流の抑制のためには膜の誘電率を上げることが最も重要であることである。
なぜならば、膜中欠陥に起因するリーク電流は、緩い電界依存性を持ち、低電界領域で優勢となるのに対して、膜の誘電率とバリアハイトで決まる真性リーク電流は、急峻な電界依存性を持ち、高電界領域で優勢となるからである。
最下層(A)と最上層(C)は、主として、高電界領域のリーク電流を抑える機能を果たすので、誘電率の高いことが最優先事項となり、膜中欠陥密度に関してはある程度までは許容される。一方、中間層(B)は、低電界リーク電流を阻止することが主眼となるので、膜中欠陥密度が低いことを最優先事項として材料選択をすべきである。
なお、膜中欠陥密度が低いことを最優先にして中間層(B)の材料選択を行うと、中間層(B)の誘電率は低くなってしまう場合が多い。このことは、高電界リーク電流の低減に逆行するように見えるかもしれないが、実はそうではない。
中間層(B)としてシリコン酸化膜系の低誘電率の絶縁膜を積極的に用いれば、単に低電界リーク電流が減少するだけでなく、高電界領域のリーク電流も低減するという意外な効果が得られる。
なぜならば、低誘電率の絶縁膜は、一般にバリアハイトが高いので、図3(a)に示すように、中間層(B)のバリアが高電界領域で電子のトンネル障壁として機能するからである。
この効果は、単層の高誘電率絶縁膜から成るブロック絶縁膜では得られず、欠陥密度の少ない低誘電率の中間層(B)を用いることで、低電界のみならず高電界のリーク電流の低減効果も得られることになる。
また、最下層(A)と最上層(C)の関係については、最下層(A)のほうが最上層(C)に比べて高い欠陥密度まで許容できることに注意すべきである。これは、最下層(A)のすぐ下に電荷蓄積層が存在するため、最下層(A)の欠陥は、電荷蓄積層のトラップと一体のものとして機能し得るからである。
それに対して、最上層(C)は、すぐ上に制御ゲートがあるため、最上層(C)が電荷の捕獲・放出を行えば、閾値電圧の不安定化、もしくは、データ保持特性の劣化が起きてしまう。したがって、最上層(C)は、最下層(A)に比べて、欠陥密度を低めに保つべきである。
最上層(C)の欠陥密度を低く保つための一つの方法は、最上層(A)に比べて誘電率が低い絶縁膜材料を用いることであるが、この場合、それに伴う高電界リーク電流の増加は、制御ゲート電極の仕事関数を深くすることで補償できる。
次に、ここまでの議論で用いてきた膜中の「欠陥密度」の定量化について説明する。
膜中の欠陥密度を直接的に測定・評価するのは難しいが、G. Lucovskyらの研究によれば、絶縁膜中の欠陥密度は、構成原子の結合(bond)に課せられた制約(constraint)と対応していることが分かっている。
この「結合の制約」(bond constraint)は、絶縁膜を構成する原子の平均配位数(average coordination number): Navに比例する。したがって、この「平均配位数」を欠陥密度に関する定量的指標として用いることができる。また、Nav=3が欠陥密度の多寡の境目(臨界点)になることが知られている(例えば、非特許文献1を参照)。
ここで、各元素の配位数は、例えば、非特許文献2の339ページのTable 4.2.1に示されている。この表を参照すると、本発明で用いる代表的な絶縁膜材料に対する平均配位数は、次のように表される。
シリコン酸窒化膜(シリコン酸化膜、シリコン窒化膜を含む): (SiO2)x(Si3N4)1-x (0≦x≦1)の平均配位数は、以下のように算出される。
Si原子は、4配位、酸素原子は、2配位、窒素原子は、3配位である。それぞれの原子の存在割合は、[Si]:[O]:[N]= (3-2x)/(7-4x), 2x/(7-4x), 4(1-x)/(7-4x)であるから、シリコン酸窒化膜の平均配位数N
avは、
と表される。
組成比がx=0のシリコン窒化膜(Si3N4)の極限ではNav=24/7=3.43であり、Nav>3となっているので、シリコン窒化膜は欠陥の多い膜の部類に入る。
一方、組成比がx=1のシリコン酸化膜(SiO2)の極限ではNav=8/3=2.67であり、Nav<3となっているので、シリコン酸化膜は欠陥のほとんど無い膜であると言える。(1)式においてNav=3と置けば、対応する組成比xは0.75となる。
また、ハフニウム・アルミネート(アルミナ、ハフニアを含む): (HfO2)x(Al2O3)1-x (0≦x≦1)の平均配位数は、以下のように算出される。
Hf原子は、8配位、Al原子は、4.5配位 (4配位と6配位のAlが3:1の比率で存在)、また、酸素原子は、{3(1-x)+4x}配位(アルミナで3配位、ハフニアで4配位であり、それらの平均値)となる。
それぞれの原子の存在割合は、[Hf]:[Al]:[O]=x/(5-2x), 2(1-x)/(5-2x), (3-x)/(5-2x)であるから、ハフニウム・アルミネートの平均配位数N
avは、
と算出される。
組成比がx=0のアルミナ(Al2O3)の極限ではNav=3.6となり、アルミナは欠陥量が比較的少なめの絶縁膜である。一方、組成比がx=1のハフニア(HfO2)ではNav=5.33となり、ハフニアは平均配位数が高く、欠陥が多い膜であることがわかる。
次に、それぞれの層の平均配位数は、どのようにあるべきかについて考察する。
中間層(B)については、欠陥密度の絶対量の少ない絶縁膜が必要であり、その条件は Nav ≦ 3 であると言える。この平均配位数の条件をシリコン酸窒化膜(SiO2)x(Si3N4)1-xで実現するとすれば、その組成範囲は0.75 ≦x ≦ 1である。
したがって、中間層(B)をシリコン酸窒化膜(シリコン酸化膜を含む)で構成する場合には、0.75 ≦x ≦ 1の組成範囲を取ることが望ましい。
続いて、最下層(A)、最上層(C)が取るべき平均配位数について考察する。
例えば、非特許文献1に示されるように、欠陥密度は、平均配位数の超過分(over-coordination)のほぼ2乗に比例して増加する。
シリコン酸窒化膜の実験結果を参照してNav=3の欠陥密度はおおよそ1011cm-2程度に対応することを考慮すれば、Navと欠陥密度の対応関係は、表1に示すようになる。
ここで、ブロック絶縁膜中の欠陥密度が1013cm-2のオーダーになると、ブロック絶縁膜の欠陥密度が電荷蓄積層のトラップ密度と同じ程度になり、ブロック絶縁膜と電荷蓄積層との区別がつかなくなることに留意すべきである。
したがって、ブロック絶縁膜中の欠陥密度が1013cm-2程度になることは、MONOS(metal/oxide/nitride/oxide/silicon)型フラッシュメモリのデータ保持特性の劣化に対してブロック絶縁膜が及ぼす影響が支配的になることを意味する。そのため、一般的には、平均配位数が4.9(表1参照)よりも高い絶縁膜をブロック絶縁膜として用いるのは難しい。
ただし、最下層(A)については、電荷蓄積層のすぐ上に位置しているために、最下層(A)の欠陥が電荷蓄積層のトラップと一体となって機能し得るという観点から、例外的に4.9以上の高い平均配位数も認められる。
以上の考察から、最上層(C)の平均配位数はNav<4.9にすべきである。また、最下層(A)の平均配位数はNav<4.9が望ましいが、例外的に、それ以上の高い平均配位数を用いることもあり得る。
一例として、最下層(A)および最上層(C)の絶縁膜材料にハフニウム・アルミネートを採用する場合、(2)式から、平均配位数Nav=4.9は(HfO2)x(Al2O3)1-xの組成比でx=0.81に相当する。したがって、最上層(C)をハフニウム・アルミネート (アルミナを含む)で構成する場合、その組成比は0.81よりも小さくすべきである。
一方、最下層(A)をハフニウム・アルミネート(アルミナ、ハフニアを含む)で構成する場合、その組成比は0.81以下であることが望ましいが、これ以上の組成比を許す場合もあり得る。
なお、最下層(A)と最上層(C)を同一材料で構成する場合は、最上層(C)の組成および平均配位数を優先すべきである。例えば、最下層(A)と最上層(C)を同一組成のハフニウム・アルミネートで構成する場合には、その組成比はいずれも0.81以下にすべきである。
最後に、平均配位数の観点から、最も望ましい最下層(A)、中間層(B)、最上層(C)の組み合わせを表2に示す。
ここで、第1から第4の平均配位数の組み合わせは、本発明がより大きな効果を示す順番に並べている。
第1に望ましいのは、最下層(A)でNav < 4.9、中間層(B)でNav < 3、最上層(C)でNav < 4.9の場合である。これは、すべての層で望ましい平均配位数および欠陥密度になっている場合である。
また、第2に望ましいのは、最下層(A)でNav ≧ 4.9、中間層(B)でNav < 3、最上層(C)でNav < 4.9の場合である。この場合、最下層(A)の欠陥密度が大きいが、先に述べたように、最下層(A)の欠陥は電荷蓄積層のトラップと一体化して作用し得るので、MONOSセルとしては比較的良好な特性が得られるからである。
また、第3に望ましいのは、最下層(A)でNav ≧ 4.9、中間層(B)でNav < 3、最上層(C)でNav ≧ 4.9の場合である。この場合は、最下層(A)と最上層(C)の欠陥密度がともに大きくなるが、中間層(B)の欠陥密度が小さく、最下層(A)と最上層(C)の欠陥が連結してリーク電流が流れることがないので、MONOSセルの特性として比較的大きな劣化が見られないためである。
また、第4に望ましいのは、最下層(A)でNav < 4.9、中間層(B)でNav ≧ 3、最上層(C)でNav < 4.9の場合である。この場合は、中間層(B)の欠陥が大きめであるが、最下層(A)と最上層(C)の欠陥密度が小さいので、欠陥起因のリーク電流が比較的流れにくく、MONOSセルの特性は許容できる範囲内にあると考えられるからである。
ところで、本発明の第2絶縁膜を単層の高誘電率絶縁膜と比較すると、等価な電気膜厚を示すため、リーク電流を抑制しつつ、実膜厚を小さくすることができる。このことは、本発明の第2絶縁膜を有するメモリセル・ゲートスタック構造の高さを抑えることにつながり、その結果として隣接セル間の相互干渉が減ることになる。したがって、従来よりも微細化したフラッシュメモリセル、および信頼性の高いフラッシュメモリセルを実現することができる。
2.参考例
実施例を説明する前に、本発明の前提となるメモリセルについて説明する。なお、以下の参考例はMONOS型メモリセルで記載しているが、本発明は、浮遊ゲート型メモリセル及びナノドット型メモリセルにも適用可能である。
図4は、本発明の参考例に係わるメモリセルを示している。
このメモリセルは、電荷蓄積層が絶縁膜から成るMONOS型メモリセルである。同図(a)は、チャネル長方向に沿う断面図、同図(b)は、チャネル幅方向に沿う断面図である。これらの図において、チャネル長方向とは、ビット線が延びるカラム方向のことであり、チャネル幅方向とは、ワード線(コントロールゲート電極)が延びるロウ方向のことである。
まず、同図(a)に示すように、p型不純物がドーピングされたシリコン基板(ウェルを含む)11の表面部に、2つのソース・ドレイン拡散層21が互いに離間して配置される。ソース・ドレイン拡散層21の間は、チャネル領域であり、メモリセルがオン状態になると、チャネル領域には、2つのソース・ドレイン拡散層21を電気的に導通させるチャネルが形成される。
チャネル領域上には、厚さ約3〜4nmのトンネルSiO2膜(第1絶縁膜)12が配置される。第1絶縁膜12上には、厚さ約6nmのシリコン窒化膜13(電荷蓄積層)、厚さ15nmのアルミナ(第2絶縁膜)14及び厚さ100nmのリン・ドープ多結晶シリコン膜(制御ゲート電極)15がスタックされる。
ソース・ドレイン拡散層21は、これらスタックされたゲート部をマスクにして、シリコン基板11内にセルフアラインで不純物をイオン注入することにより形成される。
また、同図(b)に示すように、トンネル酸化膜12、シリコン窒化膜13、アルミナ14及びリン・ドープ多結晶シリコン膜15からなるスタック構造(ゲート部)はロウ方向に複数形成され、これらはSTI(Shallow Trench Isolation)構造の素子分離絶縁層22により互いに分離される。
素子分離絶縁層22は、リン・ドープ多結晶シリコン膜15の上面からシリコン基板11までの深さ(例えば、約100nm)を持つスリット状のトレンチを満たす。
リン・ドープ多結晶シリコン膜15の上面と素子分離絶縁層22の上面とは概ね一致している。そして、リン・ドープ多結晶シリコン膜15上及び素子分離絶縁層22上には、ロウ方向に延びるワード線23が配置される。ワード線23は、例えば、タングステンからなる厚さ約100nmの導電膜から構成される。
この構造では、第2絶縁膜が高誘電率絶縁膜の一種としてのアルミナであるため、特に、膜中欠陥に起因する低電界領域のリーク電流が無視できず、メモリセルのデータ保持特性が劣化し、NANDフラッシュメモリの長期信頼性を確保できない。
3.実施例
以下、本発明の実施例について図面を用いて詳細に説明する。
(1) 実施例1
図5は、実施例1のメモリセルを示している。
同図(a)は、チャネル長方向に沿う断面図、同図(b)は、チャネル幅方向に沿う断面図である。また、図6は、図5(a)の構造を詳細に示している。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間は、チャネル領域であり、メモリセルがオン状態になると、チャネル領域には、2つのソース・ドレイン拡散層110を電気的に導通させるチャネルが形成される。
チャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ3.9nmのアルミナ膜104、厚さ3nmのシリコン酸化膜105、厚さ3.9nmのアルミナ膜106から成る積層絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
また、第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、第2絶縁膜(ブロック絶縁膜)107、制御ゲート電極108は、ロウ方向に複数形成され、これらはSTI(Shallow Trench Isolation)構造の素子分離絶縁層121により互いに分離される。
低抵抗金属膜109は、ロウ方向に延び、ワード線となる。
ここで、本実施例で用いる第1絶縁膜(トンネル絶縁膜)102の膜厚は2〜8nm程度が望ましい。また、本実施例では第1絶縁膜(トンネル絶縁膜)102としてシリコン酸化膜を用いたが、その代わりにシリコン酸窒化膜を用いてもよい。
トンネル絶縁膜にシリコン酸窒化膜を用いると正孔に対する電位障壁が小さくなるので、メモリセルの消去動作が速くなるという効果が得られる。
あるいはまた、第1絶縁膜として、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜(ONO膜)などの積層トンネル絶縁膜を用いてもよい。その場合は、書き込み動作及び消去動作が速くなるという効果が得られる。
本実施例で用いた電荷蓄積層103としてのシリコン窒化膜の膜厚は3〜10nm程度が望ましい。また、電荷蓄積層103としてのシリコン窒化膜は、必ずしも化学量論的組成を持つSi3 N4 である必要はなく、膜中トラップ密度を増大させるためにSiリッチの組成にしてもよいし、あるいはトラップ準位を深くするために窒素リッチの組成にしてもよい。
また、電荷蓄積層103としてのシリコン窒化膜は必ずしも均一な組成の膜である必要はなく、シリコンと窒素の比率が膜厚方向に変化する積層膜もしくは連続膜であってもかまわない。また、電荷蓄積層103としては、シリコン窒化膜の代わりに、ある程度の量の酸素を含有したシリコン酸窒化膜を用いてもよい。
さらには、電荷蓄積層103として、HfO2、HfON、HfSiOx、HfSiON、HfAlOx、HfAlON、ZrO2、ZrON、ZrSiOx、ZrSiON、ZrAlOx、ZrAlONなどのHfおよびZrを含有する高誘電率電荷蓄積層を使ってもよいし、そこへ更にLaを加えたLa添加HfSiOx、ハフニウム・ランタン・オキサイド(HfLaOx)などの高誘電率電荷蓄積層を使ってもよい。
また、電荷蓄積層103は、シリコン窒化膜と高誘電率電荷蓄積層から成る積層膜もしくは連続膜でも構わない。
制御ゲート電極108は、リンまたは砒素をドープしたn+型多結晶シリコンの代わりに、ボロンをドープしたp+型多結晶シリコンを用いてもよい。さらには、制御ゲート電極108には、ニッケル・シリサイド、コバルト・シリサイド、タンタル・シリサイドなどのシリサイド材料を用いてもよいし、TaN、TiNなどの金属系材料を用いてもよい。
次に、図5及び図6のメモリセルの製造方法について説明する。
図7〜図11において、(a)はチャネル長方向に沿う断面図、(b)は、チャネル幅方向に沿う断面図である。
まず、図7に示すように、p型不純物がドーピングされたシリコン基板(ウェルを含む)101の表面を洗浄した後に、800℃から1000℃の温度範囲において、熱酸化法によって、厚さ4nmのシリコン酸化膜(第1絶縁膜)102を形成する。
続いて、600℃から800℃の温度範囲において、ジクロルシラン(SiH2 Cl2 )とアンモニア(NH3 )を原料ガスとするLPCVD(low pressure chemical vapor deposition)法で、第1絶縁膜102上に厚さ6nmのシリコン窒化膜(電荷蓄積層)103を形成する。
続いて、500℃から800℃の温度範囲において、TMA (Al(CH3)3)とH2Oを原料とするMOCVD(metal organic chemical vapor deposition)法で3.9nmのアルミナ(Al2O3)膜104を形成する。続いて、600℃から800℃の温度範囲において、ジクロルシラン(SiH2Cl2)と亜酸化窒素(N2O)を原料ガスとするLPCVD法で3nmのシリコン酸化膜(SiO2)膜105を形成する。続いて、500℃から800℃の温度範囲において、TMA(Al(CH3)3)とH2Oを原料とするMOCVD法で3.9nmのアルミナ(Al2O3)膜106を形成する。
以上のようにして、第2絶縁膜となるアルミナ/シリコン酸化膜/アルミナの積層ブロック絶縁膜107を形成した。
続いて、550℃から700℃の温度範囲において、シラン(SiH4)とホスフィン(PH3)を原料とするLPCVD法で、制御ゲート電極となるリン・ドープの多結晶シリコン膜(温度が低めの場合はアモルファスシリコン膜)108を形成する。
そして、この多結晶シリコン膜108上に、素子分離領域を加工するためのマスク材111を形成する。このマスク材111上にフォトレジストを形成し、フォトレジストを露光及び現像する。そして、RIE(reactive ion etching)法により、フォトレジストのパターンをマスク材111に転写する。この後、フォトレジストを除去する。
この状態で、マスク材111をマスクにして、RIE法により、制御ゲート電極108、第2絶縁膜107(104,105,106)、電荷蓄積層103、及びトンネル絶縁膜102を順次エッチングし、ロウ方向に隣接するメモリセル同士を分離するスリット112aを形成する。
さらに、RIE法により、シリコン基板101をエッチングし、シリコン基板101に、深さ約100nmの素子分離トレンチ112bを形成する。
次に、図8に示すように、CVD法により、図7のスリット112a及び素子分離トレンチ112bを完全に満たすシリコン酸化膜(埋込酸化膜)121を形成する。続いて、CMP(Chemical Mechanical Polishing)法により、マスク材111が露出するまでシリコン酸化膜121を研磨し、シリコン酸化膜121の表面を平坦化する。この後、マスク材111を選択的に除去する。
次に、図9に示すように、多結晶シリコン(制御ゲート電極)108上に、タングステンからなる厚さ約100nmの低抵抗金属膜(ワード線)109を、例えば、400℃から600℃の温度範囲で、WF6またはW(CO)6を原料ガスとするCVD法で形成する。
次に、図10に示すように、CVD法により、低抵抗金属膜109上にマスク材131を形成する。このマスク材131上にフォトレジストを形成し、フォトレジストを露光及び現像する。そして、RIE法により、フォトレジストのパターンをマスク材131に転写する。その後、フォトレジストを除去する。
次に、図11に示すように、マスク材131をマスクにして、RIE法により、低抵抗金属膜109、多結晶シリコン膜108、第2絶縁膜(ブロック絶縁膜)107(104,105,106)、電荷蓄積層103、及び第1絶縁膜(トンネル酸化膜)102を順次エッチングし、MONOSゲートスタックの形状を形成する。
これ以降は、CVD法により、MONOSゲートスタックの側面にシリコン酸化膜を形成する処理を行った後、イオン注入法によりセルフアラインで、シリコン基板101の表面領域にn+型ソース・ドレイン拡散層110を形成し、メモリセルを完成する。
最後に、CVD法により、メモリセルを覆う層間絶縁膜(図示せず)を形成する。
上述の製造法は、一例に過ぎない。これ以外の製造方法により、図5及び図6のメモリセルを形成しても構わない。
例えば、第1絶縁膜(トンネル絶縁膜)の熱酸化の方法は、ドライO2酸化のほかにウェット酸化(水素燃焼酸化)、O2もしくはH2Oを原料ガスとするプラズマ酸化、など様々な方法を用いることができる。さらに、NOガス、NH3ガス、もしくは窒素プラズマを施す工程を熱酸化の前もしくは後に入れて、窒化されたシリコン酸化膜(シリコン酸窒化膜)を形成しても構わない。
また、電荷蓄積層として用いるシリコン窒化膜の組成は、LPCVDの原料ガスであるジクロルシラン(SiH2Cl2)とアンモニア(NH3)の流量比を調整することにより変化させることができる。
また、第2絶縁膜(ブロック絶縁膜)のうちの1つの層であるAl2O3はMOCVD法で形成する以外に、200℃から400℃の温度範囲において、TMA(Al(CH3)3)とH2O(もしくはO3)を原料ガスとして用いるALD (atomic layer deposition)法で形成しても構わない。
同様に、第2絶縁膜(ブロック絶縁膜)のうちの1つの層であるSiO2はMOCVD法で形成する以外に、200℃から500℃の温度範囲において、BTBAS[ビス(3級ブチルアミノ)シラン:SiH2(t−BuNH)2 ]とオゾン(O3 )、もしくは3DMAS(SiH(N(CH3)2)3)とオゾン(O3 )を原料ガスとして用いるALD (atomic layer deposition)法で形成しても構わない。
また、制御ゲート電極として用いる多結晶シリコンはリンをドープしたn+型多結晶シリコン以外に、ボロンをドープしたp+型多結晶シリコンを用いても構わない。
さらに、上述のMONOS型ゲートスタック構造を構成する各膜は、CVD法に使用する原料ガスを、他のガスで代替することもできる。また、CVD法は、スパッタ法で代用することもできる。また、上記の各層の成膜は、CVD法、スパッタ法以外の、蒸着法、レーザーアブレーション法、MBE法などの方法や、これらの方法を組み合わせた方法などにより形成することも可能である。
次に、本実施例によれば、これまでに知られている高誘電率絶縁膜の単層もしくは積層膜から成る第2絶縁膜(ブロック絶縁膜)を使ったメモリセルと比較して、書き込み/消去特性とデータ保持特性の両面で優れた性能が得られることを示す。
(1-1) 各種ブロック絶縁膜の電流−電界特性
図12(a)は、本実施例による第2絶縁膜(ブロック絶縁膜)の部分の構造を示している。このブロック絶縁膜の構造を、以下では簡単のために「AOA構造」と呼ぶ。
本実施例のAOA構造では、アルミナ部分の実膜厚の合計が7.8nm、シリコン酸化膜部分の実膜厚の合計が3nmとなっている。アルミナの比誘電率を10、シリコン酸化膜の比誘電率を3.9とすれば、本実施例のAOA構造の電気的等価膜厚(Equivalent Oxide Thickness: EOT)は6nmである。
一方、図12(b)は、これに等しいEOT(=6nm)を持つアルミナ単層膜を示しており、その実膜厚は15.4nmとなる。また、図13(a),(b)及び図14(a)は、それぞれ、本実施例のAOA構造に対して、アルミナ及びシリコン酸化膜の合計膜厚が等しく、膜構成が変更されたものである。
図13(a)は、1.5nmのシリコン酸化膜、7.8nmのアルミナ、1.5nmのシリコン酸化膜の積層で構成されており、以下では「OAO構造」と呼ぶ。
図13(b)は、7.8nmのアルミナと3nmのシリコン酸化膜の積層で構成されており、以下では「AO構造」と呼ぶ。
図14(a)は、3nmのシリコン酸化膜と7.8nmのアルミナの積層で構成されており、以下では「OA構造」と呼ぶ。
以上の膜構造は、互いにEOTが等しく、その値は6nmである。
次に、これらの膜構造の両端に仕事関数4.05eVの電極(n+多結晶シリコン)を配置した場合の電流−電界特性を、図15に示す。
この電流特性は、次の仮定のもとに計算されたものである。
低電界領域では、アルミナの欠陥を介したリーク電流として、電界に比例した電流成分が現れる。中央部に欠陥の殆ど無いシリコン酸化膜を挟む場合は、その部分でトンネル伝導となるため、シリコン酸化膜厚に応じて低電界リーク電流が減少する。
一方、高電界領域では、多層膜を流れるトンネル電流が主な電気伝導の機構になっている。この場合のトンネル確率は、WKB(Wentzel-Kramers-Brillouin)法を多層膜に適用する方法で求めた。
なお、この計算方法で求められる電流特性のうち、アルミナ単層膜の特性は、実験で得られる電流−電界特性と良く一致することを確認している。
図15の結果を見ると、低電界領域(典型的には実効電界が5MV/cm以下の領域)のリーク電流は、連続して存在するシリコン酸化膜の厚さによって決定し、この例では、連続して3nmのシリコン酸化膜が存在する「AOA構造」「OA構造」「AO構造」で最も小さくなっている。
一方、高電界領域(典型的には実効電界が15MV/cm程度の領域)のリーク電流は、「OA構造」「OAO構造」が最も大きい。なぜならば、これらの構造では電子の注入端(カソード端)に誘電率の低いシリコン酸化膜が存在するためである。
それに比べてアルミナ単層膜は、何桁もリーク電流が小さくなっており、高電界リーク電流の抑制に向いている。
そして、注目すべきは、本実施例の「AOA構造」のブロック絶縁膜では、高電界領域のリーク電流がアルミナ単層膜、および「AO構造」と比較しても、更に小さくなっていることである。
この理由は、ブロック絶縁膜の中央部に配置されるシリコン酸化膜の電位障壁(バリアハイト)がカソード端から注入される電子のトンネリングを妨げるエネルギー位置に存在し、リーク電流を抑制する機能を果たすからである。
アルミナ単層ではこのような効果はなく、また「AO構造」でもシリコン酸化膜はアノード端に近い側に位置するのでこのような効果は得られない。
(1-2) メモリセルの性能比較
次に、このようなブロック絶縁膜の電流−電界特性に基づいて、メモリセルの書き込み/消去特性における到達閾値電圧の幅(window)、および書き込み動作後のデータ保持特性における保持寿命(閾値電圧シフト量の半減期)をシミュレーションにより計算した。
計算に用いたメモリセルは、図16に示した構造であり、EOT=6nmの第2絶縁膜(ブロック絶縁膜)の部分に本実施例の「AOA構造」を用いたものの他に、アルミナ単層膜、「OAO構造」、「AO構造」、「OA構造」で置き換えたものについて、それぞれの特性を比較した。
制御ゲート電極の仕事関数は、4.05eV(n+多結晶シリコン)である。また、書き込み時の制御ゲート電極には+16Vの電圧を与え、消去時の制御ゲート電極には−18Vの電圧を与えた。
このシミュレーションによる計算結果を図17にまとめた。
まず、横軸の到達閾値電圧幅(Vth window)であるが、OAO膜はその構造の対称性から書き込み/消去ともにリーク電流が大きく、その結果として到達閾値電圧幅が極めて小さくなる。また、AO構造、OA構造はその構造の非対称性から書き込み/消去の一方でリーク電流が小さく他方でリーク電流が大きいため、書き込み/消去を総合した到達閾値電圧の幅としては大きくならない。
それに対して、アルミナ単層膜は、リーク電流抑制の効果から大きい到達閾値電圧幅が得られている。
本実施例は、先に述べたように中間シリコン酸化膜層の効果で高電界リーク電流をさらに抑制できるため、等しいEOTを持つ各種のブロック絶縁膜を有するメモリセルの中では到達閾値電圧幅が最も大きく、書き込み/消去特性に最も優れたメモリセルを実現する。
一方、図17の縦軸に示したデータ保持寿命は、主に低電界リーク電流特性で決まっているため、中間シリコン酸化膜層で低電界領域の欠陥起因のリーク電流を抑制することのできる「AOA構造」、「AO構造」、「OA構造」が最も優れたデータ保持特性を示している。
以上の結果に基づいて、本実施例の「AOA構造」は、等しいEOTを持つ各種のブロック絶縁層中で、書き込み/消去特性とデータ保持特性を総合して最も優れた性能を発揮するメモリセルを実現すると結論される。
(1-3) 「AOA構造」ブロック絶縁膜における各層の最適膜厚
図17に示したように、AOA構造は各種の積層ブロック絶縁膜の中では優れた性能を示したが、どのような膜厚構成の場合にリーク電流を最も抑制した電流−電界特性が得られるかを検討した。
まず、低電界領域について考える。
低電界領域のリーク電流抑制は、中間層としてのシリコン酸化膜の連続した厚さによって決まる。そこで、シリコン酸化膜はできるだけ厚いほうが良いが、あまりにも厚いとメモリセルとしてのEOTが大きくなり、結果として書き込み/消去時の制御ゲート電極の印加電圧が大きくなってしまう。メモリセルとしてのEOTの低減を考慮すれば、中間層のシリコン酸化膜の膜厚は概ね4nm以下の範囲にすべきである。
次に、高電界領域について考える。
本実施例の「AOA構造」のブロック絶縁膜において、両端のアルミナ層の膜厚と中間シリコン酸化膜層の膜厚をそれぞれ独立に0〜9nmの範囲で変化させてAOA構造のリーク電流を見積もった。この評価において、AOA構造は膜厚方向に対称であるとし、上下2つのアルミナ層の膜厚は等しいとした。また、リーク電流を見積もるのに用いた電界は、書き込み/消去動作で用いる典型的な電界である実効電界(SiO2換算電界)15MV/cmとした。
図18のプロットは、本実施例のAOA構造の15MV/cmにおけるリーク電流がアルミナ単層膜(EOT=6nm)よりも小さくなる膜厚範囲を示している。
この結果から分かるように、高電界領域でAOA構造のメリットが出る膜厚範囲は、アルミナ層の膜厚が大よそ3〜5nmの範囲であり、また、中間SiO2層の膜厚は0.9nm以上であればどんな膜厚でもよいことが分かる。
以上のことから、高電界領域と低電界領域を総合して考えると、アルミナ膜厚を3〜5nm、また中間シリコン酸化膜層の厚さを0.9〜4nmの範囲に取ることで、AOA構造の性能を最もよく発揮させることができる。
(2) 実施例2
図19は、実施例2のメモリセルのチャネル長方向の断面図を示している。なお、図19において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜として、明確に区分された最下層(A)、中間層(B)、最上層(C)の3層を順に配置する代わりに、連続的な組成変化を持つ絶縁膜として構成することにある。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、Al、Si、Oを主成分とし、膜厚方向に連続的に組成が変化する絶縁膜が配置される。この絶縁膜の主組成は、電荷蓄積層に接する最下部においてAl2O3であり、また中間部でSiO2、最上部で再びAl2O3となっており、第2絶縁膜全体としての膜厚は10nmである。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形が可能である。
次に、図19のメモリセルの製造方法について、実施例1と異なる工程を説明する。
電荷蓄積層の形成までは、実施例1と同様の工程を行う。
続いて、200℃から500℃の温度範囲において、TMAと、O3もしくはH2Oを原料としてAl2O3を堆積するALD法、および、BTBASもしくは3DMASと、O3でSiO2を堆積するALD法を組み合わせて第2絶縁膜の形成を行う。
具体的には、最下部では前者のALDサイクルのみ、中間部では後者のALDサイクルのみ、最上部では再び前者のALDサイクルのみとし、それぞれの間ではサイクル数比率を連続的に調整しつつ、各ALDを交互に行う。
以上のようにして、第2絶縁膜となるAl,Si,Oの連続組成変化膜を形成した。これ以後の工程は、実施例1と同様である。
上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、第2絶縁膜(ブロック絶縁膜)は、ALD法で形成する以外に、MOCVD法で形成することも可能である。また、第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
(3) 実施例3
図20は、実施例3のメモリセルのチャネル長方向の断面図を示している。なお、図20において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜の中間層としてシリコン酸化膜(SiO2)の代わりにシリコン酸窒化膜(SiON: 組成表示では(SiO2)x(Si3N4)1-x )を用いたことである。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ3.9nmのアルミナ膜104、厚さ3nmで組成が (SiO2)0.75 (Si3 N4)0.25 のシリコン酸窒化膜117、厚さ3.9nmのアルミナ膜106から成る積層絶縁膜としての第2絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108の構成に関する変形例は、実施例1と同様である。
また、図20のメモリセルの製造方法は、実施例1の製造方法とほぼ同様であるが、第2絶縁膜の中間層としてのシリコン酸窒化膜を形成する工程は異なる。
この工程は、例えば、600℃から800℃の温度範囲において、ジクロルシラン(SiH2 Cl2 )と亜酸化窒素(N2O)を原料ガスとするLPCVD法でシリコン酸化膜(SiO2)を形成した後に、窒素プラズマ中に当該ウェハを晒す処理をすればよい。
なお、上述の製造法はシリコン酸窒化膜を形成する方法の一例に過ぎず、他の製造方法を用いても構わない。また、第2絶縁膜のシリコン酸窒化膜以外に関しても、実施例1と同様に、他の製造方法で置き換えて構わないことは、もちろんである。
次に、このAl2O3/SiON/Al2O3積層ブロック膜における各層の最適膜厚について説明する。
図21は、中間SiON膜の組成が(SiO2)0.75 (Si3 N4)0.25である場合について、Al2O3/SiON/Al2O3積層ブロック膜における2つのアルミナ層の膜厚を等しくした条件下でアルミナ層とSiON層の膜厚を変化させ、実効電界Eeff=15MV/cmにおけるリーク電流の挙動を調べたものである。
積層ブロック膜のリーク電流が、等しいEOTのアルミナ単層のリーク電流と比べて低減する膜厚の範囲が図21に示されている。
図21を見ると、SiONの膜厚に依存せず、アルミナの膜厚を3.6nmから4.2nmの範囲にすることにより、単層アルミナ膜に対してリーク電流が低減する。
このようなリーク電流の優位性が得られるアルミナ膜厚の範囲は、中間層のSiON膜の組成によって異なるので、その状況をまとめてみた。
図22から分かるように、中間SiON層としての(SiO2)x(Si3 N4)1-xの組成値がx<0.6以下の場合は、どのようなアルミナ膜厚でも積層ブロック膜構造のリーク電流を、単層アルミナ膜のリーク電流よりも減らすことはできない。
逆に、組成値がx>0.6の場合は、単層アルミナ膜のリーク電流よりもリーク電流の優位性が得られる膜厚領域が増加する。このアルミナ膜厚領域は、SiON膜の組成値xの関数として、最小膜厚: -3(x-0.6)+4(nm)、最大膜厚: 2.5(x-0.6)+4 (nm)として表すことができる。
なお、ここで、中間層SiON膜の組成がx>0.6のみで積層ブロック膜の優位性が現れる物理的な理由について考察する。
中間層としてのシリコン酸窒化膜の伝導帯バリアハイトφは、組成xの関数として次のように表される。
一方、上端・下端層としてのアルミナ膜の伝導帯バリアハイトは、2.4(eV)である。これらのことから、シリコン酸窒化膜のバリアハイトがアルミナ膜のバリアハイトよりも大きくなる条件として、x>0.56が得られる。
これは、この積層ブロック膜でリーク電流の優位性が得られる条件とほぼ一致している。したがって、積層ブロック膜におけるリーク電流の優位性は中間層の高いバリアハイトに拠ることがわかる。
(4) 実施例4
図23は、実施例4のメモリセルのチャネル長方向の断面図を示している。なお、図23において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜の中間層(B)を組成が膜厚方向に連続的に変化するシリコン酸窒化膜として構成したことである。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、最下層(A)、中間層(B)、最上層(C)の3層から成る第2絶縁膜(ブロック絶縁膜)107が配置される。第2絶縁膜の最下層(A)104および最上層(C)106は、アルミナ(Al2O3)であり、それぞれの膜厚は4nmである。また、第2絶縁膜の中間層(B)118の組成は、膜厚方向の中央部でシリコン酸化膜SiO2であり、両端でシリコン酸窒化膜(SiO2)x (Si3N4)1-x (x=0.8)となっている。この中間層(B)118の膜厚は4nmである。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形が可能である。
次に、図23のメモリセルの製造方法について、実施例1と異なる工程を説明する。
電荷蓄積層の形成、および第2絶縁膜の最下層(A)までは、実施例1と同様の工程を行う。
続いて、第2絶縁膜の中間層(B)は、200℃から500℃の温度範囲において、BTBASとNH3、もしくは3DMASとNH3を用いてSi3N4を堆積するALD法、および、BTBASとO3、もしくは3DMASとO3でSiO2を堆積するALD法とを組み合わせて形成する。
具体的には、中間層(B)の最下部では前者のALDサイクルを主として行い、中間層(B)の中間部では後者のALDサイクルのみを行い、また、中間層(B)の最上部では再び前者のALDサイクルを主として行い、それぞれの間ではサイクル数比率を調整しつつ、各ALDを交互に行う。
以上のようにして、第2絶縁膜の中間層としてのSi,O,Nの連続組成変化膜を形成した。
第2絶縁膜の最上層(C)以降の工程は、実施例1と同様である。
上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。例えば、第2絶縁膜(ブロック絶縁膜)はALD法で形成する以外にMOCVD法で形成することも可能である。また、第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
(5) 実施例5
図24は、実施例5のメモリセルのチャネル長方向の断面図を示している。なお、図24において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜の最下層(A)、最上層(C)に窒素を添加したアルミナを用いたことである。アルミナに窒素を添加することで、電界印加時の劣化を低減し、絶縁破壊を抑制するなど、絶縁膜の信頼性向上の効果が得られる。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、最下層(A)、中間層(B)、最上層(C)の3層から成る第2絶縁膜(ブロック絶縁膜)107が配置される。第2絶縁膜の最下層(A)119および最上層(C)120は、酸窒化アルミニウム(AlON)であり、膜厚はそれぞれ4nmである。また、第2絶縁膜の中間層(B)105はシリコン酸化膜SiO2であり、その膜厚は3nmである。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形をしてもかまわない。
次に、図24のメモリセルの製造方法について、実施例1と異なる工程を説明する。
電荷蓄積層の形成までは、実施例1と同様の工程を行う。
続いて、第2絶縁膜の最下層(A)は、以下のようにして形成する。まず、200℃から400℃の温度範囲において、TMAとO3もしくはH2Oを用いたALD法でアルミナの形成を行う。続いて600℃から800℃の温度範囲でNH3アニールを行うことにより、窒化アルミナ(AlON)膜を形成する。
次に、第2絶縁膜の中間層(B)として、600℃から800℃の温度範囲で、ジクロルシラン(SiH2Cl2)とN2Oを用いたLPCVD法でシリコン酸化膜を形成する。
続いて、第2絶縁膜の最上層(C)は、まず200℃から400℃の温度範囲においてTMAとO3もしくはH2Oを用いたALD法でアルミナの形成を行い、引き続いて600℃から800℃の温度範囲でNH3アニールを行うことで窒化アルミナ(AlON)膜を形成する。
上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。例えば、第2絶縁膜(ブロック絶縁膜)のAlON膜の製造方法は、Al2O3とAlNを交互に形成するALD法で形成することも可能である。また、第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
(6) 実施例6
図25は、実施例6のメモリセルのチャネル長方向の断面図を示している。なお、図25において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜の最下層(A)、最上層(C)にSiを添加したアルミナを用いたことである。アルミナにSiを添加することで、欠陥低減を通じたリーク電流の低減、絶縁破壊耐圧の向上の効果が得られる。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、最下層(A)、中間層(B)、最上層(C)の3層から成る第2絶縁膜(ブロック絶縁膜)107が配置される。第2絶縁膜の最下層(A)122および最上層(C)123は、Siを添加したアルミナ(AlSiO)であり、膜厚は4nm、膜中のSi濃度は10at.%である。第2絶縁膜の中間層(B)105はシリコン酸化膜SiO2であり、その膜厚は3nmである。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形をしてもかまわない。
次に、図25のメモリセルの製造方法について、実施例1と異なる工程を説明する。
電荷蓄積層の形成までは、実施例1と同様の工程を行う。
続いて、第2絶縁膜の最下層(A)のシリコン添加アルミナは、200℃から400℃の温度範囲において、TMAと、O3もしくはH2Oを用いたアルミナ形成のALD法、およびBTBASもしくは3DMASと、O3を用いたシリコン酸化膜形成のALD法を交互に繰り返すことによって形成する。膜中のシリコン濃度は、前者と後者のALD法の繰り返しのサイクル比率で調整することができる。
次に、第2絶縁膜の中間層(B)として、600℃から800℃の温度範囲で、ジクロルシラン(SiH2Cl2)とN2Oを用いたLPCVD法でシリコン酸化膜を形成する。続いて、第2絶縁膜の最上層(C)は、最下層(A)と同様のALD法の繰り返しによって形成する。
上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、第2絶縁膜(ブロック絶縁膜)のAlSiO膜の製造方法は、ALD法の代わりに、MOCVD法を用いることも可能である。また、第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
(7) 実施例7
図26は、実施例7のメモリセルのチャネル長方向の断面図を示している。なお、図26において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜の最下層(A)、最上層(C)にシリコンおよび窒素を添加したアルミナを用いたことである。アルミナにSiと窒素を添加することで、リーク電流の低減、絶縁破壊耐圧の増加など、信頼性向上の効果が得られる。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、最下層(A)、中間層(B)、最上層(C)の3層から成る第2絶縁膜(ブロック絶縁膜)107が配置される。第2絶縁膜の最下層(A)124、および最上層(C)125は、Siおよび窒素を添加したアルミナ(AlSiON)であり、膜厚は4nm、膜中のSi濃度は10at.%、窒素濃度は約10at.%である。第2絶縁膜の中間層(B)はシリコン酸化膜SiO2であり、その膜厚は3nmである。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形をしてもかまわない。
次に、図26のメモリセルの製造方法について、実施例1と異なる工程を説明する。
電荷蓄積層の形成までは、実施例1と同様の工程を行う。続いて、第2絶縁膜の最下層(A)としては、200℃から400℃の温度範囲において、TMAと、O3もしくはH2Oを用いたアルミナ形成のALD法、およびBTBASもしくは3DMASとO3を用いたシリコン酸化膜形成のALD法とを交互に繰り返すことでシリコンを添加したアルミナを形成する。
その後、600℃から800℃の温度範囲のNH3アニールを行うことで膜中に窒素を導入する。なお、膜中のシリコン濃度は、2種類のALD法の繰り返しのサイクル比で調整することができ、膜中の窒素濃度はNH3アニールの温度もしくは時間で調整することができる。
次に、第2絶縁膜の中間層(B)としては、600℃から800℃の温度範囲で、ジクロルシラン(SiH2Cl2)とN2Oを用いたLPCVD法でシリコン酸化膜を形成する。続いて、第2絶縁膜の最上層(C)は、最下層(A)と同様の方法で形成することができる。
上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、第2絶縁膜(ブロック絶縁膜)のAlSiON膜の製造方法は、最初にAlSiOを堆積する工程においてALD法の代わりに、MOCVD法を用いてもよい。また、第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
(8) 実施例8
図27は、実施例8のメモリセルのチャネル長方向の断面図を示している。なお、図27において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜の最下層(A)、最上層(C)にハフニウム・アルミネート膜を用いたことである。ハフニウム・アルミネート膜を用いることで、相対的に信頼性の高いアルミナの性質と、相対的に高電界リーク電流の抑制効果の大きいハフニアの性質を合わせた効果が得られる。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、最下層(A)、中間層(B)、最上層(C)の3層から成る第2絶縁膜(ブロック絶縁膜)107が配置される。第2絶縁膜の最下層(A)126は、組成が(HfO2)0.75(Al2O3)0.25で表されるハフニウム・アルミネートであり、その膜厚は6nmである。また、第2絶縁膜の中間層は、膜厚が3nmのシリコン酸化膜である。また、第2絶縁膜の最上層(C)127は、組成が(HfO2)0.5(Al2O3)0.5で表されるハフニウム・アルミネートであり、その膜厚は5nmである。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形をしてもかまわない。
次に、図27のメモリセルの製造方法について実施例1と異なる工程を説明する。
電荷蓄積層の形成までは、実施例1と同様の工程を行う。
続いて、第2絶縁膜の最下層(A)のハフニウム・アルミネートは、200℃から400℃の温度範囲においてTMAとH2Oを用いたアルミナ形成のALD法、およびHf[N(CH3)2]4とH2Oを用いたハフニア形成のALD法のサイクルを1:3で繰り返して形成する。
次に、第2絶縁膜の中間層(B)としては、600℃から800℃の温度範囲で、ジクロルシラン(SiH2Cl2)とN2Oを用いたLPCVD法でシリコン酸化膜を形成する。
続いて、第2絶縁膜の最上層(C)のハフニウム・アルミネートは、200℃から400℃の温度範囲においてTMAとH2Oを用いたアルミナ形成のALD法、およびHf[N(CH3)2]4とH2Oを用いたハフニア形成のALD法のサイクルを2:2で繰り返して形成する。
なお、上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、第2絶縁膜(ブロック絶縁膜)のハフニウム・アルミネート膜は、他のプリカーサを用いたALD法、もしくはALD法の代わりにMOCVD法を用いて形成してもよい。また、第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
(9) 実施例9
図28は、実施例9のメモリセルのチャネル長方向の断面図を示している。なお、図28において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、第2絶縁膜の最上層(C)、および最下層(A)としてアルミナ(Al2O3 )の代わりにハフニア(HfO2 )を用いたことである。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ7nmのハフニア膜128、厚さ3nmのシリコン酸化膜105、厚さ7nmのハフニア膜129から成る積層絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
ここで、本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108の変形例に関しては、実施例1と同様である。
次に、図28のメモリセルの製造方法について、実施例1と異なる工程を説明する。
電荷蓄積層の形成までは、実施例1と同様の工程を行う。
続いて、500℃から800℃の温度範囲において、Hf[N(C2H5)2]4とH2Oを原料とするMOCVD法で7nmのハフニア(HfO2)膜111を形成する。続いて、600℃から800℃の温度範囲において、ジクロルシラン(SiH2 Cl2 )と亜酸化窒素(N2O )を原料ガスとするLPCVD法で3nmのシリコン酸化膜(SiO2)膜105を形成する。
続いて、500℃から800℃の温度範囲において、Hf[N(C2H5)2]4とH2Oを原料とするMOCVD法で7nmのハフニア(HfO2)膜112を形成する。以上のようにして、第2絶縁膜となるハフニア/シリコン酸化膜/ハフニアの積層ブロック絶縁膜107を形成した。これ以後の工程は、実施例1と同様である。
上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、第2絶縁膜(ブロック絶縁膜)のうちの1つの層であるHfO2はMOCVD法で形成する以外に、200℃から400℃の温度範囲において、Hf[N(C2H5)2]4とH2O(もしくはO3)を原料ガスとして用いるALD (atomic layer deposition)法で形成することもできる。
また、これ以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
次に、この「HOH構造」のブロック膜における各層の最適膜厚について説明する。
ハフニア(HfO2)単層膜に比べた電流の低減率は、中間層としてのシリコン酸化膜の連続した厚さで決まる。このことは実施例1と同様である。EOT増加と低電界領域のリーク電流の抑制量との兼ね合いを考慮し、中間層のシリコン酸化膜の膜厚は概ね4nm以下の範囲にすべきである。
また、高電界領域については、本実施例の「HOH構造」ブロック絶縁膜において、両端のハフニア層の膜厚と中間シリコン酸化膜層の膜厚をそれぞれ独立に0〜9nmの範囲で変化させてHOH構造のリーク電流を見積もった。
この評価において、HOH構造は膜厚方向に対称であるとし、上下2つのハフニア層の膜厚は等しいとした。また、リーク電流を見積もるのに用いた電界は、書き込み/消去動作で用いる典型的な電界として、実効電界(SiO2換算電界)15MV/cmを採用した。
図29のプロットは、本実施例のHOH構造の実効電界15MV/cmにおけるリーク電流が、等しいEOTを持つハフニア単層膜(EOT=5.5nm)よりも小さくなる膜厚範囲を示す。この結果から分かるように、高電界領域でHOH構造ブロック膜のメリットが出るのは、ハフニア層の膜厚が概ね5.1〜11.4nmの範囲であり、また、SiO2層の膜厚は0.9nm以上であればどんな膜厚でもよいことが分かる。
以上のことから、高電界領域と低電界領域を総合して考えると、ハフニア膜厚を5.1〜11.4nm、また中間シリコン酸化膜層の厚さを0.9〜4nmの範囲に取れば、HOH構造の性能が最もよく発揮される。
(10) 実施例10
図30は、実施例10のメモリセルのチャネル長方向の断面図を示している。なお、図30において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例では、第2絶縁膜の最下層(A)および最上層(C)としてハフニア(HfO2 )を用い、中間層(B)はシリコン酸窒化膜とした。その他は、実施例9と同様である。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ7nmのハフニア膜128、厚さ3nmで組成が (SiO2)0.6 (Si3 N4)0.4 のシリコン酸窒化膜117、厚さ7nmのハフニア膜129から成る積層絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108の構成は、実施例1と同様に変形することができる。
また、図30のメモリセルの製造方法は、実施例1及び実施例9の製造方法とほぼ同様であるが、第2絶縁膜の中間層としてシリコン酸窒化膜を形成する工程が異なる。
この工程は、例えば、600℃から800℃の温度範囲において、ジクロルシラン(SiH2 Cl2 )と亜酸化窒素(N2O )を原料ガスとするLPCVD法でシリコン酸化膜(SiO2)を形成した後に、窒素プラズマ中に当該ウェハを晒す処理をすればよい。
なお、この製造方法は、シリコン酸窒化膜を形成する方法の一例に過ぎず、他の製造方法を用いても構わない。また、他の工程に関しても、本実施例の製造方法は、実施例1と同様に、他の製造方法で置き換えて構わない。
次に、このHfO2/SiON/HfO2積層ブロック膜における各層の最適膜厚について説明する。
中間SiON膜の組成が(SiO2)x (Si3 N4)1-xであるとして、組成値xの関数として、実効電界Eeff=15MV/cmにおける積層ブロック膜のリーク電流の挙動を評価した。ただし、上下のハフニア膜の膜厚は等しいとした。そして、この積層ブロック膜のリーク電流が、等しいEOTのハフニア単層のリーク電流と比べて低減するような膜厚の範囲を調査した。
図31から分かるように、第2絶縁膜の最下層と最上層にハフニアを用いる場合は、中間SiON層がどんな組成(任意のx値)であっても、積層ブロック膜のリーク電流がハフニア単層の場合よりも優位になる膜厚領域が存在する。このハフニア膜厚領域は、SiON膜の組成xの関数として、最小膜厚:-1.5x + 6.5 (nm)、最大膜厚:3.5x2 + 7.8 (nm)と表される。
なお、第2絶縁膜の最下層と最上層にハフニアを用いる場合は、ハフニアの伝導帯のバンドオフセットが1.9eVであるのに対して、SiON膜の伝導帯バンドオフセットは最も低くなった場合(Si3 N4膜の極限)でも2.1eVなので、SiON層のバリアハイトがハフニアに比べて常に高い。そのため、中間層としてのSiON膜を挿入することで常に追加的なバリア性が得られ、リーク電流抑制の効果があるものと考えられる。
(11) 実施例11
実施例1では、AOA構造、実施例9ではHOH構造を作製したが、それらの変形として、最下層(A)および最上層(C)の高誘電率絶縁膜層を適宜組み合わせた形のAOH構造、もしくはHOA構造を形成しても構わない。この場合、ハフニアではなく、アルミナを制御ゲート電極側に配置することが望ましい。
なぜならば、ハフニアは、イオン性が強いため酸素欠損起因の欠陥を持ちやすいのに対して、アルミナは欠陥が少なく、電荷捕獲・放出の頻度が少ないからである。また、電荷蓄積層に接する層は電荷蓄積層の一部としての機能も果たし得るのでトラップが多い膜でも構わないが、制御ゲート電極に接する層は電荷捕獲・放出を抑制する必要があるからである。
また、書き込み動作と消去動作でのバランスの観点から、ハフニアとアルミナの電気的等価膜厚(EOT)はできるだけ近くするのが望ましい。
図32は、実施例11のメモリセルのチャネル長方向の断面図を示している。なお、図32において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ7nmのハフニア膜128、厚さ3nmのシリコン酸化膜105、厚さ3.9nmのアルミナ膜106から成る積層絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
図32のメモリセルの製造方法は、実施例1と実施例9を適宜組み合わせたものであるため、ここでは、詳細な説明を省略する。
(12) 実施例12
図33は、実施例12のメモリセルのチャネル長方向の断面図を示している。なお、図33において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例は、第2絶縁膜のうち、制御ゲート電極に接する最上層(C)をシリコン窒化膜で形成し、また、制御ゲート電極として仕事関数の大きい材料を採用したことに特徴がある。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ4nmのアルミナ膜104、厚さ3nmのシリコン酸化膜105、厚さ3nmのシリコン窒化膜113から成る積層絶縁膜としての第2絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、仕事関数の大きい導電性材料として、窒化タングステン(WN)から構成される制御ゲート電極116が配置される。制御ゲート電極116の上には、例えば、タングステン(W)で構成される低抵抗金属膜109が配置される。
なお、本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103の変形例に関しては、実施例1と同様である。
制御ゲート電極の変形例に関しては、実施例1において示した変形例としての導電性材料、もしくは他の金属、金属窒化物、金属シリサイドで、仕事関数が4.6eV以上のものを用いることができる。
例えば、制御ゲート電極は、WNの代わりに、Pt, W, Ir, Ru, Re, Mo, Ti, Ta, Ni, Coのうちから選択される1種類以上の元素を含む材料、Pt, W, Ti, Ta, Ni, Coのうちから選択される1種類以上の元素を含む材料の珪化物、W, Ti, Taのうちから選択される1種類以上の元素を含む材料の炭化物、W, Mo, Ti, Taのうちから選択される1種類以上の元素を含む材料の窒化物、Tiを含む材料の珪窒化物、Ir, Ruのうちから選択される1種類以上の元素を含む材料の酸化物、又は、それらの化合物若しくは混合物で構成してもよい。
例えば、制御ゲート電極は、Pt, W, Ir, IrO2, Ru, RuO2, Re, TaC, Mo, MoNx, MoSix, TiN, TiC, TiSiN, TiCN, Ni, NixSi, PtSix, WC, WN, WSixなどで構成しても構わない。
次に、図33のメモリセルの製造方法について実施例1と異なる工程を説明する。
第1絶縁膜、電荷蓄積層の形成は、実施例1と同様である。
第2絶縁膜の形成工程のうち、中間層のシリコン酸化膜の上には、例えばジクロルシランSiH2Cl2とアンモニア(NH3)を用いた500〜800℃のLPCVD法で3nmのシリコン窒化膜118を堆積する。次に、制御ゲート電極116として、例えば、W(CO)6とNH3を原料とするMOCVD法で、例えば厚さ10nmの窒化タングステン(WN)膜を形成する。
その後、タングステンからなる厚さ約100nmの低抵抗金属膜(ワード線)109を、例えば、400℃から600℃の温度範囲で、WF6またはW(CO)6を原料ガスとするMOCVD法で形成する。
なお、上述の製造法は一例に過ぎず、他の製造方法を用いても構わないことは、実施例1と同様である。
CVD法に使用する原料ガスに関しては、他の原料ガスで代替することもできる。例えば、シリコン窒化膜113はジクロルシラン(SiH2 Cl2 )とアンモニア(NH3 )を原料ガスとするLPCVD法の代わりに、シラン(SiH4 )とアンモニア(NH3 )を原料ガスとするLPCVD法によって形成しても構わない。また、BTBASとアンモニア(NH3 )もしくは3DMASとアンモニア(NH3 )を用いた400〜600℃の温度帯のALD(atomic layer deposition)法で形成するなど、様々な形成方法がある。
次に、このAl2O3/SiO2/Si3N4積層ブロック膜で、制御ゲート電極側からの電子注入(負のゲート電圧)において、単層アルミナ膜よりもリーク電流が低減する条件について検討した。
ここでは、制御ゲート電極の仕事関数を変化させて、実効電界Eeff=15MV/cmにおける積層ブロック膜のリーク電流の挙動を評価した。ここで、積層ブロック膜の最下層(A)のアルミナ膜厚は4nmとした。
図34には、制御ゲート電極の仕事関数が4.75eVの場合について、等しいEOT(電気的等価膜厚)のアルミナ単層膜と比べてこの積層ブロック膜のリーク電流が低減するようなシリコン窒化膜とシリコン酸化膜の膜厚範囲をプロットした。
この図から分かるように、中間層(B)のSiO2の膜厚にかかわらずに、最上層(C)のシリコン窒化膜の膜厚を2.1〜3.6nmの範囲にすることで、アルミナ単層膜と比べてリーク電流低減のメリットが得られる。
図35は、制御ゲートの仕事関数を変化させた場合に、最適なシリコン窒化膜の膜厚範囲がどのように変化するかを示したものである。
この図から、この積層ブロック膜でリーク電流の優位性を得るためには、制御ゲート電極の仕事関数は少なくとも4.6eV以上とする必要があることがわかる。また、制御ゲート電極の仕事関数が4.6eV以上の場合に、最適なシリコン窒化膜の膜厚の範囲は、最小膜厚:-5.2(x-4.6)+3 (nm)、最大膜厚:28(x-4.6)2+ 3 (nm)と表される。
(13) 実施例13
図36は、実施例13のメモリセルのチャネル長方向の断面図を示している。なお、図36において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例は、第2絶縁膜のうち、制御ゲート電極に接する最上層(C)をアルミニウム・シリケート(AlSiO)膜で形成し、また、制御ゲート電極として、仕事関数の比較的大きい材料であるTaNを採用したことに特徴がある。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ4nmのアルミナ膜104、厚さ3nmのシリコン酸化膜105、厚さ3nmで組成が(Al2O3)0.5(SiO2)0.5のアルミニウム・シリケート膜114から成る積層絶縁膜としての第2絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、仕事関数の比較的大きい導電性材料として、窒化タンタル(TaN)から構成される制御ゲート電極115が配置される。制御ゲート電極115の上には、例えば窒化タングステン(WN)から構成されるバリアメタル116、タングステン(W)で構成される低抵抗金属膜109が配置される。
なお、本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103の変形例に関しては、実施例1と同様である。
また、制御ゲート電極の変形例に関しては、実施例1と実施例12において示した変形例としての導電性材料を用いることができる。
例えば、制御ゲート電極は、WNおよびTaNのそれぞれの代わりに、Pt, W, Ir, Ru, Re, Mo, Ti, Ta, Ni, Coのうちから選択される1種類以上の元素を含む材料、Pt, W, Ti, Ta, Ni, Coのうちから選択される1種類以上の元素を含む材料の珪化物、W, Ti, Taのうちから選択される1種類以上の元素を含む材料の炭化物、W, Mo, Ti, Taのうちから選択される1種類以上の元素を含む材料の窒化物、Tiを含む材料の珪窒化物、Ir, Ruのうちから選択される1種類以上の元素を含む材料の酸化物、又は、それらの化合物若しくは混合物で構成してもよい。
例えば、制御ゲート電極は、Pt, W, Ir, IrO2, Ru, RuO2, Re, TaC, Mo, MoNx, MoSix, TiN, TiC, TiSiN, TiCN, Ni, NixSi, PtSix, WC, WN, WSixなどで構成しても構わない。
次に、図36のメモリセルの製造方法について実施例1と異なる工程を説明する。
第1絶縁膜、電荷蓄積層の形成は、実施例1と同様である。
第2絶縁膜の形成工程のうち、中間層のシリコン酸化膜の上には、例えばTMAとBTBASとH2Oを用いた200−400℃のALD法で約3nmのアルミニウム・シリケート膜114を堆積する。なお、この場合、BTBASは3DMASに置き換えてもよい。
次に、制御ゲート電極115として、例えば、W(CO)6とNH3を原料とするMOCVD法で、例えば厚さ10nmの窒化タンタル(TaN)膜を形成する。その上にバリアメタル116として、W(CO)6とNH3原料とするMOCVD法で、例えば厚さ10nmの窒化タングステン(WN)を形成する。
その後、タングステンからなる厚さ約100nmの低抵抗金属膜(ワード線)109を、例えば、400℃から600℃の温度範囲で、WF6またはW(CO)6を原料ガスとするMOCVD法で形成する。
なお、上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。また、CVD法に使用する原料ガスに関しては、他の原料ガスで代替することもできる。
次に、このAl2O3/SiO2/AlSiO積層ブロック膜で、AlSiOの組成と制御ゲート電極の仕事関数の関係をどのようにすべきかについて検討する。
図37は、アルミニウム・シリケート膜 (Al2O3)x(SiO2)1-x の組成値xの関数として、電流−実効電界特性を示したものである。このときの電極仕事関数は4.05eV(n+polyゲート電極)とした。組成比xが増加し、アルミニウム・シリケート中のAl2O3成分の比率が高まるにつれてリーク電流は減少することがわかる。
次に、図38は、積層ブロック膜に対して制御ゲート電極から電子注入(負のゲート電圧印加)を行う場合に関して、実効電界Eeff=15MV/cmにおけるリーク電流(FNトンネル電流)の制御ゲート電極仕事関数に対する依存性を示したものである。
比較の基準(Reference)として、制御ゲート電極がn+多結晶シリコンであり、制御ゲート電極に接する絶縁膜がアルミナ膜である場合のリーク電流(FNトンネル電流)を、横軸方向の平行線として示している。
この結果から分かるように、アルミニウム・シリケートの膜組成がSiO2に極めて近い場合(組成値xがゼロ近傍の場合)を除くと、制御ゲート電極の仕事関数を増加させることによって、積層ブロック膜のリーク電流をアルミナ単層膜(n+polyゲート電極)の場合よりも低減させることができる。
図39は、図38の計算を基にして、制御ゲート電極からの電子注入の場合について、比較基準(アルミナ単層膜、n+polyゲート電極)よりもリーク電流が下回るために必要な制御ゲート電極仕事関数を、アルミニウム・シリケート組成の関数として示したものである。
本実施例のように、アルミニウム・シリケートの組成がx=0.5の場合は、制御ゲート電極の仕事関数が約4.3eV以上であればよいことが分かり、本実施例の場合のTaN(仕事関数4.5eV)は、この条件を満たしている。
(14) 実施例14
図40は、実施例14のメモリセルのチャネル長方向の断面図を示している。なお、図40において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例は、先に説明した実施例1と以下の点で異なる。
ひとつは、第2絶縁膜の最上層(A)および下端層(C)のアルミナ(Al2O3 )の膜厚が異なること、もうひとつは、制御ゲート電極をリン・ドープ多結晶シリコンから窒化タンタル(TaN)に替えることにより、制御ゲート電極の仕事関数を大きくしたことである。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)として、例えば、厚さ3.9nmのアルミナ膜104、厚さ3nmのシリコン酸化膜105、厚さ1.5nmのアルミナ膜106から成る積層絶縁膜としての第2絶縁膜107が配置される。
この第2絶縁膜107上には、例えば、仕事関数の比較的大きい導電性材料として、窒化タンタル(TaN)から構成される制御ゲート電極115が配置される。制御ゲート電極115上には、例えば、窒化タングステン(WN)で構成されるバリアメタル116、その上に、タングステン(W)で構成される低抵抗金属膜109が配置される。
なお、本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103の変形例に関しては、実施例1と同様である。
例えば、制御ゲート電極は、WNおよびTaNのそれぞれの代わりに、Pt, W, Ir, Ru, Re, Mo, Ti, Ta, Ni, Coのうちから選択される1種類以上の元素を含む材料、Pt, W, Ti, Ta, Ni, Coのうちから選択される1種類以上の元素を含む材料の珪化物、W, Ti, Taのうちから選択される1種類以上の元素を含む材料の炭化物、W, Mo, Ti, Taのうちから選択される1種類以上の元素を含む材料の窒化物、Tiを含む材料の珪窒化物、Ir, Ruのうちから選択される1種類以上の元素を含む材料の酸化物、又は、それらの化合物若しくは混合物で構成してもよい。
例えば、制御ゲート電極は、Pt, W, Ir, IrO2, Ru, RuO2, Re, TaC, Mo, MoNx, MoSix, TiN, TiC, TiSiN, TiCN, Ni, NixSi, PtSix, WC, WN, WSixなどで構成しても構わない。
次に、図40のメモリセルの製造方法について、実施例1と異なる工程を説明する。
第1絶縁膜、電荷蓄積層、および第2絶縁膜の形成は、実施例1と同様である。
第2絶縁膜の形成工程のうち、2回目のアルミナの堆積時間(もしくはサイクル数)を調整し、厚さ1.5nmのアルミナ膜を堆積する。次に、制御ゲート電極115として、Ta [N(CH3)2]5を原料とするMOCVD法で、例えば厚さ10nmの窒化タンタル(TaN)膜を形成する。
次に、バリアメタル116として、W(CO)6とNH3原料とするMOCVD法で、例えば厚さ10nmの窒化タングステン(WN)を形成する。
その後、タングステンからなる厚さ約100nmの低抵抗金属膜(ワード線)109を、例えば、400℃から600℃の温度範囲で、WF6またはW(CO)6を原料ガスとするMOCVD法で形成する。
上述の製造法は一例に過ぎず、他の製造方法を用いても構わないことは、実施例1と同様である。
(15) 実施例15
図41は、実施例15のメモリセルのチャネル長方向の断面図を示している。なお、図41において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、電荷蓄積層の上に極薄界面層を配置したことにある。極薄界面層を配置することで、電荷蓄積層のトラップ密度を増加させる効果が得られる。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ6nmのシリコン窒化膜(Si3 N4 )103が配置される。
電荷蓄積層103上には、厚さ約0.5nmの極薄界面層141が配置される。この極薄界面層141の上には、第2絶縁膜(ブロック絶縁膜)として、最下層(A)、中間層(B)、最上層(C)の3層から成る第2絶縁膜107が配置される。第2絶縁膜107の最下層(A)104はアルミナであり、その膜厚は3.9nmである。また、第2絶縁膜の中間層(B)105は、厚さ3nmのシリコン酸化膜である。また、第2絶縁膜の最上層(C)106はアルミナであり、その膜厚は3.9nmである。
この第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形をしてもかまわない。
次に、図41のメモリセルの製造方法について実施例1と異なる工程を説明する。
電荷蓄積層の形成までは、実施例1と同様の工程を行う。
続いて、200℃から500℃の酸化雰囲気にウェハを晒すことによって、電荷蓄積層のシリコン窒化膜の表面に極薄シリコン酸化膜から成る界面層を形成する。
なお、この酸化雰囲気としては、窒化膜上にアルミナを形成するチャンバ内で、ALD法によるアルミナの形成前に時間を制御して酸素もしくはオゾンを流し、ウェハ表面をそれらのガスに晒す方法を用いても構わない。
次に、第2絶縁膜の最下層(A)104のアルミナは、200℃から400℃の温度範囲においてTMAとO3もしくはH2Oを用いたALD法で形成する。
続いて、第2絶縁膜の中間層(B)105としては、600℃から800℃の温度範囲で、ジクロルシラン(SiH2Cl2)とN2Oを用いたLPCVD法でシリコン酸化膜を形成する。
第2絶縁膜の最上層(C)106のアルミナは、最下層(A)と同様に、200℃から400℃の温度範囲においてTMAとO3もしくはH2Oを用いたALD法で形成する。
なお、上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、電荷蓄積層の上の極薄界面層は、酸素もしくはオゾンのかわりにH2Oで形成しても構わない。また、第2絶縁膜(ブロック絶縁膜)のアルミナ膜は、他のプリカーサを用いたALD法、もしくはALD法の代わりにMOCVD法を用いて形成してもよい。
また、第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
なお、電荷蓄積層のシリコン窒化膜とその上のアルミナ層の間に、アルミナ層の堆積のために意図せずにシリコン窒化膜が酸化され、極薄の界面酸化膜層が入ることがあるが、界面酸化膜層の膜厚が概ね1nm以下であれば、本実施例の変形とみなすことができる。
(16) 実施例16
図42は、実施例16のメモリセルのチャネル長方向の断面図を示している。なお、図42において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
実施例16では、実施例1において、さらに、第2絶縁膜の上側アルミナ層と、制御ゲート電極との間に、反応防止のための極薄シリコン窒化膜142を挿入したものである。
この極薄シリコン窒化膜は、電荷蓄積層のシリコン窒化膜と同じプロセスで形成してもよい。実施例16は、反応防止層を挿入したこと以外は実施例1と変わらないので、その詳細な説明については省略する。
なお、この例のように第2絶縁膜と制御ゲート電極との間に極薄膜の反応防止層を挿入すること以外に、第2絶縁膜と電荷蓄積層との間に極薄膜の反応防止層を挿入することも考えられる。
(17) 実施例17
図43は、実施例17のメモリセルのチャネル長方向の断面図を示している。なお、図43において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、電荷蓄積層が複数層から構成されていることである。電荷蓄積層を複数層で構成するとMONOSメモリセルの性能が向上することは、例えば、非特許文献3に記載されている。
本発明の第2絶縁膜と複数層の電荷蓄積層を組み合わせて用いることにより、単に書き込み・消去・データ保持の各性能が向上するだけでなく、第2絶縁膜(ブロック絶縁膜)のリーク電流阻止性能が高い分だけ、複数層から成る電荷蓄積層の各層の膜厚を低減することが可能になり、MONOS全体としての電気的等価膜厚を低減し、制御ゲート電圧が下がるという新たな効果も得られる。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)102として、例えば、厚さ4nmのシリコン酸化膜(SiO2)が配置される。第1絶縁膜102上には、電荷蓄積層として、例えば、厚さ3nmのシリコン窒化膜(Si3 N4 )201、厚さ2nmのHfAlON膜202、厚さ3nmのシリコン窒化膜(Si3 N4 )203から成る積層の電荷蓄積層103が配置される。
この電荷蓄積層103上には、第2絶縁膜(ブロック絶縁膜)107として、最下層(A)、中間層(B)、最上層(C)の3層から成る絶縁膜が配置される。第2絶縁膜107の最下層(A)はアルミナであり、その膜厚は3.9nmである。また、第2絶縁膜107の中間層(B)は、厚さ3nmのシリコン酸化膜である。また、第2絶縁膜107の最上層(C)はアルミナであり、その膜厚は3.9nmである。
第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、電荷蓄積層103、および制御ゲート電極108に関しては、実施例1と同様の変形をしてもかまわない。
次に、図43のメモリセルの製造方法について実施例1と異なる工程を説明する。
電荷蓄積層の下側のシリコン窒化膜は、600℃から800℃の温度範囲において、ジクロルシラン(SiH2Cl2)とNH3を用いたLPCVD法で形成する。
続いて、HfAlONは、まず200℃から400℃の温度範囲においてTMAとH2Oを用いたアルミナ形成のALD法、およびHf[N(CH3)2]4とH2Oを用いたハフニア形成のALD法のサイクルを3:1で繰り返してハフニウム・アルミネートを形成した後、600℃から800℃の温度範囲においてNH3アニールをすることによって形成する。
次に、電荷蓄積層の上側のシリコン窒化膜は、下側のシリコン窒化膜と同様に、600℃から800℃の温度範囲において、ジクロルシラン(SiH2Cl2)とNH3を用いたLPCVD法で形成する。
次に、第2絶縁膜の最下層(A)のアルミナは、200℃から400℃の温度範囲においてTMAとO3もしくはH2Oを用いたALD法で形成する。
続いて、第2絶縁膜の中間層(B)としては、600℃から800℃の温度範囲で、ジクロルシラン(SiH2Cl2)とN2Oを用いたLPCVD法でシリコン酸化膜を形成する。
第2絶縁膜の最上層(C)のアルミナは、最下層(A)と同様に、200℃から400℃の温度範囲においてTMAとO3もしくはH2Oを用いたALD法で形成する。
なお、上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、ALD法におけるプリカーサは他の原料でも構わないし、LPCVD法はALD法で置き換えることも可能である。また、積層電荷蓄積層と第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
なお、積層電荷蓄積層は必ずしも3層である必然性はなく、例えば、シリコン窒化膜(Si3 N4 )とHfAlON膜の2層から形成されていても構わない。すなわち、上層か下層のいずれか一方のシリコン窒化膜を省略した形の積層電荷蓄積層を形成しても構わず、それらはすべて本実施例の変形とみなすことができる。
(18) 実施例18
図44は、実施例18のメモリセルのチャネル長方向の断面図を示している。なお、図44において、図6と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施例が先に説明した実施例1と異なる点は、電荷蓄積層が、絶縁膜ではなく、多結晶シリコンで構成されていることにある。
すなわち、本発明は、MONOS型メモリだけではなく、浮遊ゲート型フラッシュメモリセルにおいても性能向上の効果が得られる。
p型シリコン基板(ウェルを含む)101の表面部には、2つのソース・ドレイン拡散層110が互いに離間して配置される。ソース・ドレイン拡散層110の間のチャネル領域上には、第1絶縁膜(トンネル絶縁膜)として、例えば、厚さ4nmのシリコン酸化膜(SiO2)102が配置される。
第1絶縁膜102上には、電荷蓄積層301として、例えば、厚さ20nmのリンドープ多結晶シリコンが配置される。
この電荷蓄積層301上には、第2絶縁膜(ブロック絶縁膜)107として、最下層(A)、中間層(B)、最上層(C)の3層から成る絶縁膜が配置される。第2絶縁膜107の最下層(A)104はアルミナであり、その膜厚は3.9nmである。また、第2絶縁膜107の中間層(B)105は、厚さ3nmのシリコン酸化膜である。また、第2絶縁膜107の最上層(C)106はアルミナであり、その膜厚は3.9nmである。
第2絶縁膜107上には、例えば、リン・ドープ多結晶シリコン膜から構成される制御ゲート電極108が配置される。制御ゲート電極108上には、例えば、タングステン(W)から構成される低抵抗金属膜109が配置される。
本実施例で用いる第1絶縁膜(トンネル絶縁膜)102、および制御ゲート電極108に関しては、実施例1と同様の変形をしてもかまわない。
次に、図44のメモリセルの製造方法について実施例1と異なる工程を説明する。
電荷蓄積層の多結晶シリコンは、例えば550℃から700℃の温度範囲において、シラン(SiH4)、ホスフィン(PH3)を原料ガスとするLPCVD法を用いて形成される。
次に、第2絶縁膜の最下層(A)のアルミナは、200℃から400℃の温度範囲においてTMAとO3もしくはH2Oを用いたALD法で形成する。
続いて、第2絶縁膜の中間層(B)としては、600℃から800℃の温度範囲で、ジクロルシラン(SiH2Cl2)とN2Oを用いたLPCVD法でシリコン酸化膜を形成する。
第2絶縁膜の最上層(C)のアルミナは、最下層(A)と同様に、200℃から400℃の温度範囲においてTMAとO3もしくはH2Oを用いたALD法で形成する。
なお、上述の製造法は一例に過ぎず、他の製造方法を用いても構わない。
例えば、ALD法におけるプリカーサは他の原料でも構わないし、LPCVD法はALD法で置き換えることも可能である。また、積層電荷蓄積層と第2絶縁膜の形成以外の工程に関しても、実施例1と同様に、他の製造方法で置き換えて構わない。
なお、本実施例では電荷蓄積層として単層の多結晶シリコンからなる浮遊ゲートを用いているが、その代わりに、浮遊ゲート電極をいくつかに分割した形態も、本実施例のひとつの変形と見ることができる。例えば、多結晶シリコン(もしくは金属)のドットを電荷蓄積層として用いる場合は、そのようなケースに該当する。
(19) その他
実施例1〜18に関し、以下に補足説明する。
・ 連続組成のメリット:
上述の実施例のなかで第2絶縁膜を連続組成とする場合のメリットは、第2絶縁膜の最下層(A)、中間層(B)、最上層(C)の界面には、形成方法によって欠陥が存在することがあるが、連続組成で形成すれば、それらの界面欠陥を低減できることにある。したがって、連続組成とすることで、高耐圧、低リーク電流の絶縁膜が得られると期待される(例えば、非特許文献4を参照)。
・ シリコン組成を高くする効果:
いわゆるHigh-k絶縁膜(金属酸化物)は、経験的に、シリコン酸化膜中の欠陥が多いことが知られている。さらに、理論的にも、bond constraint theoryによって、平均配位数の多い絶縁膜は歪みが多く、それに伴って、欠陥が多く発生することが知られている(非特許文献1)。High-k絶縁膜は、シリコン酸化膜系の絶縁膜に比べて平均配位数が多い。したがって、必然的に欠陥の多い膜となる。
そのため、第2絶縁膜の中間層(B)のシリコンの組成を高めることは、この中間層の欠陥密度を低減させるのに有効である。
・ 界面に窒素を偏析させる効果:
フラッシュメモリセルのゲートスタック構造に高温熱工程をかけると、第2絶縁膜の最下層(A)及び最上層(C)のHigh-k絶縁膜に含まれる金属元素は、中間層(B)に拡散する。また、逆に、中間層(B)に含まれるシリコン元素は、最下層(A)及び最上層(C)に拡散する。
このように、それぞれの原子は、濃度の低い領域へ拡散する傾向にある。最下層(A)と中間層(B)の界面近傍、および、最上層(C)と中間層(B)との界面近傍の窒素濃度を高くすることにより、メモリセル製作時の高温熱工程に起因する相互拡散を防ぎ、制御性の高い第2絶縁膜を作成することが可能である。
なお、Hfは、Alと比べて拡散速度が速いので、最下層(A)と最上層(C)にHfが含まれる場合には、このような窒素分布の配置を行うことが望ましい。
最下層(A)と最上層(C)のなかに窒素を導入することで、メモリセル製作時の高温熱工程における金属元素の拡散を抑制できる。また、導入された窒素は、適度な量であれば、最下層(A)と最上層(C)のHigh-k絶縁膜の耐圧を高めたり、欠陥密度を低減して低電界領域のリーク電流を抑制することができる。
膜中にシリコンを導入する場合の効果もほぼ同様である。誘電率が顕著に下がらない程度にシリコンを添加するのが望ましい。
・ 中間層の組成及び膜厚範囲の決定要因:
Al2O3/SiON/Al2O3構造において、中間層(B)としてのシリコン酸窒化膜(SiO2)x(Si3N4)1-xの組成比xが0.6以上の場合、高電界リーク電流がAl2O3単層膜よりも小さくなる。その理由は、図45に示すように、この組成比よりも酸化膜側(xが大きい側)で中間層(B)のバリアハイトがAl2O3のバリアハイトよりも大きくなるからである。
中間層(B)のシリコン酸化膜の最適膜厚の範囲については、高電界領域のリーク電流を低減させる観点からは、約1nm以上であれば、どのような膜厚であってもよい。なぜならば、中間層(B)では、リーク電流は、主として、FN(Fowler-Nordheim)トンネル電流として流れるので、膜厚依存性を持たないからである。
一方、低電界リーク電流を低減させる観点からは、中間層(B)は厚いほうが望ましい。特に、SiO2の膜厚換算で1.5nm以下になると、低電界でもトンネル電流が流れるため、最下層(A)及び最上層(C)のHigh-k絶縁膜での低電界リーク電流を遮断する効果が失われる。
しかし、中間層(B)を厚くしすぎると、フラッシュメモリセルの電気的等価膜厚が大きくなり過ぎ、それに伴って、制御ゲート電極に印加する電圧も大きくなるので、中間層(B)は、SiO2の膜厚換算で4〜5nm以下にするのが望ましい。
以上の議論から、中間層(B)のシリコン酸化膜の最適膜厚の範囲は、1.5nm〜5nmの範囲である。
・ ハフニウム・アルミネート(HfAlO)を最下層・最上層に使用するメリット:
最下層(A)と最上層(C)がAl2O3の場合は、膜中欠陥が比較的少ないが、誘電率の高さが限られている。一方、最下層(A)と最上層(C)がHfO2の場合は、誘電率は高いが、膜中欠陥が比較的多い。
そこで、フラッシュメモリが要求する仕様に合わせて、両者の中間となるハフニウム・アルミネートを使用することで、最適な特性を見出すこともできる。
・ HfAlOの最適膜厚範囲:
HfAlO/SiO2/HfAlO構造は、HfAlO単層膜よりも、高電界リーク電流について優位性を得ることができる。
最下層(A)と最上層(C)のHfAlOの組成が等しい場合の、リーク電流優位性が得られるHfAlOの最適膜厚の範囲について、図46及び図47に示した。
・ 電荷蓄積層上の界面層の効果と最適膜厚:
電荷蓄積層の上には、意図しない界面層が形成されることもある。なぜならば、電荷蓄積層がシリコン窒化膜である場合、第2絶縁膜の最下層(A)の形成は、通常、酸化性雰囲気のなかで行われるために、シリコン窒化膜の表面を酸化してしまうからである。
このような界面層は、制御性よく形成すれば、次の効果をもたらす。
ひとつは、界面層を形成することで、シリコン窒化膜の下地のラフネスを小さくできることである。下地のラフネスが小さくなれば、メモリセルの特性ばらつきを低減できる。また、もうひとつは、界面層を形成することで、シリコン窒化膜と界面層との間にトラップを形成し、シリコン窒化膜の電荷蓄積層としての機能を向上できることである(例えば、非特許文献5を参照)。
しかしながら、低誘電率の界面層が厚すぎると、本発明の効果は薄れてしまう。界面層が存在する場合には、その膜厚は、1nm以下、望ましくは、0.5nm以下にする。
・ 反応防止層の材料:
反応防止層は、シリコン窒化膜から構成するのが望ましい。
なぜならば、シリコン窒化膜は、High-k絶縁膜中に含まれるHf,Alのような金属元素、およびシリコンの拡散を防止するからである。
また、制御ゲート電極が、多結晶シリコンではなく、例えば、ニッケル・シリサイドのようなFUSI(fully-silicided material)、およびTaNのような金属系材料の場合にも、第2絶縁膜の最上層(C)との間の金属元素およびシリコンの拡散を抑制できる。
3.適用例
本発明の例は、主として、電荷蓄積層が絶縁膜から構成されるメモリセルを有する不揮発性半導体メモリ、その中でも特に、NAND型の素子構成をしたフラッシュメモリに適用できる。本発明の実施例では、電荷蓄積層としてシリコン窒化膜の例を示したが、電荷蓄積層は必ずしもシリコン窒化膜に限ることはなく、高誘電率(高誘電率)絶縁膜の電荷蓄積層の場合についても本発明の適用が可能である。
例えば、電荷蓄積層がHf系絶縁膜で構成されていてもよいし、そこに窒素が添加されていてもよい。さらに、電荷蓄積層が高誘電率絶縁膜とシリコン窒化膜の積層膜もしくは連続膜で構成される場合についても本発明の適用は可能である。さらにまた、電荷蓄積層が必ずしも有限の厚さを持った絶縁膜層である必要はなく、例えばトンネル絶縁膜とブロック絶縁膜の境界面に存在する電荷捕獲中心を電荷蓄積層の代わりに用いる「界面トラップ型メモリ」に対しても本発明は適用可能である。
さらに、本発明は基本的には電荷蓄積層と制御ゲート電極の間に存在するブロック絶縁膜に対する発明であるので、本発明が適用される対象は必ずしもMONOS型、SONOS型のメモリセルに限らない。
したがって、本発明における第2絶縁膜は、例えば、浮遊ゲート型メモリセルのインターポリ絶縁膜として適用することも可能である。また、ナノドット型メモリセルのブロック絶縁膜としても用いることができる。
また、本発明は、第2絶縁膜の構成方法に特徴があるので、基板側のドーパント不純物分布に関わらず用いることができる。したがって、例えば、メモリセルがソース・ドレイン拡散層を有しないD−typeのNANDセルにも有効である。
同様の考察から、また、本発明の例に係わるスタックゲート構造は、必ずしもシリコン(Si)基板上に形成する必要はない。例えば、シリコン基板上に形成されるウェル領域上に本発明のスタックゲート構造を形成してもよい。また、シリコン基板の代わりに、SiGe基板、Ge基板、SiGeC基板などを用いてもよいし、これらの基板内のウェル領域上に本発明のスタックゲート構造を形成してもよい。
さらに、本発明の例では、絶縁膜上に薄膜半導体が形成されるSOI(silicon on insulator)基板、SGOI(silicon-germanium on insulator)基板、GOI(germanium on insulator)基板などを使用することもできるし、これらの基板内のウェル領域上に本発明のスタックゲート構造を形成してもよい。
また、本発明の例では、p型シリコン基板(ウェル領域を含む)上のnチャネルトランジスタのメモリセル・ゲートスタック構造について述べたが、これを、n型シリコン基板(ウェル領域を含む)上のpチャネルトランジスタのメモリセル・ゲートスタック構造に置き換えることも可能である。この場合、ソース又はドレイン拡散層の導電型は、p型になる。
また、本発明の例は、メモリセル内の要素技術に関わる発明であり、メモリセルの回路レベルでの接続の仕方には依存しないため、NAND型の不揮発性半導体メモリ以外に、NOR型、AND型、DINOR型の不揮発性半導体メモリ、NOR型とNAND型の良い点を融合した2トラ型フラッシュメモリ、さらには、1つのメモリセルが2つの選択トランジスタにより挟みこまれた構造を有する3トラNAND型などにも、広く適用可能である。
さらに、本発明の第2絶縁膜は高電界領域と低電界領域の両方でリーク電流を減らすことに特徴があるため、適用対象は必ずしも不揮発性半導体メモリに限るものではなく、例えば、DRAMキャパシタの絶縁膜、CMOSトランジスタのゲート絶縁膜等として用いても構わない。
4. その他
本発明の例は、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。
また、本発明の例に係わるスタックゲート構造は、必ずしもシリコン(Si)基板上に形成する必要はない。例えば、シリコン基板上に形成されるウェル領域上に本発明のスタックゲート構造を形成してもよい。また、シリコン基板の代わりに、SiGe基板、Ge基板、SiGeC基板などを用いてもよいし、これらの基板内のウェル領域上に本発明のスタックゲート構造を形成してもよい。
さらに、本発明の例では、絶縁膜上に薄膜半導体が形成されるSOI(silicon on insulator)基板、SGOI(silicon-germanium on insulator)基板、GOI(germanium on insulator)基板などを使用することもできるし、これらの基板内のウェル領域上に本発明のスタックゲート構造を形成してもよい。
また、本発明の例では、p型シリコン基板(ウェル領域を含む)上のnチャネルトランジスタのメモリセル・ゲートスタック構造について述べたが、これを、n型シリコン基板(ウェル領域を含む)上のpチャネルトランジスタのメモリセル・ゲートスタック構造に置き換えることも可能である。この場合、ソース又はドレイン拡散層の導電型は、p型になる。
さらに、上述の実施例に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成できる。例えば、上述の実施例に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施例の構成要素を適宜組み合わせてもよい。