CN109755253A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109755253A
CN109755253A CN201811011142.2A CN201811011142A CN109755253A CN 109755253 A CN109755253 A CN 109755253A CN 201811011142 A CN201811011142 A CN 201811011142A CN 109755253 A CN109755253 A CN 109755253A
Authority
CN
China
Prior art keywords
layer
trapping
insulating film
film
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811011142.2A
Other languages
English (en)
Other versions
CN109755253B (zh
Inventor
松尾和展
关原章子
高岛章
青山知宪
矶贝达典
野口将希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN109755253A publication Critical patent/CN109755253A/zh
Application granted granted Critical
Publication of CN109755253B publication Critical patent/CN109755253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体装置包含半导体层、第一导电层、隧穿绝缘膜和电荷捕获薄膜。所述隧穿绝缘膜设置于所述半导体层与所述第一导电层之间。所述电荷捕获薄膜设置于所述第一导电层与所述隧穿绝缘膜之间。所述电荷捕获薄膜包含第一分离层、第一捕获层和第二捕获层。所述第一捕获层定位于所述隧穿绝缘膜与所述第一分离层之间。所述第二捕获层定位于所述第一导电层与所述第一分离层之间。所述第一捕获层中的电荷捕获效率高于所述第二捕获层中的电荷捕获效率。

Description

半导体装置
相关申请
本申请基于2017年11月8日提交的第2017-215654号日本专利申请并要求其优先权；所述专利申请的全部内容以引用的方式并入本文中。
技术领域
实施例涉及一种半导体装置。
背景技术
已知非易失性存储器，其中绝缘层与导电层在堆叠主体中交替地堆叠，且存储器单元在堆叠主体的高度方向上堆叠于三维结构中。举例来说，堆叠主体内部的导电层是字线。用以形成沟道的半导体层设置于在堆叠主体的高度方向上延伸的存储器电洞内部。电荷捕获部分设置于字线与沟道之间的相交部分处；且在所述相交部分中的每一个处获得包含沟道/电荷捕获部分/字线的存储器单元。存储器单元的数据保持特性随着存储器单元按比例缩小而降低。需要改善数据保持特性。
发明内容
根据实施例的一种半导体装置包含半导体层、第一导电层、隧穿绝缘膜和电荷捕获薄膜。所述隧穿绝缘膜设置于所述半导体层与所述第一导电层之间。所述电荷捕获薄膜设置于所述第一导电层与所述隧穿绝缘膜之间。所述电荷捕获薄膜包含第一分离层、第一捕获层和第二捕获层。所述第一捕获层定位于所述隧穿绝缘膜与所述第一分离层之间。所述第二捕获层定位于所述第一导电层与所述第一分离层之间。所述第一捕获层中的电荷捕获效率高于所述第二捕获层中的电荷捕获效率。
根据所述实施例，可获得良好的数据保持特性。
附图说明
图1是说明根据实施例的半导体装置的示意性透视图；
图2A和图2B是说明具有三维结构的存储器单元的示意图横截面图；
图3是说明根据实施例的包含于半导体装置中的存储器单元的放大的示意性横截面图；
图4A是说明根据参考实例的存储器单元的能带的示意性带图，图4B是说明根据参考实例的存储器单元的示意性横截面图，且图4C是仅说明电荷捕获薄膜内部的电子分布的示意图；
图5A是说明根据实施例的包含于半导体装置中的存储器单元的能带的示意性带图，且图5B是说明根据实施例的包含于半导体装置中的存储器单元的示意性横截面图；
图6是说明数据保持特性的示意图；
图7A、7B、7C、7D、7E、7F和图8A、8B、8C、8D、8E是以过程次序说明根据实施例的用于制造半导体装置的方法的示意性横截面图；
图9是说明形成存储器单元的电荷捕获薄膜的一个序列的示意性流程图；
图10是说明根据第一修改的存储器单元的能带的示意性带图；
图11A是概要地说明根据实施例的包含于半导体装置中的NAND串外围的电路的等效电路图，图11B是说明存储器单元的数据编程操作中的电子的隧穿的示意性横截面图，且图11C是说明存储器单元的数据擦除操作中的电洞的隧穿的示意性横截面图；且
图12A是说明一般化存储器单元的第一实例的示意性横截面图，且图12B是说明一般化存储器单元MC的第二实例的示意性横截面图。
具体实施方式
现将参考图式描述本发明的实施例。
图式是示意性或概念性的；且部分的厚度与宽度之间的关系、部分之间的大小比例等等不一定与其实际值相同。还会存在以下状况：在图式之间以不同方式说明尺寸和/或比例，甚至在说明同一部分的状况下也是如此。在本说明书和每个图式中，类似于参考前提图式描述的组件的组件以相同附图标记标记；且适当时省略详细描述。
图1是说明根据实施例的半导体装置100的示意性透视图。在说明书中，第一方向被视为Z轴方向。与Z轴方向交叉，例如正交，的一个方向被视为第二方向。第二方向是X轴方向。与Z轴和X轴方向交叉，例如正交，的一个方向被视为第三方向。第三方向是Y轴方向。
如图1中所展示，根据实施例的半导体装置100是包含具有三维结构的存储器单元的非易失性存储器。半导体装置100包含半导体衬底1、堆叠主体2和多个柱状部分CL。
堆叠主体2设置于半导体衬底1上。举例来说，绝缘膜2g设置于堆叠主体2与半导体衬底1之间。堆叠主体2包含沿着Z轴方向交替堆叠的多个导电层21与多个绝缘层22。导电层21包含例如钨(W)。绝缘层22包含例如氧化硅(SiO2)。绝缘层22在导电层21之间绝缘。堆叠的数目对于导电层21和对于绝缘层22是任意的。
导电层21包含至少一个源极侧选择栅极SGS、多个字线WL和至少一个漏极侧选择栅极SGD。源极侧选择栅极SGS是源极侧选择晶体管STS的栅极电极。字线WL是存储器单元MC的栅极电极。漏极侧选择栅极SGD是漏极侧选择晶体管STD的栅极电极。源极侧选择栅极SGS设置于堆叠主体2的下部区域中。漏极侧选择栅极SGD设置于堆叠主体2的上部区域中。下部区域是指堆叠主体2的接近基板1的侧上的区域；且上部区域是指堆叠主体2的在基板1远端的侧上的区域。字线WL设置于源极侧选择栅极SGS与漏极侧选择栅极SGD之间。
在多个绝缘层22当中，绝缘源极侧选择栅极SGS与字线WL的绝缘层22的Z轴方向上的厚度可设定成比例如绝缘字线WL与字线WL的绝缘层22的Z轴方向上的厚度更厚。
半导体装置100包含串联连接于漏极侧选择晶体管STD与源极侧选择晶体管STS之间的多个存储器单元MC。漏极侧选择晶体管STD、存储器单元MC与源极侧选择晶体管STS串联连接的结构称为“存储器串”或“NAND串”。举例来说，存储器串通过触点Cb连接到位线BL。位线BL设置于堆叠主体2上方并在Y轴方向上延伸。
多个缝隙ST设置于堆叠主体2中。缝隙ST各自沿着X轴方向延伸，并从堆叠主体2的上端到堆叠主体2的下端沿着Z轴方向设置于堆叠主体2内部。在缝隙ST中的每一个的内部中，设置绝缘体；或设置绝缘体和通过所述绝缘体与堆叠主体2绝缘的导体。导体电连接到半导体衬底1，并包含于例如源极线的一部分中。在图1中未说明设置于缝隙ST内部的绝缘体或绝缘体与导体。堆叠主体2的插入于设置于缝隙ST内部的绝缘体之间的部分称为块(BLOCK)并包含于例如数据擦除的最小单元中。
从堆叠主体2的上端到堆叠主体2的下端沿着Z轴方向柱状部分CL中的每一个设置于堆叠主体2内部。柱状部分CL中的每一个包含半导体层。在半导体层内部获得漏极侧选择晶体管STD、存储器单元MC和源极侧选择晶体管STS的每个沟道。
图2A和图2B是说明具有三维结构的存储器单元MC的示意性横截面图。在图2A和图2B中以简化方式展示具有三维结构的存储器单元MC的一个实例。图2A展示Y-Z横截面；且图2B展示X-Y横截面。
存储器电洞MH设置于堆叠主体2内部。存储器电洞MH在Z轴方向上延伸。存储器电洞MH从堆叠主体2的上端到堆叠主体2的下端沿着Z轴方向设置于堆叠主体2内部。X-Y横截面中的存储器电洞MH的配置是圆或椭圆。柱状部分CL设置于存储器电洞MH内部。柱状部分CL包含半导体主体210、存储器薄膜220和核心层230。
包含于存储器薄膜220的一部分中的阻挡绝缘膜21a可设置于导电层21与绝缘层22之间。阻挡绝缘膜21a是例如氧化硅薄膜或金属氧化物膜。金属氧化物的一个实例是氧化铝。而且，阻挡膜21b可设置于导电层21与绝缘层22之间和导电层21与存储器薄膜220之间。举例来说，在导电层21是钨的状况下，举例来说，将氮化钛和钛的堆叠结构薄膜选作阻挡膜21b。阻挡绝缘膜21a抑制从导电层21到存储器薄膜220侧的电荷的后隧穿。阻挡膜21改善导电层21与阻挡绝缘膜21a之间的粘着。
半导体主体210设置于存储器电洞MH内部。半导体主体210的配置是例如具有底部的管状配置。举例来说，半导体主体210包含硅。举例来说，所述硅是由结晶非晶硅制成的多晶硅。硅的导电类型是例如P型。半导体主体210用以形成漏极侧选择晶体管STD、存储器单元MC和源极侧选择晶体管STS的每个沟道。
存储器薄膜220的除阻挡绝缘膜21a以外的部分设置于半导体主体210与存储器电洞MH的内壁之间。存储器薄膜220的配置是例如管状配置。多个存储器单元MC在Z轴方向上堆叠，并安置于半导体主体210与用以形成字线WL的每个导电层21之间。存储器薄膜220包含覆盖绝缘膜221、电荷捕获薄膜222和隧穿绝缘膜223。
覆盖绝缘膜221设置于导电层21与电荷捕获薄膜222之间和绝缘层22与电荷捕获薄膜222之间。覆盖绝缘膜221包含例如氧化硅。覆盖绝缘膜221提供保护，以使得电荷捕获薄膜222不会在以导电层21替换牺牲膜(未说明)(替换过程)时得到蚀刻。可在替换过程中从导电层21与存储器薄膜220之间移除覆盖绝缘膜221。在此状况下，如图2A和图2B中所展示，举例来说，阻挡绝缘膜21a设置于导电层21与电荷捕获薄膜222之间。而且，可不在不利用替换过程以形成导电层21的状况下提供覆盖绝缘膜221。
电荷捕获薄膜222设置于阻挡绝缘膜21a与隧穿绝缘膜223之间和覆盖绝缘膜221与隧穿绝缘膜223之间。举例来说，电荷捕获薄膜222包含氮化硅并具有捕获薄膜内部的电荷的捕获位点。电荷捕获薄膜222的插入于半导体主体210与用以形成字线WL的导电层21之间的部分充当电荷捕获部分。存储器单元MC的阈值电压根据电荷捕获部分内部的电荷的存在或不存在或电荷捕获部分内部捕获的电荷的量而改变。由此，存储器单元MC存储信息。
隧穿绝缘膜223设置于半导体主体210与电荷捕获薄膜222之间。隧穿绝缘膜223包含例如氧化硅或氧化硅与氮化硅的组合。隧穿绝缘膜223是半导体主体210与电荷捕获薄膜222之间的势垒。当电子从半导体主体210注入到电荷捕获部分中(编程操作)时和当电洞从半导体主体210注入到电荷捕获部分中(擦除操作)时，电子或电洞的隧穿在隧穿绝缘膜223中发生。
半导体主体210、隧穿绝缘膜223和电荷捕获薄膜222各自沿着布置多个导电层21和多个绝缘层22的Z轴方向延伸。
核心层230填充具有管状配置的半导体主体210。核心层230的配置是例如柱状配置。核心层230包含例如氧化硅并是绝缘的。
图3是说明根据实施例的包含于半导体装置中的存储器单元MC的放大的示意性横截面图。图3展示Y-Z横截面。导电层21与阻挡绝缘膜21a之间的阻挡膜未图3中加以说明；且类似地在后续图式中为说明所述阻挡膜。
如图3中所展示，电荷捕获薄膜(charge trapping film，CT)222包含第一捕获层222a到第三捕获层222c以及第一分离层224a和第二分离层224b。第一捕获层222a设置于隧穿绝缘膜(tunneling insulating film，TNL)223与阻挡绝缘膜(blocking insulatingfilm，BLK)21a之间。第二捕获层222b设置于阻挡绝缘膜21a与第一捕获层222a之间。第三捕获层222c设置于第一捕获层222a与第二捕获层222b之间。第一分离层224a设置于第一捕获层222a与第三捕获层222c之间。第一分离层224a与第一捕获层222a和第三捕获层222c接触。第二分离层224b设置于第二捕获层222b与第三捕获层222c之间。第二分离层224b与第二捕获层222b和第三捕获层222c接触。
在实施例中，第一捕获层222a到第三捕获层222c各自包含例如硅和氮，并例如是氮化硅薄膜。另外，第一捕获层222a的电荷捕获效率高于第二捕获层222b和第三捕获层222c的电荷捕获效率。由此，电荷捕获薄膜222的电荷捕获效率在隧穿绝缘膜223侧上比在阻挡绝缘膜21a侧上更高。
举例来说，用于提高氮化硅的电荷捕获效率的一个方法包含例如将硅与氮的比的值Si:N设定成高于化学计量比。氮化硅的化学计量比是Si:N＝3:4＝0.75。氮化硅的电荷捕获效率在比的值Si:N超出0.75时增大。在说明书中，比的值Si:N是高的氮化硅称为富硅(富Si)氮化硅。在所述实施例中，电荷捕获薄膜222中的比的值Si:N在隧穿绝缘膜223侧上比在阻挡绝缘膜21a侧上更高。在所述实施例中，第一捕获层222a是最高的。举例来说，比的值Si:N可以是峰值。
当电荷捕获薄膜222的结构是使得电荷捕获效率在隧穿绝缘膜223侧上是高的时，存储器单元MC的数据保持特性得以改善。现将逐步骤描述此情形。比的值Si:N被设定成高于化学计量比的实例将用作用于局部地提高电荷捕获薄膜222的电荷捕获效率的方法。
图4A是说明根据参考实例(REFERENCE EXAMPLE)的存储器单元MCr的能带的示意性带图。图4B是说明根据参考实例(REFERENCE EXAMPLE)的存储器单元MCr的示意性横截面图。图4C是仅说明电荷捕获薄膜(CT)内部的电子的分布(e.DISTRIBUTION)的示意图。所捕获电荷是电子e。
在存储器单元MCr中，电荷捕获薄膜222r的电荷捕获效率被设定成从隧穿绝缘膜223到阻挡绝缘膜21a是均匀的。电荷捕获薄膜222r是例如氮化硅。电荷捕获薄膜222r中的氮化硅的比的值Si:N被设定成从隧穿绝缘膜223到阻挡绝缘膜21a是均匀的。
(1)参考实例：数据编程操作
在如图4A中所展示的数据编程操作中，从隧穿绝缘膜223侧朝向阻挡绝缘膜21a侧将电子e注入到电荷捕获薄膜222r中。在存储器单元MCr中的编程操作中，在电荷捕获薄膜222r的阻挡绝缘膜21a侧上捕获许多电子e。举例来说，在电荷捕获薄膜222r与阻挡绝缘膜21a之间的交接面附近捕获许多电子e。
(2)参考实例：数据保持状态
在数据编程之后，存储器单元MCr处于数据保持状态下。
在如图4B中所展示的数据保持期间，由于固有场和读取操作的重复而发生所捕获电子e的以下两个移动：
A.朝向隧穿绝缘膜223移动
B.朝向电荷捕获薄膜222r的外围扩散的移动
对于数据保持特性，电子e的移动“A”在增大存储器单元MCr的阈值电压的方向上起作用。也就是说，当发生移动“A”时，电子e接近半导体主体210(沟道)。因此，沟道上的电子e的显性加强。可视为移动“A”致使数据保持特性降低的可能性是极其低的。发生移动“A”是可接受的。
电子e的移动“B”随移动“A”发生。电荷捕获薄膜222r具有沿着Z轴方向延伸且与在Z轴方向上邻近的另一存储器单元MCr连续的结构。因此，当发生移动“B”时，举例来说，在电荷捕获薄膜222r内部穿过浅层级发生电子e的跳变；且电子e逃出存储器单元MCr的区域。当发生移动“B”时，存储器单元MCr的阈值电压减小；且数据保持特性降低。
现将聚焦于在存储器单元MCr的单元端部附近捕获的电子e。在单元端部附近捕获的电子e受由在另一存储器单元MCr中捕获的另一电子e产生的电场影响。电场包含具有垂直于半导体主体210且朝向隧穿绝缘膜223的定向的电场(竖直电场：EV)、具有平行于半导体主体210的定向的电场(水平电场：EH)。具有倾斜定向的力在单元端部附近易于施加到电子e，这是因为两个电场的力均易于施加。电子e穿过在电荷捕获薄膜222r内部随机发生的浅层级(发生移动“B”)。电子e逃出存储器单元MCr的区域；且存储器单元MCr的阈值电压会不合期望地减小。
另外，在图4C所展示的存储器单元MCr中，在电荷捕获薄膜222r的阻挡绝缘膜21a侧上捕获许多电子e。因此，由于电子e的固有场，电场在阻挡绝缘膜21a侧上局部地强化；而且，这也是移动“A”和“B”各自易于发生的状态。
举例来说，下文可被视为用于抑制移动“B”的方法：
·通过致使电荷捕获薄膜222r进一步包含氮化硅薄膜内部的氧来增大电荷捕获薄膜222r的氧浓度。
·在电荷捕获薄膜222r中进一步提供具有高氧浓度的层。
但是，在这些方法与编程特性之间存在取舍关系。在这些方法中，定位于半导体主体210与导电层21之间的绝缘膜的有效薄膜厚度增大。因此，施加到电荷捕获薄膜222r的电场减弱；尽管可预期对移动“B”的抑制，但是施加到隧穿绝缘膜223的电场同时也会不合期望地减弱。因此，编程特性降低。
图5A是说明根据实施例的包含于半导体装置中的存储器单元MC的能带的示意性带图。图5B是说明根据实施例的包含于半导体装置中的存储器单元MC的示意性横截面图。
如图5A所展示，存储器单元MC的电荷捕获薄膜222包含第一分离层224a和第二分离层224b。第一分离层224a和第二分离层224b各自是例如氧化硅。因此，可抑制移动“B”的发生，这是因为存储器单元MC包含电荷捕获薄膜222内部的第一分离层224a和第二分离层224b。
另外，存储器单元MC的电荷捕获薄膜222包含第一捕获层222a到第三捕获层222c。第一捕获层222a到第三捕获层222c各自是例如氮化硅。比的值Si:N在定位于隧穿绝缘膜223侧上的第一捕获层222a中比在定位于阻挡绝缘膜21a侧上的第二捕获层222b中更高。也就是说，第一捕获层222a的电荷捕获效率高于第二捕获层222b的电荷捕获效率。比的值Si:N可对于整个电荷捕获薄膜222或对于隧穿绝缘膜223侧和阻挡绝缘膜21a侧两者超出0.75。甚至在此状况下，第一捕获层222a中的比的值Si:N被设定成高于第二捕获层222b的比的值Si:N。由此，如下文所描述，可抑制编程特性的降低同时抑制移动“B”的发生。
(1)实施例：数据编程操作
在如图5A中所展示的数据编程操作中，从隧穿绝缘膜223侧朝向阻挡绝缘膜21a侧将电子e注入到电荷捕获薄膜222中。
在存储器单元MC中，接近隧穿绝缘膜223的第一捕获层222a的结构具有比例如第二捕获层222b更易于所述电荷(电子e)的结构。因此，在数据编程操作中，在第二捕获层222b中捕获许多电子e；但可在第一捕获层222a中捕获电子e的一部分。在存储器单元MC中，所捕获电子e分散于电荷捕获薄膜222中。
(2)实施例：数据保持状态
在数据编程之后，存储器单元MC处于数据保持状态下。
举例来说，在如图5B中所展示的数据保持状态下，在第一捕获层222a和第二捕获层222b两者中存在电子e。同样在存储器单元MC中，电子e产生固有场。举例来说，在在第一捕获层222a和第二捕获层222b两者中存在电子e的状况下，抑制第二捕获层222b中存在的电子e的移动。举例来说，第一捕获层222a中存在的电子e抑制第二捕获层222b中存在的电子e朝向隧穿绝缘膜223侧的移动。
这意味着抑制移动“A”。通过抑制移动“A”，增大存储器单元MC的阈值的作用减弱。但是，在存储器单元MC的数据编程操作中，已在第一捕获层222a中捕获电子e。因此，即使抑制移动“A”的发生，也不易于丢失增大存储器单元MC的阈值电压的优点。
另外，在存储器单元MC中，有可能甚至在电荷捕获薄膜222包含第一分离层224a和第二分离层224b的状况下也获得此优点。第一分离层224a和第二分离层224b抑制从第二捕获层222b朝向第一捕获层222a的电子e的移动。但是，在存储器单元MC中，当状态变成数据保持状态时，在第一捕获层222a中存在电子e。因此，甚至在包含第一分离层224a和第二分离层224b的状况下，也不易于丢失增大存储器单元MC的阈值电压的优点。
图6是说明数据保持特性((D.R.)的示意图。
在图6中，针对下文展示数据保持特性：
I.在第一捕获层222a到第三捕获层222c中不存在具有高电荷捕获效率的富Si层的实例(Si3N4)
II.第一捕获层222a到第三捕获层222c全部是富Si层的实例(富Si)
III.第二捕获层222b是富Si层的实例(BLK富Si)
IV.第三捕获层222c是富Si层的实例(CTR富Si)
V.第一捕获层222a是富Si层的实例(TNL富Si)
在图6中，实例I用作参考。在实例I中，举例来说，对于所有第一捕获层222a到第三捕获层222c，比的值Si:N被设定成约0.75。在图6中，关于实例I展示数据保持特性的提高(GOOD)或降低(POOR)。
在实例II中，如图6中所展示，举例来说，对于所有第一捕获层222a到第三捕获层222c，比的值Si:N被设定成大于0.75。在实例II中，相比于实例I，数据保持特性极大地降低。
在实例III中，举例来说，第二捕获层222b中的比的值Si:N被设定成大于0.75。在实例III中，数据保持特性相比于实例I略微地降低。
在实例IV中，举例来说，第三捕获层222c中的比的值Si:N被设定成大于0.75。在实例IV中，相比于实例I，数据保持特性降低。
因此，同样对于实例II到实例IV中的每一个亦数据保持特性比实例I的数据保持特性更差。
实例V是包含于根据实施例的半导体装置中的存储器单元MC。在实例V中，举例来说，第一捕获层222a中的比的值Si:N被设定成大于0.75。在实例V中，相比于实例I到IV，数据保持特性提高。
举例来说，认为这是因为当比的值Si:N对于第二捕获层222b和/或第三捕获层222c被设定成高于约0.75时，促进移动“B”，这是因为第二捕获层222b中的所捕获电子e易于受第二捕获层222b和第三捕获层222c的浅层级影响。
相反地，如同实例V中，第二捕获层222b和第三捕获层222c中的比的值Si:N被设定成低于第一捕获层222a中的比的值Si:N。第二捕获层222b和第三捕获层222c中的浅层级的密度相比于第一捕获层222a中的浅层级的密度而减小。因此，第二捕获层222b中的所捕获电子e不易于受第二捕获层222b和第三捕获层222c的浅层级影响。此外，在第一捕获层222a中捕获电子e。因此，相比于未在第一捕获层222a中捕获电子e的状态，可减小将促进第二捕获层222b中的所捕获电子e的移动“B”的电场。
而且，如由图4C中的虚线展示，在存储器单元MC中的两个位置处发生电子e的捕获峰值。这意味着在存储器单元MC的数据编程操作中，举例来说，所捕获电子e分散于接近隧穿绝缘膜223的第一捕获层222a与接近阻挡绝缘膜21a的第二捕获层222b之间。
相反地，在存储器单元MCr中，电子e的捕获峰值仅在如由图4C中的实线展示的一个位置处。也就是说，在存储器单元MCr中，所捕获电子e未在数据编程操作中分散于电荷捕获薄膜222r中。
此处，假设电荷捕获薄膜222中的所捕获电子e的总量与电荷捕获薄膜222r中的所捕获电子e的总量彼此相等。在此状况下，存储器单元MC的第二捕获层222b中的所捕获电子e的量可设定成相比于存储器单元MCr的阻挡绝缘膜21a侧上的所捕获电子e的量是低的。
电场是强的区域由于电荷捕获薄膜222和222r中的每一个中的所捕获电子e的固有场而局部发生。电场的强度取决于所捕获电子e的量。举例来说，在所捕获电子e的量是高的状况下，电场更强。在由电子e的固有场引起的电场是强的状态下，相比于弱状态更易于发生移动“A”和/或移动“B”。详言之，如上文所描述，移动“B”不合期望地引起数据保持特性的较大降低。
对于此情形，在存储器单元MC中，所捕获电子e可分散于电荷捕获薄膜222中；因此，举例来说，可减小第二捕获层222b中局部地捕获的电子e的量。因此，在电荷捕获薄膜222内部局部产生强电场的区域中的电场可相比于存储器单元MCr是松弛的。因此，根据存储器单元MC，举例来说，可更强烈地抑制移动“B”的发生。
另外，存储器单元MC至少包含第一捕获层222a与第二捕获层222b之间的第一分离层224a。详言之，在所述实施例中，包含与第一捕获层222a接触的第一分离层224a和与第二捕获层222b接触的第二分离层224b的多个分离层。第一分离层224a抑制第一捕获层222a中所捕获的电子e的移动；且第二分离层224b抑制第二捕获层222b中所捕获的电子e的移动。抑制移动“B”的发生的效应在第一分离层224a和第二分离层224b中是高的。因此，在包含电荷捕获薄膜222内部的分离层的实施例中，可相比于不包含分离层的状况进一步抑制移动“B”的发生。而且，举例来说，相比于对于分离层是单层的状况，对于在电荷捕获薄膜222内部存在多个分离层的状况，可更强烈地获得抑制移动“B”的发生的效应。
而且，有利的是第一捕获层222a中的比的值Si:N的峰值介于不小于0.77且不大于0.9的范围内。举例来说，在第一捕获层222a中的比的值Si:N的峰值超出0.9的状况下，第一捕获层222a内部的浅层级的数目增大；所捕获电荷更易于逃脱；且数据保持特性的改善效应会不合期望地减弱。举例来说，在第一捕获层222a中的比的值Si:N的峰值小于0.77的状况下，电荷捕获效率无法增大许多。在第一捕获层222a中的比的值Si:N的峰值被设定成介于不小于0.77且不大于0.9的范围内的状况下，举例来说，将第二捕获层222b和第三捕获层222c中的比的值Si:N的峰值设定成超出第一捕获层222a中的比的值Si:N的峰值就足够了。
因此，根据包含于根据实施例的半导体装置中的存储器单元MC，可获得良好的数据保持特性。
现将描述用于制造根据实施例的半导体装置的方法的一个实例。
图7A到图8E是以过程次序说明根据实施例的用于制造半导体装置的方法的示意性横截面图。举例来说，图7A到图8E中展示的横截面对应于图2A中展示的横截面(Y-Z横截面)。
如图7A中所展示，在半导体衬底1(图1)上形成堆叠主体。通过在半导体衬底1上沿着Z轴方向交替地堆叠绝缘层22与牺牲膜23来形成堆叠主体。
接着，如图7B中所展示，存储器电洞MH从堆叠主体的上端到堆叠主体的下端沿着Z轴方向形成于堆叠主体内部。
如图7C中所展示而继续，覆盖绝缘膜221从堆叠主体的上端到堆叠主体的下端沿着Z轴方向形成于存储器电洞MH内部。
接着，如图7D中所展示，在覆盖绝缘膜221上形成电荷捕获薄膜222。
图9是说明形成存储器单元MC的电荷捕获薄膜222的一个序列的示意性流程图。
直到形成覆盖绝缘膜221时，半导体装置放置于未说明的薄膜形成设备的处理腔室中。
如步骤ST.0中所展示，使用惰性气体来清除处理腔室内部的大气。氮气是惰性气体的一个实例。
如步骤ST.1中所展示，将硅(Si)源气体供应给处理腔室内部。硅烷基气体是硅源气体的一个实例。由此，在基础上，例如在覆盖绝缘膜221上，形成薄硅薄膜。
如步骤ST.2中所展示，使用惰性气体来清除处理腔室内部的大气。
如步骤ST.3中所展示，将氮化剂气体供应给处理腔室内部。包含氨气的气体是氮化剂气体的一个实例。由此，氮化薄硅薄膜。步骤ST.3中的剂气体的流速是F1。
如步骤ST.4中所展示，使用惰性气体来清除处理腔室内部的大气。从步骤ST.1到步骤ST.4的步骤是捕获层形成周期(除第一捕获层222a以外)。
如步骤ST.5中所展示，确定捕获层形成周期是否已到达设计次数。在确定了未到达设计次数(NO)的状况下，重复步骤ST.1到步骤ST.4。在确定了已到达设计次数(YES)的状况下，确定已形成第二捕获层222b；且流程前进到步骤ST.11。设计次数可以是1或更多。
如步骤ST.11中所展示，将硅(Si)源气体供应给处理腔室内部。由此，在第二捕获层222b上形成薄硅薄膜。
如步骤ST.12中所展示，使用惰性气体来清除处理腔室内部的大气。
如步骤ST.13中所展示，将氧化剂气体供应给处理腔室的内部。包含氧的气体是氧化剂气体的一个实例。由此，氧化薄硅薄膜。
如步骤ST.14中所展示，使用惰性气体来清除处理腔室内部的大气。从步骤ST.11到步骤ST.14的步骤是分离层形成周期。
如步骤ST.15中所展示，确定分离层形成周期是否已到达设计次数。在确定了未到达设计次数(NO)的状况下，重复步骤ST.11到步骤ST.14。在确定了已到达设计次数(YES)的状况下，确定已形成第二分离层224b；且流程前进到步骤ST.16。设计次数可以是1或更多。
如步骤ST.16中所展示，确定分离层的层数目是否已到达设计层数目。在确定了尚未到达设计次数(NO)的状况下，流程返回到步骤ST.1；重复步骤ST.1到步骤ST.4；且形成下一捕获层。在确定了分离层的层数目已到达设计层数目(YES)的状况下，流程前进到步骤ST.21。设计层数目可以是1或更多。
如步骤ST.21中所展示，将硅(Si)源气体供应给处理腔室内部。由此，在基础上，例如在分离层的层的数目是2状况下在第一分离层224a上，形成形成薄硅薄膜。
如步骤ST.22中所展示，使用惰性气体来清除处理腔室内部的大气。
如步骤ST.23中所展示，将氮化剂气体供应给处理腔室内部。由此，氮化薄硅薄膜。步骤ST.23中的剂气体的流速是F2。举例来说，流速F2被设定成低于流速F1(F2<F1)；举例来说，环境是使得薄硅薄膜比在步骤ST.3中更不易于氮化。由此，形成富硅氮化硅；举例来说，形成比第二捕获层222b具有更高电荷捕获效率的第一捕获层222a。
如步骤ST.24中所展示，使用惰性气体来清除处理腔室内部的大气。从步骤ST.21到步骤ST.24的步骤是第一捕获层222a形成周期。
如步骤ST.25中所展示，确定第一捕获层222a形成周期是否已到达设计次数。在确定了未到达设计次数(NO)的状况下，重复步骤ST.21到步骤ST.24。在确定了已到达设计次数(YES)的状况下，确定已形成第一捕获层222a；且电荷捕获薄膜222的形成结束。设计次数可以是1或更多。
接着，如图7E中所展示，在电荷捕获薄膜222上形成隧穿绝缘膜223。
继续，虽然未特别说明，但是覆盖绝缘膜221、从存储器电洞MH的底部移除电荷捕获薄膜222和隧穿绝缘膜223；且在存储器电洞MH的底部暴露半导体衬底1。
接着，如图7F中所展示，在隧穿绝缘膜223上形成电连接到半导体衬底1的半导体主体210。
继续，如图8A中所展示，在半导体主体210上形成核心层230。由此，以覆盖绝缘膜221、电荷捕获薄膜222、隧穿绝缘膜223、半导体主体210和核心层230填充存储器电洞MH的内部。
继续，缝隙ST从堆叠主体的上端到堆叠主体的下端沿着Z轴方向形成(图1)。
接着，如图8B中所展示，通过缝隙ST移除牺牲膜23。由此，在绝缘层22之间形成空间S。绝缘层22包含例如氧化硅；且牺牲膜23包含例如氮化硅。举例来说，使用包含磷酸的经加热蚀刻剂的湿式蚀刻用以移除牺牲膜23。
如图8C中所展示而继续，通过空间S移除覆盖绝缘膜221。由此，举例来说，在空间S内部暴露电荷捕获薄膜222。
接着，如图8D中所展示，在电荷捕获薄膜222的表面和空间S内部暴露的绝缘层22的表面上通过缝隙ST形成阻挡绝缘膜21a。
继续，如图8E中所展示，通过缝隙ST将金属(导体)填充到空间S的内部中。由此，形成多个导电层21在Z轴方向上堆叠同时插入绝缘层22的堆叠主体。在形成导电层21之前，可通过缝隙ST在空间S内部暴露的阻挡绝缘膜21a的表面上形成阻挡膜21b。
随后，虽然未特别说明，但是使用众所周知的方法，以绝缘体或以绝缘体和导体填充缝隙ST的内部；另外，在堆叠主体上形成位线BL等等。因此，举例来说，可制造根据实施例的半导体装置100。
根据此制造方法，在形成电荷捕获薄膜222的过程中，举例来说，不需要在制造时进出薄膜形成设备的处理腔室反复地传送并调度半导体装置100。因此，可获得以下优点：可制造半导体装置100同时抑制产出率的减小。
而且，在上文叙述的制造方法中，在分离层形成周期内执行紧跟此过程的硅源气体供应过程(步骤ST.11)和惰性气体净化过程(步骤ST.12)。还有可能省略步骤ST.11和步骤ST.12。在省略的状况下，所形成的第二分离层224b等等从氧化硅薄膜变成氮氧化硅薄膜。第二分离层224b等等可以是氮氧化硅薄膜。
存储器单元的第一修改
图10是说明根据第一修改的存储器单元的能带的示意性带图。图10展示无电场的状态。
如图10所展示，在电荷捕获薄膜222包含例如第一分离层224a和第二分离层224b的状况下，第一分离层224a和第二分离层224b的带隙BG4和BG5可设定成比例如电荷捕获薄膜222的第一捕获层222a到第三捕获层222c的带隙BG1到BG3更宽。由此，可进一步抑制电子e的移动“A”和“B”的发生。
只要带隙BG4和BG5比带隙BG1到BG3更宽，那么第一分离层224a和第二分离层224b不限于氧化硅。举例来说，如制造方法中所描述，第一分离层224a和第二分离层224b可以是氮氧化硅、金属氮化物或金属氧化物。
而且，举例来说，将带隙BG1到BG3设定成比隧穿绝缘膜223的带隙BG6更窄。由此，电荷捕获薄膜222可具有易于捕获从半导体主体210穿过隧穿绝缘膜223隧穿的电子e的结构。
只要带隙BG1到BG3比带隙BG6更窄，那么第一捕获层222a到第三捕获层222c不限于氮化硅。举例来说，可使用可捕获电荷的金属氧化物或金属氮化物。
为了有效地提高存储器单元MC的电荷捕获薄膜222的数据编程特性，电荷捕获薄膜222可进一步包含可散射电子e的金属性元件。第一捕获层222a可进一步包含此金属性元件；或第一捕获层222a到第三捕获层222c可进一步包含此金属性元件，同时允许保持第一捕获层222a的高电荷捕获效率。有可能通过这些方法中的任一个进一步提高存储器单元MC的数据编程特性。
而且，在上文叙述的实施例中，比的值Si:N被设定成高于化学计量比(富硅)以增大隧穿绝缘膜223侧上的电荷捕获薄膜222的电荷捕获效率。但是，举例来说，这仅仅是用于提高氮化硅的电荷捕获效率的一个方法。还有可能通过使用另一方法来局部地提高电荷捕获薄膜222的电荷捕获效率。举例来说，电荷捕获薄膜222的基底被设定成是氮化硅。在此状况下，除用于制造富硅氮化硅的方法以外，可使用添加添加剂的方法。举例来说，添加剂是选自由以下组成的群组的至少一个：碳、铝、铪、锌和钛。举例来说，添加剂的浓度被设定成在隧穿绝缘膜侧上是高的。在上文叙述的实施例中，举例来说，第一捕获层222a包含上文叙述的添加剂。另外，举例来说，第一捕获层222a到第三捕获层222c各自可包含上文叙述的添加剂。在此状况下，举例来说，将添加剂的浓度设定成在第一捕获层222a中最高就足够了。
而且，举例来说，电荷捕获效率高于具有约0.75的比的值Si:N的氮化硅的金属化合物可用作电荷捕获薄膜222的第一捕获层222a。举例来说，金属化合物是选自由以下组成的群组的至少一个：金属氧化物、金属氮化物和金属氮氧化物。为了在使用金属氧化物的状况下抑制金属性元件的扩散，可使用具有氮化硅、金属氮化物或金属氮氧化物中的一个的堆叠结构；或可使用金属氧化物插入于氮化硅、金属氮化物或金属氮氧化物中的一个之间的夹层结构。另外，举例来说，第一捕获层222a到第三捕获层222c各自可包含上文叙述的金属化合物。在此状况下，举例来说，电荷捕获效率被设定成在第一捕获层222a中最高。
另外，举例来说，阻挡绝缘膜21a的带隙BG7被设定成比带隙BG1到BG3更宽。由此，不易于发生电子e从导电层21的后隧穿的结构是可能的。
图11A是概要地说明根据实施例的包含于半导体装置中的NAND串外围的电路的等效电路图。图11B是说明在存储器单元MC的数据编程操作(WRITE)中的电子e的隧穿的示意性横截面图。图11C是说明存储器单元MC的数据擦除操作(ERASE)中的电洞h的隧穿的示意性横截面图。
如图11A中所展示，半导体装置100进一步包含电压产生电路110、源极线驱动电路120、字线驱动电路130和控制电路140。举例来说，这些电路设置于半导体衬底1中。
电压产生电路110产生用于半导体装置100中的电压。源极线驱动电路120从电压产生电路110向源极线SL供应第一电势(FIRST POTENTIAL)等等。字线驱动电路130从电压产生电路110向字线WL供应第二电势(SECOND POTENTIAL)等等。举例来说，控制电路140根据从外部主机(未说明)输出的控制信号(CONTROL SIGNALS)而控制电压产生电路110、源极线驱动电路120和字线驱动电路130。
1.数据编程操作
在数据编程操作中，控制电路140将第二电势设定成高于第一电势。此时，第一电势是例如接地电势。第二电势是编程电压Vpgm或传递电压Vpass。传递电压Vpass是致使具有最高阈值的存储器单元MC导电的电势。编程电压Vpgm是高于传递电压Vpass的电势。
举例来说，在字线WL的电势被设定成编程电压Vpgm的存储器单元MC中，电子e从半导体主体210隧穿到隧穿绝缘膜223中，如图11B中所展示，并注入到电荷捕获薄膜222中。此时，电子e被捕获并分散于隧穿绝缘膜223侧上的第一捕获层222a与阻挡绝缘膜21a侧上的第二捕获层222b之间。
2.数据擦除操作
在数据擦除操作中，控制电路140将第一电势设定成高于第二电势。此时，第一电势是例如擦除电势Vera。第二电势是接地电势。
另外，在数据擦除操作中，举例来说，还将擦除电势Vera供应到位线BL；将NAND串的且漏极和源极的电势设定成高状态。随后，增大漏极侧选择栅极SGD和源极侧选择栅极SGS的电势。由此，由于栅极引发的漏极泄漏(Gate Induced Drain Leakage，GIDL)的电洞电流在半导体主体210中流动。接着，如图11C中所展示，电洞h从半导体主体210隧穿穿过隧穿绝缘膜223，并被注入到电荷捕获薄膜222中。
因此，在半导体装置100中，当对数据进行编程时，可将电荷(电子e)的注入方向设定成与数据擦除的反极性电荷(电洞h)的喷射方向相同。在存储器单元MC中，在隧穿绝缘膜223侧上的第一捕获层222a中捕获电子e的一部分。第一捕获层222a的电子e接近隧穿绝缘膜223。因此，第一捕获层222a中捕获的电子e易于由隧穿穿过隧穿绝缘膜223的电洞h以电气方式中和。
在电荷，例如电子e，的捕获效率被设定成在电荷捕获薄膜222的隧穿绝缘膜223侧上是高的状况下，认为数据擦除特性会在将将电子e从电荷捕获薄膜222提取到半导体主体210中的方法用作数据的擦除方法的情况下降低。这是因为在数据擦除操作中，在第二捕获层222b中捕获的电子e移动到半导体主体210中。此时电子e通过第一捕获层222a。因此，会在电荷捕获薄膜222的第一捕获层222a中不合期望地重新捕获到电子e的可能性是高的。
在数据擦除操作中，反复地施加导电层21与半导体主体210之间的消磁脉冲，直到存储器单元MC的阈值减小成足够介于抹除状态的范围内为止。在会在电荷捕获薄膜222的第一捕获层222a中不合期望地重新捕获电子e的状况下，举例来说，消磁脉冲的施加次数增大；在消磁脉冲施加之后执行擦除验证读取操作的次数增大；且不合期望地需要长的时间长度以擦除数据。换句话说，非易失性存储器的数据擦除特性降低。
举例来说，相比于对于不提供分离层的状况，对于比第一捕获层222a和第二捕获层222b具有更宽带隙的分离层(例如，第一分离层224a和第二分离层224b)包含于第二捕获层222b与第一捕获层222a之间的状况，重新捕获电子e的此可能性更高。
另外，在非易失性存储器中，举例来说，存在消磁脉冲的施加的次数随重复通过编程进行擦除而增大的倾向。这是因为随重复通过编程进行擦，电荷捕获薄膜222和隧穿绝缘膜223中发生的下降到深层级中的电子e逐渐增加。举例来说，难以仅通过使用从电荷捕获薄膜222提取在非易失性存储器的控制装置和/或状态机中编程的电子e的擦除序列来提取下降到深层级中的电子e。因此，在非易失性存储器的实际使用中，电子e在深层级内部累积。
在深层级内部累积的电子e用以致使存储器单元MC的阈值增大。因此，在在深层级内部累积的电子e增大的状况下，变得难以将存储器单元MC的阈值足够减小到擦除数据时的擦除状态的范围。
而且，在深层级内部累积的电子e用以弱化半导体主体210与导电层(字线WL)21之间的电场。因此，当对数据进行编程时，电场不易于施加到隧穿绝缘膜223。因此，在在深层级内部累积的电子e增加的状况下，难以使存储器单元MC的阈值足够增大到对数据进行编程时的编程状态的范围。
举例来说，这些情形致使在非易失性存储器的实际使用中发生擦除错误和/或程序错误。非易失性存储器的所谓耐久性特性降低。
举例来说，在如存储器单元MC中电荷捕获效率是高的并包含于隧穿绝缘膜223侧上的第一捕获层222a的状况下，如果将电子e从电荷捕获薄膜222提取到半导体主体210中的方法用作数据擦除方法，那么在第一捕获层222a中重新捕获电子e的可能性在数据擦除操作中增大；且电子e下降到深层级中的机率增大。因此，存在非易失性存储器的耐久性特性也会不合期望地丢失的风险。非易失性存储器的寿命更短。
举例来说，可通过使用数据擦除方法来抑制数据擦除特性的此类降低和耐久性特性的此类降低，在数据擦除方法中将来自半导体主体210的电洞h注入到电荷捕获薄膜222中，如同根据实施例的半导体装置100。
数据编程方法可以是将电子e从半导体主体210注入到电荷捕获薄膜222中的方法。换句话说，当擦除数据并对数据进行编程时，电荷的极性可例如在电子e或电洞h之间反转；且电荷的注入方向可以是单向的，即，从半导体主体210到导电层21中或从导电层21朝向半导体主体210，以擦除数据并对数据进行编程。由此，针对包含局部地包含电荷捕获效率在半导体主体210侧或所述导电层21侧上的电荷捕获薄膜222内部是高的位置的存储器单元MC的非易失性存储器，可抑制数据擦除特性的降低和耐久性特性的降低。
因此，举例来说，在根据实施例的半导体装置100中，举例来说，将来自半导体主体210的电子e注入到电荷捕获薄膜222中的方法用作数据编程方法；且举例来说，将来自半导体主体210的电洞h注入到电荷捕获薄膜222中的方法用作数据擦除方法。由此，可预期存储器单元MC的数据擦除特性和耐久性特性进一步改善，同时维持存储器单元MC的良好数据保持特性。此外，可针对包含电荷捕获效率在电荷捕获薄膜222内部的隧穿绝缘膜223侧上是高的位置同时包含电荷捕获薄膜222内部的至少一个分离层的存储器单元MC获得这些优点。
图12A是说明一般化存储器单元MC的第一实例的示意性横截面图。图12B是说明一般化存储器单元MC的第二实例的示意性横截面图。
如图12A中所展示，根据第一实例的一般化存储器单元MC包含半导体主体(半导体层)210、导电层21、第一绝缘膜223a、第二绝缘膜222d、第三绝缘膜224c和第四绝缘膜222e。
第一绝缘膜223a设置于半导体主体210与导电层21之间。第一绝缘膜223a包含硅和氧(O)，并是例如氧化硅薄膜。第二绝缘膜222d设置于导电层21与第一绝缘膜223a之间。第二绝缘膜222d包含硅和氮(N)，并是例如氮化硅薄膜。第三绝缘膜224c设置于第一绝缘膜223a与第二绝缘膜222d之间。第三绝缘膜224c包含硅和氧(O)，并是例如氧化硅薄膜。第四绝缘膜222e设置于第一绝缘膜223a与第三绝缘膜224c之间。第四绝缘膜222e包含硅和氮，并是例如氮化硅薄膜。第四绝缘膜222e中的硅与氮的比的值Si:N比第二绝缘膜222d中更高。
根据第一实例的一般化存储器单元MC还至少包含半导体主体210与导电层21之间的四层结构(氧化硅/氮化硅/氧化硅/氮化硅)(称为ONON结构)。是最接近半导体主体210的氮化硅薄膜的第四绝缘膜222e中的比的值Si:N被设定成你第二绝缘膜222d中更高。
根据根据第一实例的一般化存储器单元MC，举例来说，第一绝缘膜223a可被标识为隧穿绝缘膜223；举例来说，第二绝缘膜222d可被标识为第二捕获层222b；举例来说，第三绝缘膜224c可被标识为第一分离层224a；举例来说，第四绝缘膜222e可被标识为第一捕获层222a。
但是，已知用于改善数据编程特性和数据擦除特性的半导体装置，其中隧穿绝缘膜223具有三层结构(氧化硅/氮化硅/氧化硅)(下文中称为ONO结构)。电荷捕获薄膜是例如氮化硅。因此，在隧穿绝缘膜具有ONO结构的半导体装置中，ONON结构包含于半导体层与导电层之间。此接近地类似图12A中展示的存储器单元MC的结构。
但是，根据存储器单元MC，设置于第一绝缘膜223a与第三绝缘膜224c之间的第四绝缘膜222e中的硅与氮的比的值Si:N被设定成比第二绝缘膜222d中更高，以提高电荷捕获效率。
在隧穿绝缘膜具有ONO结构的半导体装置中，定位于对应于第二绝缘膜222d的部分处的氮化硅是电荷捕获薄膜。而且，定位于对应于第四绝缘膜222e的部分处的氮化硅是隧穿绝缘膜的一部分。定位于对应于第四绝缘膜222e的部分处的氮化硅的电荷捕获效率不被设定成高的。
因此，至少包含半导体主体210与导电层21之间的ONON结构且其中是最接近半导体主体210的氮化硅薄膜的第四绝缘膜222e中的比的值Si:N比第二绝缘膜222d中更高的存储器单元MC对应于所述实施例中描述的存储器单元MC。
如图12A中所展示，电荷捕获薄膜222可进一步包含第二绝缘膜222d与导电层21之间的至少一个其它氮化硅薄膜222f、和第二绝缘膜222d与其它氮化硅薄膜222f之间的至少一个其它氧化硅薄膜224d。而且，阻挡绝缘膜21a可包含于电荷捕获薄膜222与导电层21之间。
如图12B中所展示，根据第二实例的一般化存储器单元MC是根据第一实例的一般化存储器单元MC的实例，其进一步包含第五绝缘膜223b和第六绝缘膜223c。第五绝缘膜223b设置于半导体主体210与第一绝缘膜223a之间。第五绝缘膜223b包含硅和氧并是例如氧化硅薄膜。第六绝缘膜223c设置于第一绝缘膜223a与第五绝缘膜223b之间。第六绝缘膜223c包含硅和氮并是例如氮化硅薄膜。第六绝缘膜223c中的比的值Si:N被设定成比第四绝缘膜222e中更低。而且，第六绝缘膜223c可包含硅、氮、和氧，并可以是例如氮氧化硅薄膜。在第六绝缘膜223c是氮氧化硅薄膜的状况下，举例来说，电荷捕获效率有可能甚至低于氮化硅薄膜的电荷捕获效率。
换句话说，根据第二实例的一般化存储器单元MC是隧穿绝缘膜223具有ONO结构的实例。根据第二实例的一般化存储器单元MC还至少包含半导体主体210与导电层21之间的六层结构(氧化硅/氮化硅/氧化硅/氮化硅/氧化硅/氮化硅)(称为ONONON结构)。是第二最接近半导体主体210的氮化硅薄膜的第四绝缘膜222e中的比的值Si:N被设定成比第二绝缘膜222d中更高。
根据根据第二实例的一般化存储器单元MC，第一、第五和第六绝缘膜223a到223c可被标识为例如隧穿绝缘膜223。
因此，至少包含半导体主体210与导电层21之间的ONONON结构且其中是第二最接近半导体主体210的氮化硅薄膜的第四绝缘膜222e中的比的值Si:N比第二绝缘膜222d中更高的存储器单元MC对应于所述实施例中描述的存储器单元MC。
同样在根据第二实例的一般化存储器单元MC中，电荷捕获薄膜222可进一步包含至少一个其它氮化硅薄膜222f和至少一个其它氧化硅薄膜224d。而且，阻挡绝缘膜21a可包含于电荷捕获薄膜222与导电层21之间。
因此，根据实施例，可提供包含存储器单元的半导体装置，其中良好的数据保持特性是可能的。
描述本发明的实施例，同时参考具体实例和若干修改。但是，本发明的实施例不限于这些具体实例和修改。而且，上文叙述的实施例不是本发明的仅有实施例。
所属领域的技术人员可通过从已知领域适当地选择例如半导体衬底1、堆叠主体2、柱状部分CL等等组件的具体配置来类似地实践本发明；且此类实践处于本发明的范围内，达到可获得类似效果的程度。
实例的任何两个或更多个组件可在技术可行性的范围内组合且处于本发明的范围内，达到包含本发明精神的程度。
所属领域的技术人员可基于上文描述为本发明的实施例的半导体装置而通过适当的设计修改而实践的所有半导体装置也处于本发明的范围内，达到包含本发明精神的程度。
所属领域的技术人员将易于显而易见本发明的主旨内的各种修改和变更；且此类修改和变更也应被正处于本发明的范围内。
上文叙述的实施例作为实例呈现且并不意图限制本发明的范围。上文叙述的新颖实施例可以其它各种形式实施；且可在不脱离本发明精神的情况下执行各种省略、取代和修改。此类实施例和其修改处于本发明的范围和精神内，并包含于权利要求书和其等效物中描述的发明中。

Claims (20)

1.一种半导体装置，其包括：
半导体层；
第一导电层；
隧穿绝缘膜，其设置于所述半导体层与所述第一导电层之间；以及
电荷捕获薄膜，其设置于所述第一导电层与所述隧穿绝缘膜之间，所述电荷捕获薄膜包含第一分离层、第一捕获层和第二捕获层，所述第一捕获层定位于所述隧穿绝缘膜与所述第一分离层之间，所述第二捕获层定位于所述第一导电层与所述第一分离层之间，所述第一捕获层中的电荷捕获效率高于所述第二捕获层中的电荷捕获效率。
2.根据权利要求1所述的装置，其中
所述第一捕获层包含硅、氮和添加剂，
所述第二捕获层包含硅和氮，且
所述添加剂是选自由以下各项组成的群组的至少一个：碳、铝、铪、锌和钛。
3.根据权利要求1所述的装置，其中所述第一捕获层包含金属化合物。
4.根据权利要求3所述的装置，其中所述金属化合物是选自由以下各项组成的群组的至少一个：金属氧化物、金属氮化物和金属氮氧化物。
5.根据权利要求1所述的装置，其中所述第一分离层的带隙比所述第一捕获层和所述第二捕获层的带隙更宽。
6.根据权利要求1所述的装置，其中所述第一分离层包含硅和氧。
7.根据权利要求1所述的装置，其中
所述电荷捕获薄膜进一步包含：
第二分离层，其定位于所述第一分离层与所述第二捕获层之间；以及
第三捕获层，其定位于所述第一分离层与所述第二分离层之间，且
所述第一捕获层中的所述电荷捕获效率高于所述第三捕获层中的电荷捕获效率。
8.根据权利要求7所述的装置，其中所述第二分离层包含硅和氧。
9.根据权利要求1所述的装置，其进一步包括：
第二导电层；以及
绝缘层，其设置于所述第一导电层与所述第二导电层之间，
所述半导体层、所述隧穿绝缘膜和所述电荷捕获薄膜各自沿着第一方向延伸，
所述第一导电层、所述绝缘层和所述第二导电层在所述第一方向上布置。
10.一种半导体装置，其包括：
半导体层；
第一导电层；
隧穿绝缘膜，其设置于所述半导体层与所述第一导电层之间；以及
电荷捕获薄膜，其设置于所述第一导电层与所述隧穿绝缘膜之间，所述电荷捕获薄膜包含第一分离层、第一捕获层和第二捕获层，所述第一捕获层包含硅和氮并定位于所述隧穿绝缘膜与所述第一分离层之间，所述第二捕获层包含硅和氮并定位于所述第一导电层与所述第一分离层之间，
所述第一捕获层中的所述硅与所述氮的比的值Si:N高于所述第二捕获层中的值。
11.根据权利要求10所述的装置，其中所述第一捕获层中的所述硅与所述氮的所述比的所述值Si:N介于不小于0.77且不大于0.9的范围内。
12.根据权利要求10所述的装置，其中所述硅与所述氮的所述比的所述值Si:N的峰值在所述第一捕获层和所述第二捕获层中均超出0.75。
13.根据权利要求10所述的装置，其中所述第一分离层的带隙比所述第一捕获层和所述第二捕获层的带隙更宽。
14.根据权利要求10所述的装置，其中所述第一分离层包含硅和氧。
15.根据权利要求10所述的装置，其中
所述电荷捕获薄膜进一步包含：
第二分离层，其定位于所述第一分离层与所述第二捕获层之间；以及
第三捕获层，其包含硅和氮，并定位于所述第一分离层与所述第二分离层之间，且
所述第一捕获层中的所述硅与所述氮的所述比的所述值Si:N高于所述第三捕获层中的值。
16.根据权利要求15所述的装置，其中所述第二分离层包含硅和氧。
17.根据权利要求10所述的装置，其进一步包括：
第二导电层；以及
绝缘层，其设置于所述第一导电层与所述第二导电层之间，
所述半导体层、所述隧穿绝缘膜和所述电荷捕获薄膜各自沿着第一方向延伸，
所述第一导电层、所述绝缘层和所述第二导电层在所述第一方向上布置。
18.一种半导体装置，其包括：
半导体层；
导电层；
第一绝缘膜，其包含硅和氧并设置于所述半导体层与所述导电层之间；
第二绝缘膜，其包含硅和氮并设置于所述导电层与所述第一绝缘膜之间；
第三绝缘膜，其包含硅和氧并设置于所述第一绝缘膜与所述第二绝缘膜之间；以及
第四绝缘膜，其包含硅和氮并设置于所述第一绝缘膜与所述第三绝缘膜之间，
所述第四绝缘膜中的所述硅与所述氮的比的值Si:N高于所述第二绝缘膜中的值，或所述第四绝缘膜包含硅、氮和选自由以下各项组成的群组的至少一个添加剂：碳、铝、铪、锌和钛。
19.根据权利要求18所述的装置，其进一步包括：
第五绝缘膜，其包含硅和氧并设置于所述半导体层与所述第一绝缘膜之间；以及
第六绝缘膜，其包含硅和氮并设置于所述第一绝缘膜与所述第五绝缘膜之间。
20.根据权利要求18所述的装置，其中所述第六绝缘膜进一步包含氧。
CN201811011142.2A 2017-11-08 2018-08-31 半导体装置 Active CN109755253B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017215654A JP2019087667A (ja) 2017-11-08 2017-11-08 半導体装置
JP2017-215654 2017-11-08

Publications (2)

Publication Number Publication Date
CN109755253A true CN109755253A (zh) 2019-05-14
CN109755253B CN109755253B (zh) 2023-01-31

Family

ID=66327548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811011142.2A Active CN109755253B (zh) 2017-11-08 2018-08-31 半导体装置

Country Status (4)

Country Link
US (1) US10403642B2 (zh)
JP (1) JP2019087667A (zh)
CN (1) CN109755253B (zh)
TW (1) TWI689066B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713154B (zh) * 2019-08-14 2020-12-11 旺宏電子股份有限公司 記憶體裝置
JP2021182457A (ja) * 2020-05-18 2021-11-25 キオクシア株式会社 半導体記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199944A1 (en) * 2004-03-11 2005-09-15 Tung-Sheng Chen [non-volatile memory cell]
JP2009147135A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010045395A (ja) * 2009-11-16 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置
US9449985B1 (en) * 2015-05-26 2016-09-20 Sandisk Technologies Llc Memory cell with high-k charge trapping layer
CN106531213A (zh) * 2015-09-09 2017-03-22 旺宏电子股份有限公司 具备子区块抹除架构的存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184028A (ja) 2005-02-18 2005-07-07 Renesas Technology Corp 不揮発性記憶素子
JP2007250582A (ja) 2006-03-13 2007-09-27 Fujitsu Ltd 不揮発性半導体記憶装置
JP2008078376A (ja) 2006-09-21 2008-04-03 Oki Electric Ind Co Ltd 半導体記憶装置
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8431984B2 (en) * 2008-11-18 2013-04-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices including deep and high density trapping layers
JP2010177323A (ja) * 2009-01-28 2010-08-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2013187421A (ja) * 2012-03-08 2013-09-19 Toshiba Corp 半導体記憶装置
JP2015002195A (ja) 2013-06-13 2015-01-05 株式会社東芝 半導体記憶装置
US20160064409A1 (en) 2014-08-29 2016-03-03 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US20170062456A1 (en) * 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199944A1 (en) * 2004-03-11 2005-09-15 Tung-Sheng Chen [non-volatile memory cell]
JP2009147135A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010045395A (ja) * 2009-11-16 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置
US9449985B1 (en) * 2015-05-26 2016-09-20 Sandisk Technologies Llc Memory cell with high-k charge trapping layer
CN106531213A (zh) * 2015-09-09 2017-03-22 旺宏电子股份有限公司 具备子区块抹除架构的存储器

Also Published As

Publication number Publication date
TWI689066B (zh) 2020-03-21
TW201924005A (zh) 2019-06-16
US10403642B2 (en) 2019-09-03
US20190139981A1 (en) 2019-05-09
JP2019087667A (ja) 2019-06-06
CN109755253B (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
US20200266280A1 (en) Devices and methods including an etch stop protection material
KR102357067B1 (ko) 3d 메모리
JP5466421B2 (ja) ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子
US6977209B2 (en) Method of manufacturing non-volatile semiconductor memory device and method for controlling same
KR100964759B1 (ko) 불휘발성 반도체 기억 장치
CN1495905A (zh) 自对准分离栅极与非闪存及制造方法
KR100456596B1 (ko) 부유트랩형 비휘발성 기억소자의 소거 방법
JP5524632B2 (ja) 半導体記憶装置
US8592892B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP6448503B2 (ja) 不揮発性半導体記憶装置
CN109887927A (zh) 三维存储器及其制造方法
CN109755253A (zh) 半导体装置
KR100745400B1 (ko) 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법
US7315061B2 (en) Semiconductor device and method of manufacturing the same
CN106328653A (zh) 非易失性存储器及其制造方法
US20050236662A1 (en) Flash memory device and method for fabricating the same, and programming and erasing method thereof
US20060170034A1 (en) Non-volatile memory device and method of manufacturing the same
KR20000018524A (ko) 비휘발성 메모리 소자 및 그의 제조방법
JP2014007392A (ja) 不揮発性半導体記憶装置
US20100259984A1 (en) Erase method of nonvolatile semiconductor memory device
Sim et al. Self aligned trap-shallow trench isolation scheme for the reliability of TANOS (TaN/AlO/SiN/Oxide/Si) NAND flash memory
JP2006012871A (ja) 不揮発性半導体記憶装置及びその製造方法
CN102769019B (zh) 一种利用非对称分层势垒提高sonns结构器件可靠性的方法
CN100343980C (zh) 非挥发性存储元件及其制造方法
KR100771790B1 (ko) Ｓｏｎｏｓ 플래쉬 메모리 소자 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Applicant before: Pangea Co.,Ltd.

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20220207

Address after: Tokyo

Applicant after: Pangea Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant