JP5141321B2

JP5141321B2 - 半導体装置の製造方法

Info

Publication number: JP5141321B2
Application number: JP2008069915A
Authority: JP
Inventors: 和人池田; 石琴肖; 由香加勢
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2008-03-18
Filing date: 2008-03-18
Publication date: 2013-02-13
Anticipated expiration: 2028-03-18
Also published as: JP2009224701A

Description

本発明は、半導体装置の製造方法に関し、特にハフニウム（Ｈｆ）とシリコン（Ｓｉ）を含む高誘電率酸化物のゲート絶縁膜を有するＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を備えた半導体装置の製造方法に関する。

なお、酸化シリコンより高い誘電率を高誘電率と呼ぶ。

ＭＯＳＦＥＴのゲート絶縁膜は、ゲート電極とチャネル領域の間に所定の容量を確保し、かつゲート電極をチャネル領域から電気的に絶縁してゲートリーク電流を抑制することが求められる。従来、ゲート絶縁膜は、酸化シリコン膜ないし酸化窒化シリコン膜で形成された。スケーリング則に従ってＭＯＳＦＥＴの微細化を進めると、酸化シリコン膜で形成される場合のゲート絶縁膜の膜厚は、１．５ｎｍ以下になる。このように薄いゲート絶縁膜を用いると、ゲート電極とチャネル領域間にトンネル電流が流れ、ゲートリーク電流が増大してしまう。

酸化ハフニウムは、酸化シリコンより著しく高い誘電率を有する。ハフニウムを含む酸化物膜等の高誘電率絶縁膜でゲート絶縁膜を形成すれば、酸化シリコン膜換算膜厚（ＥＯＴ）を１．５ｎｍ以下としても、実際の膜厚を十分厚くしてゲートリーク電流を抑制することが可能となる。ハフニウムを含む酸化物膜を形成する方法としては、ＣＶＤ、スパッタリング等があるが、直接ハフニウムを含む酸化物膜を形成できること、また条件の調整により膜中の含有元素の比率を制御できること等から、ＣＶＤが広く用いられるようになっている。

ゲート電極は、通常、多結晶（ポリ）シリコンで形成する。ゲート絶縁膜をハフニウムを含む酸化物膜、例えばハフニウムシリケート膜、で形成し、ゲート電極を多結晶シリコン膜で形成したＭＯＳＦＥＴにおいては、トランジスタ特性の閾値が大きくなってしまうフェルミレベルピンニングという現象が起こることが知られている（C. Hobbs et al., Tech. Digest of 2003 Symposium on VLSI Technology, pp.9 (2003)、K. Shiraishi et al., Tech. Digest of 2004 Symposium on VLSI Technology, pp.108 (2004)）。

フェルミレベルピンニングは、ハフニウムシリコン酸化物膜あるいはハフニウムシリコン酸窒化物膜においては、ハフニウムの比率を減少させることにより抑制され、閾値の変化が小さくなることが明らかになっている（E. Cartier et al., Tech. Digest of 2004 Symposium on VLSI Technology, pp.44 (2004)）。ゲートリーク電流の抑制の観点から要求される、ゲート絶縁膜の膜厚の増加は、ＳｉＯにＨｆＯを僅か混入することで達成可能である。

通常、ＭＯＳＦＥＴの閾値は、チャネル領域へのイオン注入によって制御される。高い閾値を得るために多量のイオン注入を行なうと、キャリアの散乱が増加し、キャリアの移動度が低下してしまう。上述の抑制されたフェルミレベルピンニング現象を利用すると、多量のイオン注入を行なうことなく、閾値の大きなＭＯＳＦＥＴを形成することが可能となる。抑制されたフェルミレベルピンニングを利用することにより、キャリア散乱が抑制され、性能（動作電流）を改善できることが報告されている（Y. Shimamoto et al., Tech. Digest of 2005 Symposium on VLSI Technology, pp.132 (2005)、H. Nakamura et al., Tech. Digest of 2006 Symposium on VLSI Technology, 19.4, (2006)）。

ＭＯＳＦＥＴの特性を改善するのに適当なレベルにフェルミレベルピンニングを抑制（閾値変化を減少）するためには、従来広くＣＶＤで形成していたハフニウムシリコン酸化物膜（Ｈｆ比率［Ｈｆ／(Ｈｆ＋Ｓｉ)］が５０％程度）に比べて、大きくＨｆ比率を減少させる（Ｈｆ比率［Ｈｆ／(Ｈｆ＋Ｓｉ)］を３０％未満にする）必要がある。しかし、このようなハフニウム比率の低いハフニウムシリコン酸化物膜をＣＶＤで形成することは容易でない。

一般的にハフニウムシリコン酸化物膜のＣＶＤに用いられている、アミン系、ＭＭＰ系、ブトキシ系のハフニウム原料とアミン系、ＴＥＯＳ、無機シラン系のシリコン原料を用いた、通常の条件（温度、圧力等）のＣＶＤでは、Ｈｆ比率［Ｈｆ／(Ｈｆ＋Ｓｉ)］が３０％未満のハフニウムシリコン酸化物膜を形成することは困難である。これは、上記原料の分解特性、特にハフニウム原料に比べてシリコン原料の熱分解が劣っていること、に起因している。

ＣＶＤの条件を変えることでＨｆ比率を減少することは可能である。例えば、ハフニウム原料の供給量をシリコン原料の供給量に対して極端に減少する（１／１００未満にする）ことにより、Ｈｆ比率［Ｈｆ／(Ｈｆ＋Ｓｉ)］を３０％未満にすることが可能になる。さらに減少するためには、より大きな原料供給量差をつける必要がある。

ＣＶＤ時の温度を上げることで、シリコン原料の熱分解が促進され、ハフニウム原料の分解との差が小さくなり、結果的にハフニウム比率を減少することもできる。

特開２００５−１２３４７１号は、ハフニウムソースとしてＴＤＥＡＨ、Ｈｆ［Ｎ（Ｃ_２Ｈ_５）_２］_４，ＳｉソースとしてＴＤＭＡＳ，Ｓｉ［Ｎ（ＣＨ_３）_２］_４、Ｏソースとして酸素を用い、ハフニウムシリコン酸化物膜のＣＶＤを行う際に、中間で成膜雰囲気の圧力を、例えば１００Ｐａから８００Ｐａに、増大することで表面層のハフニウム比率を下げられることを報告している。

このように、温度を上げたり、圧力を増加した条件でＣＶＤを行うと、堆積したハフニウムシリコン酸化物膜のウェハ面内の膜厚分布が大きく劣化する。成膜温度や圧力を上げることは、シリコン原料の熱分解を促進するが、一方でシリコン原料の熱分解が条件に非常に敏感になり、ウェハ内の僅かな温度分布や装置内のガス流の不均一性が成膜に強く影響を及ぼすようになるためと考えられる。

特開２００５−７９２２３号は、ハフニウムシリケート膜の上にシリコン膜を形成して絶縁ゲート電極を作成すると、界面近傍に固定電荷が生じて０．６Ｖ以上の閾値変化をもたらすことを開示し、ハフニウムシリケート膜上にＳｉＯ_２の反応防止層を形成することを提案し、反応防止層作成の１つの例としてハフニウムシリケート膜をＨ_２ＳＯ_４／Ｈ_２Ｏ_２混合水溶液で処理して表面付近のＨｆを抜き去ることを提案する。

なお、酸化ハフニウム等の高誘電率絶縁膜のエッチング液として、種々の提案がされている。

特開２００４−３１１９９３号、２００７−１５７８３９号は、有機酸又は無機酸の少なくともいずれかとフッ素化合物を含有する水溶液、またはフッ素化合物と水溶性有機溶媒と無機酸を含有し、残部が水である表面処理剤を提案する。

C. Hobbs et al., Tech. Digest of 2003 Symposium on VLSI Technology, pp.9 (2003)、 K. Shiraishi et al., Tech. Digest of 2004 Symposium on VLSI Technology, pp.108 (2004)、 E. Cartier et al., Tech. Digest of 2004 Symposium on VLSI Technology, pp.44 (2004) Y. Shimamoto et al., Tech. Digest of 2005 Symposium on VLSI Technology, pp.132 (2005)、 H. Nakamura et al., Tech. Digest of 2006 Symposium on VLSI Technology, 19.4, (2006) 特開２００５−１２３４７１号公報特開２００５−７９２２３号公報特開２００４−３１１９９３号公報特開２００７−１５７８３９号公報

本発明の１つの目的は、ハフニウムシリコン酸化物を含む高誘電率のゲート絶縁膜を備え、フェルミレベルピンニングによる閾値変動を抑制した高性能の半導体装置の製造方法を提供することである。

本発明の他の目的は、ゲート絶縁膜として、ハフニウム比率の低いハフニウムシリコン酸化物膜に相当する抑制した閾値変動を有し、ウェハ面内の膜厚均一性が優れたハフニウムシリコン酸化物膜を形成できる半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、ウエハ面内の膜厚均一性に優れた条件でハフニウムシリコン酸化物膜を形成し、エッチング処理によって閾値変動を抑制する半導体装置の製造方法を提供することである。

本発明の1観点によれば、
半導体基板表面にシリコン酸化膜あるいはシリコン酸窒化膜からなる第１の膜を形成し、
前記第１の膜の表面にハフニウムとシリコンを含有する高誘電率酸化物膜を形成し、
前記高誘電率酸化物膜に対し、ＨｆＯに対するエッチング速度がＳｉＯに対するエッチング速度より大きなエッチング液によるＨｆＯ優先エッチングを行ない、
エッチング後の前記高誘電率酸化物膜の上にゲート電極層を形成する、
半導体装置の製造方法
が提供される。

ＳｉＯのエッチング速度に対してＨｆＯのエッチング速度が大きいエッチング液は、ハフニウムとシリコンを含有する高誘電率酸化物（ＨｆＳｉＯ）膜をエッチングした時ＨｆＯ分子を優先的にエッチングすると考えられ、ハフニウム比率が減少したＨｆＳｉＯ高誘電率膜に相当する閾値変動が得られる。

ウェハ面内の膜厚均一性に優れた、ハフニウム比率が高いＨｆＳｉＯ膜を形成することができる。エッチングのウェハ面内均一性は良好にできるので、膜厚のウェハ面内均一性に優れ、かつ閾値変動の抑制されたＨｆＳｉＯ高誘電率酸化物膜を得ることができる。

本発明者らは、ハフニウム酸化物に対するエッチング速度がシリコン酸化膜に対するエッチング速度より大きいエッチング液で、ハフニウムシリコン酸化物膜をエッチングすると、ハフニウム酸化物が優先的にエッチングされるであろうから、残るハフニウムシリコン酸化物膜の少なくとも表面は元の膜よりもハフニウム比率の小さいハフニウムシリコン酸化物膜になるであろうと考えた。

この着想に基づくゲート絶縁膜の製造方法を、図１Ａ−１Ｅを参照して説明する。

図１Ａはゲート絶縁膜の形成工程を示すフロー図である。また、図１Ｂ−１Ｅは各形成工程を示すシリコン基板の断面図である。

図１ＡのステップＳ１に示すシリコン酸化膜の形成工程を行う。図１Ｂに示すように、シリコン基板１の表面を、例えば酸化性ガス雰囲気中で熱酸化し、シリコン基板１表面にシリコン酸化膜２を形成する。シリコン基板１表面に酸素を含むプラズマを照射したりすることによってシリコン酸化膜２を形成することもできる。シリコン酸化膜２は、シリコン基板１の表面を保護する機能を有する。シリコン酸化膜２の厚さは、最終的に目的とする薄い酸化シリコン換算膜厚を達成できる厚さ、例えば１ｎｍ程度とする。

図１ＡのステップＳ２に示す、ハフニウムとシリコンを含む酸化物（ＨｆＳｉＯ）膜の形成を、シリコン酸化膜２上の化学気相堆積（Chemical Vapor Deposition: ＣＶＤ）により行なう。図１Ｃに示すように、シリコン酸化膜２上に、Ｈｆソースガス、Ｓｉソースガス、Ｏソースガスを供給し、所定温度でＨｆＳｉＯ膜３を堆積する。このＨｆＳｉＯ膜３は、後工程でエッチングするので、その分厚く形成する。例えば厚さ３ｎｍ程度である。

図１ＡのステップＳ３に示す、ＨｆＳｉＯ膜に対するＨｆＯ優先エッチングを行なう。図１Ｄに示すように、シリコン酸化物のエッチング速度に比べてハフニウム酸化物のエッチング速度の大きなエッチング液４でＨｆＳｉＯ膜３をウェットエッチする。エッチング液に接するＨｆＳｉＯ膜表面には、ＨｆＯとＳｉＯが存在すると考えられる。エッチング液４は、ＨｆＯに対するエッチング速度がＳｉＯに対するエッチング速度より大きいので、ＨｆＳｉＯ膜表面のＨｆＯが優先的にエッチされるであろう。所望膜厚となる時点でエッチングを停止する。例えば、残膜厚を約１ｎｍとする。高誘電率酸化物のゲート絶縁膜表面をエッチングするので、残膜の表面を清浄な状態にすることが可能であろう。

必要に応じて、図１ＡのステップＳ４に示す窒化を行い、さらにステップＳ５に示す酸化雰囲気中のアニールを行う。図１Ｅに示すように、所望雰囲気５中のアニールでこれらの処理を行うことができる。窒化は、例えば窒素プラズマやアンモニアガスを含む雰囲気中でのアニールを用いて行うことができる。ＨｆＳｉＯ膜は、ＨｆＳｉＯＮ膜となる。酸素を含むガス雰囲気中でアニールを行うことにより、ＨｆＳｉＯＮ膜３を緻密化することも可能であろう。ステップＳ４の窒化は、基板界面まで窒素が拡散しないような条件で行う。ステップＳ５の酸素を含む雰囲気中でのアニールは、シリコン酸化膜２の膜厚が増加しないような条件で行う。これらの工程を省略してもよい。いずれか一方のみを行ってもよい。

シリコン酸化膜２上に、表面でハフニウム比率の減少したＨｆＳｉＯＮ層３が形成されるであろう。なお、ＭＯＳＦＥＴの性能劣化を引き起こさない程度の窒素をシリコン酸化膜２に導入し、シリコン酸化窒化膜としてもよい。

本発明者の着想を検証するため、サンプルを作成し、測定を行なった。まず、ステップＳ１，Ｓ２に従い、ｐ型シリコン基板上にシリコン酸化膜、ＨｆＳｉＯ膜を積層したサンプルを作成した。ＨｆＳｉＯ膜のＨｆ比率［Ｈｆ／(Ｈｆ＋Ｓｉ)］は、１１％と５．６％に設定し、厚さ１ｎｍ、２ｎｍ、５ｎｍのサンプルを作成した。この状態で、ＨｆＳｉＯ膜の膜厚分布を測定し、標準偏差（１σ）を求めた。Ｈｆ比率を１１％に設定したＨｆＳｉＯ膜の厚さ分布の標準偏差（１σ）は約３％、ＨＦ比率を５．６％に設定したＨｆＳｉＯ膜の厚さ分布の標準偏差（１σ）は約９％であった。Ｈｆ比率を下げると厚さ分布の標準偏差が大きくなることが判る。また、厚膜ほど膜厚の面内分布が均一化されることが観察された。

フェルミレベルピンニング効果の変動を測定するため、ＨｆＳｉＯ膜の上に多結晶シリコン膜を堆積して絶縁ゲート電極構造とし、フラットバンド電圧Ｖｆｂ（閾値に相当する）のシフト量を測定した。

図２に測定結果を示す。横軸がＨｆＳｉＯ膜の膜厚を単位ｎｍで示し、縦軸がフラットバンド電圧Ｖｆｂのシフト量を単位Ｖで示す。黒三角▲がＨｆ比率１１％のサンプルの測定点を示し、線７がＨｆ比率１１％のサンプルの測定点を結ぶ線である。黒菱形◆がＨｆ比率５．６％のサンプルの測定点を示し、線８がＨｆ比率５．６％のサンプルの測定点を結ぶ線である。ＨｆＳｉＯ膜厚が増加すると、Ｖｆｂのシフト量が（ほぼリニアに）増加する傾向にあり、同一膜厚の場合、ハフニウム比率が小さいほどＶｆｂのシフトが小さいことが判る。

さらに、ｐ型シリコン基板上にシリコン酸化膜、Ｈｆ比率１１％のＨｆＳｉＯ膜を厚さ約３ｎｍ積層し、ＳｉＯのエッチング速度に対しＨｆＯのエッチング速度が約２０倍のエッチング液でＨｆＳｉＯ膜をエッチしたサンプルを作成した。エッチング速度は約２ｎｍ／分であった。エッチング速度の面内分布は小さい。測定したＨｆＳｉＯ膜の残膜厚は０．８ｎｍであった。エッチング後のＨｆＳｉＯ膜の上に多結晶シリコンのゲート電極を形成し、フラットバンド電圧Ｖｆｂのシフト量を測定した。厚さ０．８ｎｍのＨｆＳｉＯ膜を有する絶縁ゲート電極のＶｆｂシフトは約４０ｍＶであった。線７から予想される、Ｈｆ比率１１％、厚さ０．８ｎｍのＨｆＳｉＯ膜のフラットバンド電圧のシフト量は中空丸○で示すように、約９０ｍＶである。フラットバンド電圧のシフト量が約５０ｍＶ抑制され、半分以下になったと考えられる。ＨｆＯ優先エッチングにより、Ｖｆｂシフト量を抑制できることが推定できる。フラットバンド電圧のシフト量の減少は、ＨｆＳｉＯ膜の少なくとも表面におけるＨｆ比率が小さくなったことに起因すると考えられる。

ＨｆＯに対するエッチング速度がＳｉＯに対するエッチング速度より高いエッチング液でＨｆＳｉＯ膜をエッチすると、少なくとも表面においてＨｆＯが優先的に除去され、Ｈｆ比率の小さいＨｆＳｉＯ膜の特性を示すようになると考えられる。Ｈｆ比率の高いＨｆＳｉＯ膜を形成しても、ＨｆＯ優先エッチングにより、Ｈｆ比率の小さいＨｆＳｉＯ膜の特性が得られる。成膜の容易な組成のＨｆＳｉＯ膜を堆積することにより、膜厚の面内分布の均一性を向上できるであろう。また、所望の膜厚より厚い膜を堆積し、その後エッチングで薄くする方法は、膜厚の面内分布のよい、より大きな膜厚を利用できるので、膜厚の面内分布の均一性をさらに向上することを可能にする。

ＨｆＳｉＯ膜表面のＨｆ比率の減少は、エッチングにおける、ＳｉＯに対するエッチング速度に対するＨｆＯに対するエッチング速度の比に依存するであろう。エッチング溶液のＨｆＯ_２／ＳＩＯ_２のエッチング速度比を変えることによりエッチング後のフラットバンド電圧Ｖｆｂのシフト量、ないしＨｆＳｉＯ膜の少なくとも表面のハフニウム比率を変更できるであろう。例えば、ＨｆＯ_２／ＳＩＯ_２のエッチング速度比を大きくすればエッチング後のＨｆＳｉＯ膜の少なくとも表面のハフニウム比率は小さくなり、Ｖｆｂシフト量（閾値変動量）が小さくなり、ＨｆＯ_２／ＳＩＯ_２のエッチング速度比を小さくすればエッチング後のＨｆＳｉＯ膜の少なくとも表面のハフニウム比率は大きくなり、Ｖｆｂシフト量（閾値変動量）が大きくなると考えられる。

ある成膜条件においてハフニウム比率１１％のＨｆＳｉＯ膜の膜厚分布が径２００ｍｍのウェハ面内で標準偏差で３％なのに対して、５．６％の膜では膜厚分布が標準偏差で９％であった。Ｈｆ比率を減少すると面内膜厚均一性が劣化する。エッチングを用いてＨｆＳｉＯ膜を薄くした時は、ハフニウム比率を減少したと同様のＶｆｂシフト量（閾値変動）の抑制効果を得ても、面内膜厚均一性の優れたＨｆＳｉＯ膜が得られる。ハフニウム比率が大きな成膜条件が使えるため、ハフニウム比率が低い場合と同様の特性を実現しても、面内膜厚均一性の優れたＨｆＳｉＯ膜を形成することが可能になる。

以下、上記のゲート絶縁膜形成方法を用いた、第１の実施例によるＭＯＳＦＥＴの製造方法を説明する。図３Ａ−３Ｆは、ＭＯＳＦＥＴの製造方法の主要工程を示す、半導体基板の断面図である。

図３Ａに示すように、シリコン基板７０にＳＴＩ（Shallow Trench Isolation）等により素子分離領域７１を形成する。例えば、シリコン基板７０上に、熱酸化によって酸化膜を形成し、その上に化学気相堆積（ＣＶＤ）によって窒化シリコン膜を形成する。レジストパターンを用いて、窒化シリコン膜、酸化シリコン膜をエッチングし、エッチングマスク兼化学機械研磨（ＣＭＰ）ストッパとして機能する窒化シリコン膜パターンを形成する。窒化シリコン膜をエッチングマスクとして、シリコン基板をエッチングして素子分離溝を形成する。必要に応じて溝内にライナ膜を形成し、高密度（ＨＤ）プラズマＣＶＤによる酸化シリコン膜等で素子分離溝を埋め、不要部をＣＭＰで除去し、素子分離領域７１を形成する。その後、窒化シリコン膜は除去する。

シリコン基板７０に対し、所定導電型の不純物をイオン注入し、活性化アニールを行って拡散させ、ＭＯＳＦＥＴのチャネル領域となるチャネル不純物拡散領域７２を形成する。

図３Ｂに示すように、シリコン基板７０に対して所定の酸化性ガス雰囲気で熱酸化を行い、チャネル不純物拡散領域７２の表面にシリコン酸化膜７３を形成する。例えば、０．１Ｔｏｒｒ〜７６０Ｔｏｒｒ（１Ｔｏｒｒ≒１３３Ｐａ）の圧力になるように流量調整された酸素を含む酸化性ガス雰囲気中、５００℃〜１０００℃で、１秒間〜６００秒間の熱処理を行い、チャネル不純物拡散領域７２表面に厚さが０．３ｎｍ〜２ｎｍになるシリコン酸化膜７３を形成する。

酸化性ガスには、一酸化窒素ガス、一酸化二窒素ガス、二酸化窒素ガス、水蒸気、オゾンガス、水素と酸素の混合ガス、酸素ガス、これらのガスを２種以上含んだ混合ガス等、酸素を含むガスを広く利用することができる。また、酸化性ガスと、窒素またはアルゴン等の不活性ガスとの混合ガスも利用することが可能である。

シリコン酸化膜７３の形成には、プラズマを用いた酸化を利用することもできる。その場合、プラズマには、酸素プラズマ等酸化性のプラズマを広く利用することができる。プラズマの照射条件は、チャネル不純物拡散領域７２表面に厚さ０．３ｎｍ〜２ｎｍのシリコン酸化膜７３が形成されるような条件、例えば、その方式によっても異なるが、電力については１００Ｗ〜２０００Ｗの範囲から、また、ガス圧力については１ｍＴｏｒｒ〜１Ｔｏｒｒの範囲から選択する。

このようにして形成されたシリコン酸化膜に、必要に応じて窒素を導入する。窒素の導入には、例えばアンモニアガスを含む雰囲気中での加熱や窒素を含むプラズマによるプラズマ窒化を用いることができる。アンモニアガスを含む雰囲気中での加熱は、例えば、０．１Ｔｏｒｒ〜７６０Ｔｏｒｒ（１Ｔｏｒｒ≒１３３Ｐａ）の圧力になるように流量調整されたアンモニアガスを含む窒化性ガス雰囲気中、５００℃〜１０００℃で、１秒間〜６００秒間窒素導入処理を行う。プラズマ窒化の場合は、例えば、電力については１００Ｗ〜２０００Ｗの範囲から、また、ガス圧力については１ｍＴｏｒｒ〜１Ｔｏｒｒの範囲から、時間については１秒間〜６００秒から、過剰の窒素が基板界面に導入されない条件を選択する。

図３Ｃに示すように、シリコン酸化膜（酸窒化膜の場合を含む）７３の表面に、ハフニウムとシリコンを含む酸化物（ＨｆＳｉＯ）膜７４を形成する。ＨｆＳｉＯ膜７４の形成は、例えば化学気相成長（ＣＶＤ）により行う。その場合、ハフニウム原料には、ＴＤＭＡＨｆ（テトラキスジメチルアミノハフニウム)，ＴＤＥＡＨｆ（テトラキスジエチルアミノハフニウム），ＴＥＭＡＨｆ（テトラエチルメチルアミノハフニウム）、Ｈｆ(ｔ−ＯＣ_４Ｈ_９)_４（テトラ−ｔ−ブトキシハフニウム）等が、シリコン原料には、ＳｉＨ_４（モノシラン）, Ｓｉ_２Ｈ_６（ジシラン）, Ｓｉ(ＮＥｔＭｅ)_４（テトラキスエチルメチルアミノシラン）, Ｓｉ(ＮＭｅ_２)_４（テトラキスジメチルアミノシラン）, ＳｉＨ(ＮＭｅ_２)_３（トリスジメチルアミノシラン）, ＳｉＯＨ（ｔ−ＢｕＯ_３)（トリブトキシシラノール）, ＴＥＯＳ（テトラエトキシシラン）, ＤＭＳ（ジメチルシラン）等が、用いられる。酸化材としては、Ｏ_２ガス、Ｏ_３ガス、Ｈ_２Ｏなどの酸化性のガスが用いられる。堆積温度は、原料および所望の堆積速度にもよるが、４００℃〜７００℃であり、堆積時間は、シリコン酸化膜７３表面に厚さ１ｎｍ〜５ｎｍのＨｆＳｉＯ膜７４が形成されるように選択する。ハフニウム比率は、ウェハ面内の膜厚分布が小さくなるように選択することができる。

図３Ｄに示すように、シリコン酸化物のエッチング速度に比べてハフニウム酸化物のエッチング速度の大きなエッチング液７５により、ＨｆＳｉＯ膜７４のＨｆＯ優先エッチングを行う。エッチングにより得られるＨｆＳｉＯ膜７４ｘは、膜厚が減少すると共に、（ＨｆＯが優先的に除去されることに起因すると考えられる）ハフニウム比率の小さなＨｆＳｉＯ膜に相当する閾値特性が得られる。

ここで用いるエッチング液としては、例えば、公開特許公報２００４−３１１９９３、２００７−００５６５６に開示されている有機酸又は無機酸の少なくともいずれかとフッ素化合物を含有する水溶液を用いることができる。フッ素化合物は、フッ化水素酸、フッ化アンモニウム、フッ化水素アンモニウムまたはフッ化テトラメチルアンモニウムのうち、少なくとも１種類を含み、含有量は、０．００１〜２０重量％である。有機酸は、シュウ酸、クエン酸、マロン酸、コハク酸、酢酸またはプロピオン酸のうち、少なくとも１種類を含み、含有量は、０．０１〜１５重量％である。無機酸は、硫酸、硝酸、塩酸、リン酸またはスルファミン酸のうち、少なくとも１種類を含み、含有量は、０．０１〜５０重量％である。また、上記公報の出願人である三菱瓦斯化学社より入手可能な高誘電率ゲート絶縁膜エッチング液「ＥＬＭ−ＨＤＧ４１３」を用いることもできる。エッチング膜厚とＨｆＯ_２／ＳＩＯ_２のエッチング速度比は、所望のＶｆｂシフト量によって決定する。例えば、エッチング膜厚は、ＨｆＳｉＯ膜が３ｎｍであれば２ｎｍエッチングして１ｎｍの低Ｖｆｂシフト量のＨｆＳｉＯ膜を残す。エッチング速度は、０．０１ｎｍ〜０．１ｎｍ／ｓｅｃが好ましい。エッチング速度比は、ＨｆＯ_２／ＳＩＯ_２のエッチング速度比が１０〜４０が好ましい。このような条件を満たすよう、エッチング液の成分や液温を調整する。

エッチング後、必要に応じて、熱処理を行なう。窒化あるいは酸素を含む雰囲気中の加熱、あるいは両者で、ＨｆＳｉＯ膜中に窒素を導入する工程、あるいは密度を増加する工程、あるいは両者を行なう。

窒化は、窒化性ガス雰囲気での熱処理や窒素を含むプラズマの照射によって行うことができる。窒化性ガス雰囲気中での熱処理によって窒化する場合は、０．１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力になるように流量調整された窒素を含む窒化性ガス（アンモニアガス、一酸化窒素ガス、一酸化二窒素ガス、二酸化窒素ガス等）の雰囲気中、５００℃〜１０００℃で、１秒間〜６００秒間の熱処理を行って窒化する。窒素を含むプラズマの照射によって窒化する場合は、窒素プラズマ、アンモニアプラズマ、一酸化窒素プラズマ等、窒素を含むプラズマを用い、例えば、電力１００Ｗ〜２０００Ｗ、ガス圧力１ｍＴｏｒｒ〜１Ｔｏｒｒの範囲内で選ぶ。両者とも、シリコン酸化膜／シリコン基板界面に窒素が拡散して界面の窒素濃度が大きく増加しないような条件を選択して窒化する。

酸素を含む雰囲気中の加熱は、シリコン酸化膜（酸窒化層）７３の膜厚の増加が起こらない条件を選択して行う。例えば、酸素濃度０．０１〜１％の酸素／窒素混合ガス中で、温度７００℃〜１１００℃、時間１秒〜６００秒の範囲で加熱を行う。酸素の代わりに、１酸化２窒素、酸化窒素、２酸化窒素ガスを用いることもできる。なお、これらの工程の少なくとも一方を省くこともできる。

図３Ｅに示すように、ゲート絶縁膜であるＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜７４ｘの上に多結晶シリコン膜７６をＣＶＤによって堆積する。多結晶シリコン膜７６の上に、ゲート電極形状のフォトレジストパターン７７を形成し、反応性イオンエッチング（ＲＩＥ）等の異方性エッチングで、多結晶シリコン膜７６をエッチングし、所定形状のゲート電極７６ａをパターニングする。

図３Ｆに示すように、ゲート電極７６ａをマスクにして所定導電型の不純物のイオン注入を行い、ソース・ドレイン・エクステンション領域７８を形成する。次いで、ゲート電極７６ａの側壁にサイドウォールスペーサＳＷを形成し、ゲート電極７６ａとサイドウォールスペーサＳＷをマスクにして所定導電型の不純物のイオン注入を行い、ソース・ドレイン拡散領域７９を形成する。公知のシリサイド化工程により、ゲート電極７６ａ表面およびソース・ドレイン拡散領域７９表面にシリサイド層ＳＬ、例えばコバルトシリサイドやニッケルシリサイドを形成する。このようにして、ＭＯＳＦＥＴの基本構造が形成される。以降、周知の技術により、層間絶縁膜や配線等の形成を行う。

本実施例によれば、制御性がよく、膜厚均一性の良いＨｆ比率［Ｈｆ／(Ｈｆ＋Ｓｉ)］のＨｆＳｉＯ膜を形成し、所定のエッチング液でＨｆＯを優先的にエッチングすることにより、ウエハ内の膜厚均一性に優れ、Ｈｆ比率の低いＨｆＳｉＯ膜に相当する閾値特性を有する高誘電率ゲート絶縁膜を実現し、高性能のＭＯＳＦＥＴを作成できる。

第１の実施例では、ＨｆＯに対する優先的エッチングでＶｆｂシフト量を抑制したＨｆＳｉＯ高誘電率ゲート絶縁膜を形成した。２種類以上のエッチング条件を用いることにより、閾値の異なるＭＯＳＦＥＴを作成することも可能である。

図４Ａ−４Ｃは、第２の実施例によるＭＯＳＦＥＴの製造方法の主要工程を示す半導体基板の断面図である。

図４Ａに示すように、シリコン基板８０にＳＴＩ（Shallow Trench Isolation）による素子分離領域８１を形成して、活性領域ＡＲ１，ＡＲ２を画定する。シリコン基板８０に対し、所定導電型の不純物をイオン注入し、活性化アニールを行って拡散させ、活性領域ＡＲ１，ＡＲ２にＭＯＳＦＥＴのチャネル領域となるチャネル不純物拡散領域８２−１，８２−２を形成する。活性領域ＡＲ１，ＡＲ２に濃度の異なる不純物拡散領域を形成してもよい。シリコン基板８０に対し、所定の酸化性ガス雰囲気で所定の熱処理を行い、シリコン酸化膜８３を形成する。シリコン酸化膜８３の形成方法は、第１の実施例同様である。

シリコン酸化膜（酸窒化層）の表面に、ハフニウムとシリコンを含む酸化物（ＨｆＳｉＯ）膜８４をＣＶＤで形成する。ＨｆＳｉＯ膜８４の形成方法は、第１の実施例同様である。

図４Ｂに示すように、右側の活性領域ＡＲ２を覆い、左側の活性領域ＡＲ１を露出する開口を有するレジストパターンＲＰ１を形成する。一般的に用いられている、不純物イオン注入打ち分け用フォトレジストマスク同様のフォトレジストマスクである。

レジストパターンＲＰ１の開口内に露出したＨｆＳｉＯ膜８４に対して、ＨｆＯ優先エッチングを行なう。基本的には、第１の実施例同様の、シリコン酸化物のエッチング速度に比べてハフニウム酸化物のエッチング速度の大きな（ＨｆＯ_２／ＳｉＯ_２エッチング速度比が大きい）エッチング液によるウエットエッチングを行う。膜厚を減少すると共に、閾値シフト量を抑制したＨｆＳｉＯ高誘電率膜８４ｘとする。

この、ＨｆＯ優先エッチングに用いるエッチング液は、第１の実施例同様である。ただし、エッチング溶液のＨｆＯ_２／ＳｉＯ_２エッチング速度比に関しては、所望の閾値シフト量が得られるように選ぶ。例えば、ＨｆＯ_２／ＳｉＯ_２エッチング速度比が大きいほど、閾値シフト量は小さくなる傾向となる。その後、レジストパターンＲＰ１は除去する。

図４Ｃに示すように、左側の活性領域ＡＲ１を覆い、右側の活性領域ＡＲ２を露出する開口を有するレジストパターンＲＰ２を形成する。レジストパターンＲＰ２の開口内に露出したＨｆＳｉＯ膜８４に対して、ＨｆＯ優先エッチングを行なう。基本的には、第１の実施例同様の、シリコン酸化物のエッチング速度に比べてハフニウム酸化物のエッチング速度の大きな（ＨｆＯ_２／ＳｉＯ_２エッチング速度比が大きい）エッチング液によるウエットエッチングを行う。膜厚を減少すると共に、閾値シフト量（閾値変動量）を抑制したＨｆＳｉＯ高誘電率膜８４ｙとする。その後、レジストパターンＲＰ２は除去する。

このウエットエッチングは、基本的には図４Ｂに示すウエットエッチングと同様であるが、エッチング液のＨｆＯ_２／ＳｉＯ_２エッチング速度比に関しては、所望の閾値シフト量が得られるように選ぶ。例えば、ＨｆＯ_２／ＳｉＯ_２エッチング速度比が大きいほど、閾値シフト量は小さくなる傾向となる。

例えば、図４Ｂで用いるエッチング液のＨｆＯ_２／ＳｉＯ_２エッチング速度比に比べて、図４Ｃで用いるエッチング液のＨｆＯ_２／ＳｉＯ_２エッチング速度比を小さく選ぶと、ＨｆＳｉＯ膜８４ｙ上に形成したゲート電極の閾値のシフト量は、ＨｆＳｉＯ膜８４ｘ上に形成したゲート電極の閾値シフト量に比べて大きくなる。このように、素子形成領域毎にＨｆＯ_２／ＳｉＯ_２エッチング速度比の異なるエッチング溶液でＨｆＳｉＯをエッチングすることにより、異なる閾値を持つトランジスタを混在させることが可能である。

その他の工程は、第１の実施例同様である。２つの異なる閾値を持つトランジスタを形成する場合を説明したが、異なる条件のエッチング工程数を３以上にすることにより、同一のゲート絶縁膜から３つ以上の異なる閾値を持つトランジスタを形成することも可能である。

以上、実施例に沿って本発明を説明したが、本発明はこれらの限定されるものではない。例えば、種々の変更、置換、改良、組み合わせ等が可能なことは、当業者に自明であろう。

図１Ａはゲート絶縁膜の形成工程を示すフロー図であり、図１Ｂ−１Ｅは各形成工程を示すシリコン基板の断面図である。図２は、ＨｆＳｉＯ膜の膜厚に対するフラットバンド電圧Ｖｆｂのシフト量の測定結果を示すグラフである。図３Ａ−３Ｆは、本発明の第１の実施例による、ＭＯＳＦＥＴの製造方法の主要工程を示す、半導体基板の断面図である。図４Ａ−４Ｃは、本発明の第２の実施例によるＭＯＳＦＥＴの製造方法の主要工程を示す、半導体基板の断面図である。

符号の説明

１、７０，８０半導体基板、
７１，８１素子分離領域、
７２，８２チャネル不純物拡散領域、
２，７３，８３シリコン酸化膜、
３，７４，８４ＨｆＳｉＯ膜、
４，７５，８５ＨｆＯ_２対する優先的エッチング液、
７８ソース・ドレイン・エクステンション領域、
７９ソース・ドレイン拡散領域。

Claims

半導体基板表面にシリコン酸化膜あるいはシリコン酸窒化膜からなる第１の膜を形成し、
前記第１の膜の表面にハフニウムとシリコンを含有する高誘電率酸化物膜を形成し、
前記高誘電率酸化物膜に対し、ＨｆＯに対するエッチング速度がＳｉＯに対するエッチング速度より大きなエッチング液によるＨｆＯ優先エッチングを行ない、
エッチング後の前記高誘電率酸化物膜の上にゲート電極層を形成する、
半導体装置の製造方法。
半導体基板表面にシリコン酸化膜あるいはシリコン酸窒化膜からなる第１の膜を形成し、
前記第１の膜の表面にハフニウムとシリコンを含有する高誘電率酸化物膜を形成し、
前記高誘電率酸化物膜に対し、ＨｆＯに対するエッチング速度がＳｉＯに対するエッチング速度より大きなエッチング液によるＨｆＯ優先エッチングを行ない、膜厚を減少すると共に、少なくとも表面のＨｆ比率［Ｈｆ／(Ｈｆ＋Ｓｉ)］を減少し、
エッチング後の前記高誘電率酸化物膜の上にゲート電極層を形成する、
半導体装置の製造方法。
前記エッチング液が、有機酸又は無機酸の少なくともいずれかとフッ素化合物を含有する水溶液である請求項１または２記載の半導体装置の製造方法。
前記ＨｆＯ優先エッチングにおけるＨｆＯ_２／ＳＩＯ_２のエッチング速度比が１０〜４０である請求項１〜３のいずれか１項記載の半導体装置の製造方法。
前記ＨｆＯ優先エッチングのエッチング速度が、０．０１ｎｍ〜０．１ｎｍ／ｓｅｃである請求項１〜４のいずれか１項記載の半導体装置の製造方法。
前記半導体基板が、複数の活性領域を有し、前記ＨｆＯ優先エッチングが、異なる活性領域の高誘電率酸化物膜に対して、ＳｉＯエッチング速度に対する、ＨｆＯエッチング速度の比が異なるエッチング液を用いて行なわれる請求項１〜５のいずれか１項記載の半導体装置の製造方法。