JP2008041934A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008041934A
JP2008041934A JP2006214402A JP2006214402A JP2008041934A JP 2008041934 A JP2008041934 A JP 2008041934A JP 2006214402 A JP2006214402 A JP 2006214402A JP 2006214402 A JP2006214402 A JP 2006214402A JP 2008041934 A JP2008041934 A JP 2008041934A
Authority
JP
Japan
Prior art keywords
gate insulating
insulating film
layer
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006214402A
Other languages
English (en)
Other versions
JP4461441B2 (ja
Inventor
Takuo Ohashi
拓夫 大橋
Hiroshi Kubota
大志 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006214402A priority Critical patent/JP4461441B2/ja
Priority to US11/833,894 priority patent/US7592234B2/en
Publication of JP2008041934A publication Critical patent/JP2008041934A/ja
Application granted granted Critical
Publication of JP4461441B2 publication Critical patent/JP4461441B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体基板との界面付近の窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めたゲート絶縁膜を形成する。
【解決手段】ゲート絶縁膜１２を形成するステップは、シリコン基板１１上にＳｉＯ２層２１を形成する酸化膜形成ステップと、ＳｉＯ２層の表面部分２１ａを窒化する窒化ステップと、シリコン単原子層を堆積するステップと、シリコン単原子層を窒化するステップとを順次に含み、表面部分を窒化したＳｉＯ２層２１の表面にＳｉＮ層２２を形成する窒化膜形成ステップとを有する。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関し、更に詳しくは、半導体基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法に関する。
モバイル製品等の普及に伴い、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体装置の低消費電力化が要請されている。半導体装置の低消費電力化を実現するために、ＭＯＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のゲート絶縁膜に窒素を導入することによって、ゲート絶縁膜を薄膜化する手法が採用されている。ゲート絶縁膜に導入した窒素は、ゲート絶縁膜の誘電率を向上させると共に、膜を貫通しての不純物の拡散を防止し、ＭＯＳＦＥＴの特性を向上させる。
ところで、ゲート絶縁膜に窒素を導入する際には、シリコン基板との界面付近への窒素の拡散を抑制する必要がある。これは、シリコン基板との界面付近に窒素が蓄積すると、蓄積した窒素が不純物準位を形成し、しきい値電圧Ｖｔｈの変動やばらつき、キャリアのモビリティー低下など、ＭＯＳＦＥＴの様々な特性劣化を引き起こすためである。シリコン基板との界面付近における窒素の蓄積を防ぐために、例えばシリコン基板上にＳｉＯ２層を形成し、ＣＶＤ（Chemical Vapor Deposition）法等を用いて、このＳｉＯ２層上にＳｉＮ層を形成した２層構造のゲート絶縁膜が用いられている。
シリコン基板上に順次に積層されたＳｉＯ２層及びＳｉＮ層からなる２層構造のゲート絶縁膜については、例えば特許文献１に記載されている。
特開２００２−２０３９６１号公報
ところで、ＳｉＮ層の形成に際し、ゲート絶縁膜の信頼性向上を目的として、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法を用いることが考えられる。ＡＬＤ法を用いたＳｉＮ層の形成に際しては、シリコン単原子層の成膜、及び、成膜したシリコン単原子層の窒化によって原子レベルの厚みを有するＳｉＮ層を成膜し、このＳｉＮ層の成膜を繰り返すことによって所望の厚みを有するＳｉＮ層を形成する。ＡＬＤ法では、原子レベルでの成膜の繰り返しによって所望の厚みの層を形成するため、良好な膜質を有する層を形成できる。
しかし、ＡＬＤ法を用いたＳｉＮ層の成膜をＳｉＯ２層上で行うと、ＳｉＮ層中の窒素濃度が化学量論的組成での濃度よりも大幅に少なくなり、窒素濃度を充分に高めることが出来ない問題があった。良好な特性を有するＭＯＳＦＥＴを得るためには、ゲート電極との界面付近のゲート絶縁膜の窒素濃度を充分に高めることが必須である。
本発明は、上記に鑑み、半導体基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート絶縁膜の半導体基板との界面付近の窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めることにより、良好な特性を有するＭＯＳＦＥＴを形成可能な半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、窒素含有ゲート絶縁膜を有する半導体装置の製造方法であって、
前記窒素含有ゲート絶縁膜を形成するステップが、
半導体基板上にシリコン酸化膜を形成する酸化膜形成ステップと、
前記シリコン酸化膜の表面部分を窒化する窒化ステップと、
シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを順次に含み、前記表面部分を窒化したシリコン酸化膜の表面にシリコン窒化膜を形成する窒化膜形成ステップと、
を有することを特徴とする。
本発明によれば、窒化膜形成ステップが、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを順次に含むことによって、原子レベルの厚みを有するシリコン窒化膜の成膜を繰り返し、良好な膜質を有するシリコン窒化膜を形成できる。
また、窒化膜形成ステップに先立って、シリコン酸化膜の表面部分を窒化する窒化ステップを有することによって、化学量論的組成であるＳｉ３Ｎ４に近い高い窒素濃度を有するシリコン窒化膜を形成できる。窒化ステップではシリコン酸化膜の表面から窒素が導入されるが、シリコン酸化膜の表面部分の窒化量は僅かでよいため、半導体基板との界面付近への窒素の拡散を充分に抑制できる。従って、ゲート絶縁膜（窒素含有ゲート絶縁膜）の半導体基板との界面付近での窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めることが出来る。
本発明の好適な態様では、前記酸化膜形成ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を酸化するステップとを順次に含む。シリコン酸化膜の膜質を高め、シリコン酸化膜を薄膜化しつつも、半導体基板側への窒素の拡散を効果的に抑制できる。本発明の好適な態様では、前記窒化ステップを、５００℃未満の基板温度でプラズマ窒化法により行う。半導体基板側への窒素の拡散をより効果的に抑制できる。
従来の製造方法では、ゲート絶縁膜の厚みが１０ｎｍ以下である場合に、ゲート絶縁膜の半導体基板との界面付近での窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めることが容易でない。従って、本発明の製造方法では、ゲート絶縁膜の厚みが１０ｎｍ以下である場合に、従来の製造方法に比して、上記本発明の効果を効果的に得ることが出来る。本発明では、シリコン窒化膜中の窒素濃度を化学量論的組成であるＳｉ３Ｎ４における窒素濃度に近づけることが出来る。従って、前記シリコン窒化膜の主成分が例えばＳｉ３Ｎ４である。
本発明では、前記窒化膜形成ステップが、前記シリコン単原子層を堆積するステップと、前記シリコン単原子層を窒化するステップとを交互に複数回含んでもよい。シリコン単原子層を堆積するステップと、前記シリコン単原子層を窒化するステップとを繰り返す回数を調節することによって、シリコン窒化膜の厚みを制御できる。
本発明では、前記窒素含有ゲート絶縁膜を形成するステップが、前記酸化膜形成ステップ、窒化ステップ及び窒化膜形成ステップを含む処理を繰り返し有してもよい。それぞれの酸化膜形成ステップ及び窒化膜形成ステップで形成するシリコン酸化膜及びシリコン窒化膜の厚みを調節することによって、ゲート絶縁膜の厚み方向に、窒素濃度の傾斜を持たせることが出来る。
本発明では、前記窒素含有ゲート絶縁膜を形成するステップが、前記窒化膜形成ステップに後続し、前記シリコン窒化膜上にシリコン酸化膜を形成するステップを更に有してもよい。ゲート電極との界面付近の窒素濃度を低減することによって、ゲート電極の空乏化を抑制できる。
以下に、図面を参照し、本発明の実施形態を詳細に説明する。図１は、本発明の第１実施形態に係る半導体装置の製造方法で製造される、半導体装置の構成を示す断面図である。半導体装置１０は、シリコン基板１１と、シリコン基板１１上に形成されたゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されたゲート電極１３とを備える。ゲート絶縁膜１２は、酸窒化シリコンからなり、膜中の窒素濃度は、シリコン基板１１からゲート電極１３に向かって順次に高くなっている。ゲート電極１３は、ホウ素が導入されたポリシリコンからなる。
図２は、図１のゲート絶縁膜１２を形成する手順を示すフローチャートである。図３（ａ）〜（ｃ）は、図２のステップＳ１１〜Ｓ１３における、ゲート絶縁膜１２の断面をそれぞれ示す断面図である。先ず、シリコン基板１１表面の洗浄を行う。次いで、図３（ａ）に示すように、ＡＬＤ法を用いて、シリコン基板１１上にＳｉＯ２層２１を形成する（ステップＳ１１）。ＡＬＤ法を用いたＳｉＯ２層２１の形成に際しては、シリコン単原子層を成膜し、成膜したシリコン単原子層を酸化して原子レベルの厚みを有するＳｉＯ２層を形成するＳｉＯ２層形成処理を１〜複数回行う。
シリコン単原子層の成膜に際しては、例えばジクロロシランガスをプリカーサとし、その熱分解により行う。基板温度は、５００℃以上に設定する。この基板温度によって、７０秒で下地上へのシリコンの堆積が飽和し、約０．２ｎｍの厚みを有するシリコン単原子層が成膜される。シリコン単原子層が成膜されると、同じ条件で成膜処理を継続しても、もはやシリコンは堆積されない。シリコン単原子層の酸化に際しては、基板温度を、例えば４５０〜５００℃の範囲に設定し、酸素雰囲気中に６０〜１８０秒程度晒す。
引き続き、シリコン基板１１を成膜装置内に保持したままで行うin-situでのプラズマ窒化によって、図３（ｂ）の符号２１ａに示すように、ＳｉＯ２層２１の表面部分を僅かに窒化させる（ステップＳ１２）。プラズマ窒化には、ＮＨ３プラズマを用いる。なお、約０．２ｎｍの厚みを有するシリコン単原子層を酸化すると、約０．４ｎｍの厚みを有するＳｉＯ２層が形成される。一方、後続するプラズマ窒化では膜厚は殆ど変動しない。
次いで、図３（ｃ）に示すように、ＡＬＤ法を用いて、表面部分が窒化されたＳｉＯ２層２１上にＳｉＮ層２２を形成する（ステップＳ１３）。ＡＬＤ法を用いたＳｉＮ層２２の形成に際しては、シリコン単原子層を成膜し、成膜したシリコン単原子層を窒化して原子レベルの厚みを有するＳｉＮ層を形成するＳｉＮ層形成処理を１〜複数回行う。
シリコン単原子層の成膜に際しては、ステップＳ１１のシリコン単原子層の成膜と同様の条件で行う。シリコン単原子層の窒化に際しては、ステップＳ１２と同様に、ＮＨ３プラズマを用いたプラズマ窒化によって行う。このプラズマ窒化に際しては、窒素の過度の拡散を抑制するために、基板温度を５００℃未満に設定する。
本実施形態の製造方法によれば、ＳｉＮ層２２の形成に先立って、プラズマ窒化によりＳｉＯ２層２１の表面部分を窒化することによって、化学量論的組成であるＳｉ３Ｎ４に近い高い窒素濃度を有するＳｉＮ層２２を形成できる。
プラズマ窒化によるＳｉＯ２層２１の表面部分の窒化に際しては、ＳｉＯ２層２１の表面から窒素が導入されるが、ＳｉＯ２層２１の表面部分の窒化量は僅かでよく、また、ＡＬＤ法によって良好な膜質を有するＳｉＯ２層２１が形成されているので、シリコン基板１１との界面付近への窒素の拡散を充分に抑制できる。また、プラズマ窒化に際して、基板温度を５００℃未満に設定することによって、シリコン基板１１との界面付近への窒素の拡散をより効果的に抑制できる。
従って、ゲート絶縁膜１２のシリコン基板１１との界面付近の窒素濃度の増加を抑制しつつ、逆側のゲート電極１３との界面付近の窒素濃度を高めることができ、良好な特性を有するＭＯＳＦＥＴを形成できる。
図１５は、図２のステップＳ１３において、ＳｉＯ２層２１上にＳｉを堆積する際の堆積膜厚と堆積時間との関係を示すグラフである。同図中、グラフ（ｉ）は、上記製造方法と同様に、ＳｉＯ２層２１の表面部分の窒化を行った例を、グラフ（ii）は、上記実施形態とは異なり、ＳｉＯ２層２１の表面部分の窒化を行わなかった例をそれぞれ示している。同図に示すように、グラフ（ii）の例では、Ｓｉの堆積が始まるまでに多くの時間を要するのに対して、グラフ（ｉ）の例では、堆積の開始とほぼ同時にＳｉの堆積が始まっている。このように、ＳｉＮ層２２の形成に先立って、ＳｉＯ２層２１の表面部分を窒化することによって、Ｓｉの堆積を容易に行うことが出来る。
［実施例１］
第１実施形態の製造方法を用いて実施例１の半導体装置を製造した。実施例１の半導体装置の製造に際しては、ステップＳ１１のＳｉＯ２層形成処理の回数を５回、ステップＳ１３のＳｉＮ層形成処理の回数を２０回とした。ゲート絶縁膜１２中の窒素濃度プロファイルを図４に示す。ＳｉＯ２層形成処理の回数に比してＳｉＮ層形成処理の回数を充分に多くしたので、ＳｉＯ２層２１に対するＳｉＮ層２２の厚みが充分に大きくなっている。従って、ゲート絶縁膜１２の誘電率が大幅に高まり、従来の半導体装置に比して消費電力を大幅に低減できる。ゲート絶縁膜１２のシリコン基板１１との界面付近の窒素濃度は充分に抑えられている。
図５は、本発明の第２実施形態に係る半導体装置の製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。本実施形態の製造方法では、ゲート絶縁膜１２の形成に際して、ステップＳ１１〜Ｓ１３のフローを複数サイクル繰り返す。本実施形態によれば、ステップＳ１１〜Ｓ１３の各フローにおいて、ＳｉＯ２層形成処理の回数に対するＳｉＮ層形成処理の回数の割合を調節することによって、ゲート絶縁膜１２の厚み方向の窒素濃度プロファイルを正確に制御できる。
［実施例２］
第２実施形態の製造方法を用いて実施例２の半導体装置を製造した。実施例２の半導体装置の製造に際しては、ステップＳ１１〜Ｓ１３のフローを５サイクル行った。また、１サイクル目のフローで、ＳｉＯ２層形成処理の回数を５回、ＳｉＮ層形成処理の回数を１回とし、２サイクル目のフローからＳｉＯ２層形成処理の回数を１つずつ減らし、５サイクル目のフローで、ＳｉＯ２層形成処理の回数を１回、ＳｉＮ層形成処理の回数を１回とした。
ゲート絶縁膜１２中の窒素濃度プロファイルを図６に示す。２サイクル目以降の各フローで、ＳｉＯ２層形成処理の回数を１つずつ減らしたので、ゲート絶縁膜１２中の窒素濃度は、シリコン基板１１との界面からゲート電極１３との界面に向かって略直線的に増加している。実施例２の半導体装置では、ゲート絶縁膜１２の膜全体における窒素濃度は２５％であり、上記実施形態の製造方法によって、ＳｉＮ層中の窒素濃度が効果的に高められていると評価できる。
［実施例３］
第２実施形態の製造方法を用いて実施例３の半導体装置を製造した。実施例３の半導体装置の製造に際しては、ステップＳ１１〜Ｓ１３のフローを６サイクル行った。また、１サイクル目のフローで、ＳｉＯ２層形成処理の回数を５回、ＳｉＮ層形成処理の回数を１回とし、２〜４サイクル目のフローで、ＳｉＯ２層形成処理の回数を１回、ＳｉＮ層形成処理の回数を１回とし、６サイクル目のフローで、ＳｉＯ２層形成処理の回数を１回、ＳｉＮ層形成処理の回数を１０回とした。
ゲート絶縁膜１２中の窒素濃度プロファイルを図７に示す。ＳｉＮ層形成処理の回数を段階的に増やしたので、ゲート絶縁膜１２中の窒素濃度は、シリコン基板１１との界面付近、及び、ゲート電極１３との界面付近で段階的に増加している。図６、７の窒素濃度プロファイルを有するゲート絶縁膜１２は、図４の窒素濃度プロファイルを有するゲート絶縁膜１２に比して、誘電率は低いものの、シリコン基板１１との界面付近での窒素濃度をより効率的に低減できる。
図８は、本発明の第３実施形態に係る半導体装置の製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。本実施形態の製造方法では、ゲート絶縁膜１２の形成に際して、ステップＳ１１〜Ｓ１３のフローを１サイクル行い、又は、複数サイクル繰り返した後、ステップＳ１１と同様のＳｉＯ２層形成処理（ステップＳ１４）を行う。
ところで、ゲート電極１３との界面付近に存在する窒素は、その界面付近で不純物準位を形成することによって、ゲート電極１３を僅かに空乏化させる。本実施形態の製造方法では、ゲート絶縁膜１２の形成に際して、最後にステップＳ１４のＳｉＯ２層形成処理を行うので、ゲート電極１３との界面付近の窒素濃度を低減し、ゲート電極１３の空乏化を抑制できる。
［実施例４］
第３実施形態の製造方法を用いて実施例４の半導体装置を製造した。実施例４の半導体装置の製造に際しては、ステップＳ１１〜Ｓ１３のフローを１サイクル行った後、ステップＳ１４を行った。ステップＳ１１〜Ｓ１３のフローでは、ＳｉＯ２層形成処理の回数を５回、ＳｉＮ層形成処理の回数を１５回とした。ステップＳ１４では、ＳｉＯ２層形成処理の回数を５回とした。ゲート絶縁膜１２中の窒素濃度プロファイルを図９に示す。ゲート絶縁膜１２の厚み方向の中央付近の窒素濃度が高く、シリコン基板１１との界面付近、及び、ゲート電極１３との界面付近の窒素濃度が低くなっている。
［比較例１］
図１０は、上記実施形態の比較例１に係る半導体装置を製造する製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。本比較例の半導体装置の製造に際しては、シリコン基板１１上にＣＶＤ法を用いてＳｉＯ２膜を１０ｎｍの厚みに成膜した後（ステップＳ１０１）、形成したＳｉＯ２膜のプラズマ窒化を行い（ステップＳ１０２）、窒素を含むゲート絶縁膜１２を形成する。
ゲート絶縁膜１２中の窒素濃度プロファイルを図１１に示す。ゲート絶縁膜１２中の窒素濃度は、ゲート電極１３との界面よりも内側で高くなると共に、ゲート絶縁膜１２の表面から導入された窒素がシリコン基板１１との界面に達し、シリコン基板１１との界面付近の窒素濃度が増加している。このように、本比較例の半導体装置では、シリコン基板１１との界面付近での窒素濃度を充分に低減できなかった。
図１２は、図１０のフローチャートのステップＳ１０２における、ゲート絶縁膜１２の表面付近の窒素濃度とプラズマ窒化の時間（窒化時間）との関係を示すグラフである。ゲート絶縁膜１２の表面付近の窒素濃度は、窒化時間の経過に伴って増加するものの、その増加が次第に緩やかになる。この製造方法では、窒素濃度を２５％程度よりも高くすることは出来ず、化学量論的組成比であるＳｉ３Ｎ４に近づけることは出来なかった。
［比較例２］
図１３は、上記実施形態の比較例２に係る半導体装置を製造する製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。本比較例の半導体装置の製造に際しては、図１０のフローチャートにおいて、ステップＳ１０２に後続し、シリコン基板１１との界面付近の不純物準位の低減を目的として、ステップＳ１０３の酸化処理を行う。
ゲート絶縁膜１２中の窒素濃度プロファイルを図１４に示す。本比較例の半導体装置の製造に際しては、酸化処理の際の熱によって、ゲート絶縁膜１２中の窒素がシリコン基板１１側に更に拡散し、シリコン基板１１との界面付近の窒素濃度が、比較例１の半導体装置に比して更に増加した。従って、酸化処理による不純物準位の低減が、窒素の拡散による不純物準位の増加によって相殺され、シリコン基板１１との界面付近の不純物準位を充分に抑制することが出来なかった。
上記のように、比較例１，２の半導体装置では、ゲート絶縁膜１２のシリコン基板１１との界面付近の窒素濃度を抑制しつつ、ゲート電極１３との界面付近の窒素濃度を充分に高めることが出来なかった。従って、第１〜第３実施形態に示したように、ＳｉＯ２層の表面部分２１ａをプラズマ窒化した後、ＡＬＤ法によってＳｉＮ層２２を成膜する製造方法を採用することとした。
なお、上記第１〜第３実施形態では、ステップＳ１１におけるＳｉＯ２層２１の形成をＡＬＤ法で行っているが、ＣＶＤ（Chemical Vapor Deposition）法で行うことも出来る。しかし、ＡＬＤ法で行うことによって、ＳｉＯ２層２１の膜質を高め、ＳｉＯ２層２１を薄膜化しつつも、シリコン基板１１側への窒素の拡散を効果的に抑制できる。従って、上記第１〜第３実施形態では、ＡＬＤ法を採用した。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
本発明の第１実施形態に係る半導体装置の製造方法で製造される、半導体装置の構成を示す断面図である。 図１のゲート絶縁膜を形成する手順を示すフローチャートである。 図３（ａ）〜（ｃ）は、図２のステップＳ１１〜Ｓ１３における、ゲート絶縁膜の断面をそれぞれ示す断面図である。 実施例１の半導体装置における、ゲート絶縁膜中の窒素濃度プロファイルを示すグラフである。 本発明の第２実施形態に係る半導体装置の製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。 実施例２の半導体装置における、ゲート絶縁膜中の窒素濃度プロファイルを示すグラフである。 実施例３の半導体装置における、ゲート絶縁膜中の窒素濃度プロファイルを示すグラフである。 本発明の第３実施形態に係る半導体装置の製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。 実施例４の半導体装置における、ゲート絶縁膜中の窒素濃度プロファイルを示すグラフである。 比較例１の半導体装置を製造する製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。 比較例１の半導体装置における、ゲート絶縁膜中の窒素濃度プロファイルを示すグラフである。 図１０のフローチャートのステップＳ１０２における、ゲート絶縁膜の表面部分の窒素濃度と窒化時間との関係を示すグラフである。 比較例２の半導体装置を製造する製造方法について、ゲート絶縁膜を形成する手順を示すフローチャートである。 比較例２の半導体装置における、ゲート絶縁膜中の窒素濃度プロファイルを示すグラフである。 ＳｉＯ２層上へのＳｉの堆積膜厚と、堆積時間との関係を示すグラフである。
符号の説明
１１：シリコン基板
１２：ゲート絶縁膜
１３：ゲート電極
２１：ＳｉＯ２層
２１ａ：ＳｉＯ２層の表面部分
２２：ＳｉＮ層

Claims (8)

  1. 窒素含有ゲート絶縁膜を有する半導体装置の製造方法であって、
    前記窒素含有ゲート絶縁膜を形成するステップが、
    半導体基板上にシリコン酸化膜を形成する酸化膜形成ステップと、
    前記シリコン酸化膜の表面部分を窒化する窒化ステップと、
    シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを順次に含み、前記表面部分を窒化したシリコン酸化膜の表面にシリコン窒化膜を形成する窒化膜形成ステップと、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記酸化膜形成ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を酸化するステップとを順次に含む、請求項１に記載の半導体装置の製造方法。
  3. 前記窒化ステップを、５００℃未満の基板温度でプラズマ窒化法により行う、請求項２に記載の半導体装置の製造方法。
  4. 前記窒素含有ゲート絶縁膜の厚みが１０ｎｍ以下である、請求項１〜３の何れか一に記載の半導体装置の製造方法。
  5. 前記シリコン窒化膜の主成分がＳｉ３Ｎ４である、請求項１〜４の何れか一に記載の半導体装置の製造方法。
  6. 前記窒化膜形成ステップが、前記シリコン単原子層を堆積するステップと、前記シリコン単原子層を窒化するステップとを交互に複数回含む、請求項１〜５の何れか一に記載の半導体装置の製造方法。
  7. 前記窒素含有ゲート絶縁膜を形成するステップが、前記酸化膜形成ステップ、窒化ステップ及び窒化膜形成ステップを含む処理を繰り返し有する、請求項１〜６の何れか一に記載の半導体装置の製造方法。
  8. 前記窒素含有ゲート絶縁膜を形成するステップが、前記窒化膜形成ステップに後続し、前記シリコン窒化膜上にシリコン酸化膜を形成するステップを更に有する、請求項１〜６の何れか一に記載の半導体装置の製造方法。
JP2006214402A 2006-08-07 2006-08-07 半導体装置の製造方法 Expired - Fee Related JP4461441B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006214402A JP4461441B2 (ja) 2006-08-07 2006-08-07 半導体装置の製造方法
US11/833,894 US7592234B2 (en) 2006-08-07 2007-08-03 Method for forming a nitrogen-containing gate insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006214402A JP4461441B2 (ja) 2006-08-07 2006-08-07 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009288687A Division JP5325759B2 (ja) 2009-12-21 2009-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008041934A true JP2008041934A (ja) 2008-02-21
JP4461441B2 JP4461441B2 (ja) 2010-05-12

Family

ID=39029736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006214402A Expired - Fee Related JP4461441B2 (ja) 2006-08-07 2006-08-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7592234B2 (ja)
JP (1) JP4461441B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170103885A1 (en) 2014-06-25 2017-04-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US9741555B2 (en) 2015-01-14 2017-08-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101829281B1 (ko) * 2011-06-29 2018-02-20 삼성전자주식회사 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910497B2 (en) * 2007-07-30 2011-03-22 Applied Materials, Inc. Method of forming dielectric layers on a substrate and apparatus therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203961A (ja) 2000-12-28 2002-07-19 Sony Corp ゲート絶縁膜の形成方法
JP4074774B2 (ja) 2002-04-19 2008-04-09 独立行政法人科学技術振興機構 力センサ及び力検出装置並びに力検出方法
JP4204840B2 (ja) 2002-10-08 2009-01-07 株式会社日立国際電気 基板処埋装置
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
JP4669672B2 (ja) 2004-06-23 2011-04-13 株式会社大林組 吊下げ治具
JP2006135229A (ja) 2004-11-09 2006-05-25 Elpida Memory Inc 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
JP2006156626A (ja) 2004-11-29 2006-06-15 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP4983025B2 (ja) 2006-01-17 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829281B1 (ko) * 2011-06-29 2018-02-20 삼성전자주식회사 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법
US20170103885A1 (en) 2014-06-25 2017-04-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10163625B2 (en) 2014-06-25 2018-12-25 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10229829B2 (en) 2014-06-25 2019-03-12 Kokusai Electric Corporation Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10497561B2 (en) 2014-06-25 2019-12-03 Kokusai Electric Corporation Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US9741555B2 (en) 2015-01-14 2017-08-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
US7592234B2 (en) 2009-09-22
JP4461441B2 (ja) 2010-05-12
US20080032509A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
US8105959B2 (en) Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film
JP2007194652A (ja) 半導体装置
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
JP2008288227A (ja) 半導体装置の製造方法
JP2008532282A (ja) 窒化ゲート誘電体を形成する方法
JP4461441B2 (ja) 半導体装置の製造方法
JP2007194239A (ja) 半導体装置の製造方法
JP5050351B2 (ja) 半導体装置の製造方法
JPWO2005038929A1 (ja) 半導体装置の製造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP4477981B2 (ja) 半導体装置の製造方法
JP5325759B2 (ja) 半導体装置の製造方法
US20080128833A1 (en) High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film
JP2005317583A (ja) 半導体装置およびその製造方法
JP2007288084A (ja) 絶縁膜及びその形成方法
JP5039396B2 (ja) 半導体装置の製造方法
JP5141321B2 (ja) 半導体装置の製造方法
JP2008041825A (ja) 半導体装置の製造方法
JP2006147896A (ja) 薄膜の製造方法および半導体装置の製造方法
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
US11791153B2 (en) Deposition of hafnium oxide within a high aspect ratio hole
JP2004006455A (ja) 半導体装置およびその製造方法
JP2005285805A (ja) 半導体装置の製造方法
JP2004289082A (ja) 高誘電率ゲート絶縁膜の形成方法
JP2006066503A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees