KR101829281B1 - 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법 - Google Patents

인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법 Download PDF

Info

Publication number
KR101829281B1
KR101829281B1 KR1020110063973A KR20110063973A KR101829281B1 KR 101829281 B1 KR101829281 B1 KR 101829281B1 KR 1020110063973 A KR1020110063973 A KR 1020110063973A KR 20110063973 A KR20110063973 A KR 20110063973A KR 101829281 B1 KR101829281 B1 KR 101829281B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
nitride film
film
plasma treatment
Prior art date
Application number
KR1020110063973A
Other languages
English (en)
Other versions
KR20130007146A (ko
Inventor
이우진
박지순
이종명
이현배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110063973A priority Critical patent/KR101829281B1/ko
Priority to US13/444,054 priority patent/US8932964B2/en
Publication of KR20130007146A publication Critical patent/KR20130007146A/ko
Application granted granted Critical
Publication of KR101829281B1 publication Critical patent/KR101829281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

인-시츄 공정을 이용한 산화막/질화막/산화막(ONO) 구조의 절연막 형성 방법이 제공된다. 절연막 형성 방법은 PEALD(Plasma-Enhanced Atomic Layer Deposition) 방식을 이용하여, 기판 상에 제1 산화막, 질화막, 및 제2 산화막을 순차적으로 형성하되, 상기 제1 산화막을 형성한 후, 제1 질소 플라즈마 처리를 하는 것을 포함한다.

Description

인-시츄 공정을 이용한 산화막/질화막/산화막(ＯＮＯ) 구조의 절연막 형성 방법{Method for forming dielectric layer of ONO structure using in-situ process}
본 발명은 인-시츄 공정을 이용한 ONO 구조의 절연막 형성 방법에 관한 것이다.
플래쉬 메모리 장치에서, 플로팅 게이트(floating gate) 전극과 컨트롤 게이트(control gate) 전극을 분리시키기 위해, ONO 구조의 절연막이 사용될 수 있다. ONO 구조의 절연막은 예컨대, 실리콘 기판 상에, 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화막을 차례로 증착하는 3단계의 프로세스를 통해 제조될 수 있다.
그런데, ONO 구조의 절연막에 포함되는, 실리콘 산화막과 실리콘 질화막은 각각 다른 반응로(reactor)의 다른 온도에서 형성될 수 있다. 구체적으로, 실리콘 산화막과 실리콘 질화막은 예컨대, 700℃ 이상의 온도에서 형성될 수 있다.
그러므로, ONO 구조의 절연막은, 여러 반응로를 거쳐서 제조될 수 있다. 이러한 경우, 여러 반응로 사이의 이동을 수반하므로 절연막의 제조 효율이 떨어질 수 있고, 반응로 사이의 이동 간 절연막이 오염될 우려가 있다. 또한, 절연막의 오염으로 인하여, 막의 경계면에서 계면 준위(interface state)가 발생하여, 절연막의 신뢰성이 저하될 우려가 있다.
본 발명이 해결하려는 과제는, 인-시츄(in-situ) 공정을 이용하여 ONO 구조의 절연막을 형성하여, 제조 효율을 높일 수 있고, 절연막의 오염을 방지할 수 있는 절연막 형성 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 절연막의 형성 방법의 일 태양은 PEALD(Plasma-Enhanced Atomic Layer Deposition) 방식을 이용하여, 기판 상에 제1 산화막, 질화막, 및 제2 산화막을 순차적으로 형성하되, 상기 제1 산화막을 형성한 후, 제1 질소 플라즈마 처리를 하는 것을 포함한다.
상기 과제를 해결하기 위한 본 발명의 절연막의 형성 방법의 다른 태양은 챔버 내의 서셉터 상에 기판을 위치시키고, 인-시츄(in-situ) 공정을 이용하여, 상기 기판 상에 제1 산화막, 질화막, 및 제2 산화막을 순차적으로 형성하는 것을 포함하고, 상기 제1 산화막, 상기 질화막, 및 상기 제2 산화막을 형성하는 동안, 상기 서셉터의 온도는 일정하게 유지된다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 절연막의 형성 방법이 적용되는 플라즈마 증착 장치의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 절연막의 형성 방법의 흐름도이다.
도 3은 본 발명의 제1 실시예에 따른 절연막의 형성 방법을 나타내는 타이밍도이다.
도 4 내지 도 13은 본 발명의 제1 실시예에 따른 절연막의 형성 방법을 설명하기 위한 중간 구조물의 단면도들이다.
도 14는 본 발명의 제2 실시예에 따른 절연막의 형성 방법의 흐름도이다.
도 15는 본 발명의 제3 실시예에 따른 절연막의 형성 방법의 흐름도이다.
도 16은 본 발명의 제4 실시예에 따른 절연막의 형성 방법의 흐름도이다.
도 17은 본 발명의 제5 실시예에 따른 절연막의 형성 방법을 설명하기 위한 구조물의 단면도이다.
도 18 내지 도 21은 본 발명의 실시예들에 따른 절연막의 형성 방법이 적용될 수 있는 장치의 사시도 또는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1을 참조하여, 본 발명의 실시예들에 따른 절연막의 형성 방법이 적용될 수 있는 플라즈마 증착 장치를 설명한다. 도 1은 본 발명의 실시예들에 따른 절연막의 형성 방법이 적용되는 플라즈마 증착 장치의 단면도이다.
도 1을 참조하면, 플라즈마 증착 장치(100)는 서로 대면하도록 배치된 서셉터(110) 및 샤워 플레이트(115)를 포함하는 챔버(120)를 포함한다. 서셉터(110)는 공정이 진행되는 동안 기판(200)을 지지한다. 그리고, 서셉터(110)는 히터(heater)의 역할을 하여, 공정이 진행되는 동안 기판(200)의 온도를 일정하게 유지할 수 있다. 또한, 서셉터(110)는 하부 전극으로서의 역할을 할 수 있다.
샤워 플레이트(115)는 절연막의 형성을 위해 필요한 가스들을 챔버(120) 내부로 제공할 수 있다. 제1 내지 제6 소스(140, 150, 160, 170, 180, 190)로부터 샤워 플레이트(115)로 가스가 공급되어, 챔버(120) 내부로 가스가 주입될 수 있다. 제1 내지 제6 밸브(145, 155, 165, 175, 185, 195)를 제어하여, 제1 내지 제6 소스(140, 150, 160, 170, 180, 190) 내부의 가스들 중 어느 가스를 챔버(120)에 주입할지 결정할 수 있다.
플라즈마 증착 장치(100)는 서셉터(110)에 바이어스 파워를 제공하는 바이어스 파워부(130), 샤워 플레이트(115)에 소스 파워를 제공하는 소스 파워부(135)를 포함한다. 바이어스 파워부(130) 및 소스 파워부(135)를 이용하여, 제1 내지 제6 소스(140, 150, 160, 170, 180, 190)에서 공급되는 가스의 플라즈마 반응을 유도할 수 있다.
또한, 플라즈마 증착 장치(100)는 챔버(120)의 내부를 진공 상태로 유지하고, 챔버(120) 내에 잔류하는 가스를 배출하기 위한 펌프(125)를 포함할 수 있다.
도 1 내지 도 13을 참조하여, 본 발명의 제1 실시예에 따른 절연막의 형성 방법을 설명한다. 도 2는 본 발명의 제1 실시예에 따른 절연막의 형성 방법의 흐름도이다. 도 3은 본 발명의 제1 실시예에 따른 절연막의 형성 방법을 나타내는 타이밍도이다. 도 4 내지 도 13은 본 발명의 제1 실시예에 따른 절연막의 형성 방법을 설명하기 위한 중간 구조물의 단면도들이다.
도 1 및 도 2를 참조하여, 챔버(120) 내에 기판(200)을 위치시킨다(S100).
구체적으로, 챔버(120) 내의 서셉터(110) 상에 기판(200)을 위치시킨다. 서셉터(110)는 히터의 역할을 하여, ONO 구조의 절연막의 형성 공정이 진행되는 동안 서셉터(110)의 온도는 일정하게 유지될 수 있다. 결과적으로, 절연막의 형성 공정이 진행되는 동안 기판(200)의 온도는 서셉터(110)에 의해 일정하게 유지될 수 있다. 예컨대, 서셉터(110)의 온도는 500℃ 이하의 일정한 온도로 유지될 수 있지만, 이에 제한되지 않는다.
이어서, 도 1 내지 도 6을 참조하여, 기판(200) 상에 제1 산화막(210)을 형성한다(S200).
도 3을 참조하면, 제1 산화막 형성 구간(T1) 동안, 챔버(120) 내에 제1 실리콘 전구체(207)를 공급하고, 퍼지하고, 제1 실리콘 전구체(207)를 산소 플라즈마 처리하여 산화시키고, 퍼지할 수 있다. 다만, 제1 산화막 형성 구간(T1) 동안, 서셉터(110)에 의해 기판(200)은 일정한 온도로 유지될 수 있다.
우선, 도 1 및 도 3을 참조하여, 제1 밸브(145)를 열어, 제1 소스(140) 내의 제1 실리콘 전구체(207)를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 구체적으로, 도 4를 참조하면, 기판(200) 위로 제1 실리콘 전구체(207)가 제공될 수 있다. 그리고, 도 5를 참조하면, 일부의 제1 실리콘 전구체(207_1)는 기판(200) 상에 흡착될 수 있다.
기판(200)은 예컨대, 실리콘(Si)을 포함할 수 있지만, 이에 제한되지 않는다. 기판(200)이 실리콘을 포함하는 경우, 기판(200) 상부의 일부에는 자연 산화막(205)이 형성될 수 있다. 제1 실리콘 전구체(207)는 예컨대, BTBAS(Bis Tertiary Butyl Amino Silane)를 포함할 수 있지만, 이에 제한되지 않는다. 제1 실리콘 전구체(207)는 실란(Silane)계열 물질을 포함할 수 있으며, 또한, Si-N 결합을 포함하는 물질을 포함할 수 있다.
이어서, 도 1 및 도 5를 참조하여, 제2 밸브(155)를 열어, 제2 소스(150) 내의 퍼지 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 기판(200) 상에 흡착되지 않은 제1 실리콘 전구체(207_2)는 퍼지 가스에 의해 퍼지되어 펌프(125)를 통해 챔버(120)의 외부로 배출될 수 있다.
이어서, 도 1 및 도 6을 참조하여, 제3 밸브(165)를 열어, 제3 소스(160) 내의 산소 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 다만, 플라즈마를 활성화하기 위해, 샤워 플레이트(115)와 서셉터(110) 사이에 약 100W의 파워를 인가할 수 있다. 챔버(120) 내에 파워가 인가되면, 산소 가스가 플라즈마화 될 수 있다. 결과적으로, 제1 실리콘 전구체(도 5의 207_1 참조)를 산소 플라즈마 처리하여 산화시킬 수 있으며, 기판(200) 상에 제1 산화막(210)이 형성될 수 있다.
이어서, 도 1을 참조하여, 제2 밸브(155)를 열어, 제2 소스(150) 내의 퍼지 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 챔버(120) 내의 반응에 참여하지 않은 가스들은, 퍼지 가스에 의해 퍼지되어 펌프(125)를 통해 챔버(120)의 외부로 배출될 수 있다.
이어서, 도 1, 도 3, 및 도 7을 참조하여, 제1 산화막(210)의 표면을 제1 질소 플라즈마 처리한다(S300).
도 1 및 도 3을 참조하여, 질소 플라즈마 처리 구간(T2) 동안, 제4 밸브(175)를 열어, 제4 소스(170) 내의 질소 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 다만, 플라즈마를 활성화하기 위해, 샤워 플레이트(115)와 서셉터(110) 사이에 약 200W의 파워를 인가할 수 있다. 챔버(120) 내에 파워가 인가되면, 질소 가스가 플라즈마화 될 수 있다. 결과적으로, 제1 산화막(210)의 표면을 제1 질소 플라즈마 처리한다.
예컨대, 질소 가스와 함께, 제5 밸브(185)를 열어, 제5 소스(180) 내의 헬륨 가스를 챔버(120) 내에 동시에 제공할 수 있다. 헬륨 가스는 질소 가스의 플라즈마화를 도울 수 있다.
도 7을 참조하면, 제1 질소 플라즈마 처리에 의해, 제1 산화막(210) 표면의 수산화기(OH)을 아미노기(NH)로 치환할 수 있다. 즉, 제1 질소 플라즈마 처리에 의해, 제1 산화막(210) 표면의 수산화기(OH)의 농도가 감소할 수 있다.
수산화기(OH)는 아미노기(NH)에 비하여 상대적으로 결합력이 약하다. 그러므로, 제1 질소 플라즈마 처리에 의해, 제1 산화막(210) 표면의 수산화기(OH)를 아미노기(NH)로 치환함으로써, 제1 산화막(210)과 질화막(도 11의 220 참조) 간 결합력을 높일 수 있다. 더욱이, 제1 질소 플라즈마 처리에 의해, 제1 산화막(210)과 질화막(도 11의 220 참조)의 결합력이 높아지기 때문에, 제1 산화막(210)과 질화막(도 11의 220 참조) 사이의 계면이 불안정하여 발생하는 파티클(particle)의 형성을 억제할 수 있다.
상술한 바와 같이, 제1 산화막(210) 형성 공정에서, 챔버(120) 내에 약 100W의 파워가 인가될 수 있다. 이에 반해, 제1 질소 플라즈마 처리 공정에서, 챔버(120) 내에 약 200W의 파워가 인가될 수 있다. 수산화기(OH)를 아미노기(NH)로 치환하기 위해서, 상대적으로 고에너지의 플라즈마가 필요하기 때문에, 제1 질소 플라즈마 처리 구간(T2) 동안, 챔버(120) 내에 더 많은 파워가 인가될 수 있다.
이어서, 도 1, 도 2, 및 도 8 내지 도 12를 참조하여, 제1 산화막(210) 상에 질화막(220)을 형성한다(S400).
도 3을 참조하면, 질화막 형성 구간(T3) 동안, 챔버(120) 내에 제2 실리콘 전구체(217)를 공급하고, 퍼지하고, 제2 실리콘 전구체(217)를 질소 플라즈마 처리하여 질화시키고, 퍼지할 수 있다. 다만, 질화막 형성 구간(T3) 동안, 서셉터(110)에 의해 기판(200)은 일정한 온도로 유지될 수 있다.
도 1 및 도 3을 참조하여, 제1 밸브(145)를 열어, 제1 소스(140) 내의 제2 실리콘 전구체(217)를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 구체적으로, 도 8을 참조하면, 제1 산화막(210) 위로 제2 실리콘 전구체(217)가 제공될 수 있다. 그리고, 도 9 및 도 10을 참조하면, 도 9 및 도 10에 도시된 과정을 거쳐서, 일부의 제2 실리콘 전구체(217_1)가 제1 산화막(210) 상에 흡착될 수 있다.
제2 실리콘 전구체(217)는 제1 실리콘 전구체(도 4의 207 참조)와 동일하다. 즉, 본 발명의 제1 실시예에 따른 절연막 형성 방법에 따르면, 산화막 및 질화막을 형성할 때, 동일한 실리콘 전구체를 공급하며, 단지, 챔버(120) 내에 제공하는 반응 가스의 종류만 달리한다.
이어서, 도 1 및 도 10을 참조하여, 제2 밸브(155)를 열어, 제2 소스(150) 내의 퍼지 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 기판(200) 상에 흡착되지 않은 제2 실리콘 전구체(217_2)는 퍼지 가스에 의해 퍼지되어 펌프(125)를 통해 챔버(120)의 외부로 배출될 수 있다.
이어서, 도 1 및 도 11을 참조하여, 제4 밸브(175)를 열어, 제4 소스(170) 내의 질소 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 다만, 플라즈마를 활성화하기 위해, 샤워 플레이트(115)와 서셉터(110) 사이에 약 100W의 파워를 인가할 수 있다. 챔버(120) 내에 파워가 인가되면, 질소 가스가 플라즈마화 될 수 있다. 결과적으로, 제2 실리콘 전구체(도 10의 217_1 참조)를 질소 플라즈마 처리하여 질화시킬 수 있으며, 제1 산화막(210) 상에 질화막(220)이 형성될 수 있다.
예컨대, 질소 가스와 함께, 제6 밸브(195)를 열어, 제6 소스(190) 내의 수소 가스를 챔버(120) 내에 동시에 제공할 수 있다. 질소 가스와 수소 가스를 이용하여 질화막(220)을 형성하는 경우, 질화막(220)의 밀도를 높여 절연특성을 향상시킬 수 있다.
이어서, 도 1을 참조하여, 제2 밸브(155)를 열어, 제2 소스(150) 내의 퍼지 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 챔버(120) 내의 반응에 참여하지 않은 가스들은, 퍼지 가스에 의해 퍼지되어 펌프(125)를 통해 챔버(120)의 외부로 배출될 수 있다.
이어서, 도 1, 도 3, 및 도 12를 참조하여, 질화막(220)의 표면을 제2 질소 플라즈마 처리한다(S500).
도 1 및 도 3을 참조하여, 질소 플라즈마 처리 구간(T4) 동안, 제4 밸브(175)를 열어, 제4 소스(170) 내의 질소 가스를 샤워 플레이트(115)를 통해서, 챔버(120) 내에 제공할 수 있다. 다만, 플라즈마를 활성화하기 위해, 샤워 플레이트(115)와 서셉터(110) 사이에 약 200W의 파워를 인가할 수 있다. 챔버(120) 내에 파워가 인가되면, 질소 가스가 플라즈마화 될 수 있다. 결과적으로, 질화막(220)의 표면을 제2 질소 플라즈마 처리한다.
예컨대, 질소 가스와 함께, 제5 밸브(185)를 열어, 제5 소스(180) 내의 헬륨 가스를 챔버(120) 내에 동시에 제공할 수 있다. 헬륨 가스는 질소 가스의 플라즈마화를 도울 수 있다.
도 12를 참조하면, 제2 질소 플라즈마 처리에 의해, 질화막(220) 표면의 아미노기(NH)에 포함된 수소(H)를 제거할 수 있다. 즉, 제1 질소 플라즈마 처리에 의해, 질화막(220) 표면의 아미노기(NH)의 농도가 감소할 수 있으며, 결과적으로, 질화막(220) 표면의 수소(H)의 농도가 감소할 수 있다.
질화막(220)을 제2 질화 플라즈마 처리를 하여, 질화막(220) 표면의 수소(H) 농도를 감소시킴으로써, 질화막(220)의 절연특성을 향상시킬 수 있다. 제2 질화 플라즈마 처리를 하면, 질화막(220)의 절연특성이 향상되기 때문에, 서셉터(110)에 의해 500℃ 이하의 일정한 온도가 유지되는 저온 분위기에서도, 절연막을 형성할 수 있다.
상술한 바와 같이, 제1 산화막(210) 및 질화막(220) 형성 공정에서, 챔버(120) 내에 약 100W의 파워가 인가될 수 있다. 이에 반해, 제2 질소 플라즈마 처리 공정에서, 챔버(120) 내에 약 200W의 파워가 인가될 수 있다. 아미노기(NH)에 포함된 수소(H)를 제거하려면, 상대적으로 고에너지의 플라즈마가 필요하기 때문에, 제2 질소 플라즈마 처리 구간(T4) 동안, 챔버(120) 내에 더 많은 파워가 인가될 수 있다
이어서, 도 1, 도 3 및 도 13을 참조하여, 질화막(220) 상에 제2 산화막(230)을 형성한다(S600).
제2 산화막(230)을 형성하는 공정은, 질화막(220) 상에 산화막을 형성한다는 점을 제외하고, 제1 산화막(210)을 형성하는 공정과 동일하므로, 간단히 설명한다.
도 3을 참조하면, 제2 산화막 형성 구간(T5) 동안, 챔버(120) 내에 제3 실리콘 전구체(도 4의 207과 동일)를 공급하고, 퍼지하고, 제3 실리콘 전구체(도 4의 207과 동일)를 산소 플라즈마 처리하여 산화시키고, 퍼지할 수 있다. 다만, 제2 산화막 형성 구간(T5) 동안, 서셉터(110)에 의해 기판(200)은 일정한 온도로 유지될 수 있다.
제3 실리콘 전구체(도 4의 207과 동일)는 제1 및 제2 실리콘 전구체(도 4의 207, 도 8의 217 참조)와 동일하다. 즉, 본 발명의 제1 실시예에 따른 절연막 형성 방법에 따르면, 산화막 및 질화막을 형성할 때, 동일한 실리콘 전구체를 공급한다.
결과적으로, 도 13을 참조하면, 본 발명의 제1 실시예에 따른 절연막 형성 방법을 이용하면, 기판(200) 상에 제1 산화막(210), 질화막(220), 및 제2 산화막(230)을 순차적으로 형성하여, 산화막/질화막/산화막(ONO) 구조의 절연막을 형성할 수 있다.
구체적으로, 제1 산화막(210), 질화막(220), 및 제2 산화막(230)의 형성 공정, 및 제1 및 제2 질소 플라즈마 처리 공정은, 인-시츄(in-situ) 공정으로 진행된다. 예컨대, 서셉터(110)에 의해 기판(200)의 온도가 일정하게 유지되고, 동일한 실리콘 전구체를 이용하는 인-시츄(in-situ) 공정으로 진행되기 때문에, 절연막 제조 공정이 일원화되고 간소화되어, 절연막의 제조 효율이 상승할 수 있다. 또한, 하나의 챔버 내에서 기판(200) 상에 다수의 막들을 형성하기 때문에, 기판(200)을 이동시킬 필요가 없다. 그러므로, 기판(200)의 이동 간에 발생할 수 있는 절연막의 오염 문제를 해결할 수 있으며, 이로 인하여, 절연막의 신뢰성을 높일 수 있다.
또한, 본 발명의 제1 실시예에 따른 절연막 형성 방법은, 예컨대, PEALD(Plasma-Enhanced Atomic Layer Deposition) 방식을 이용한다. 그러므로, 본 발명의 제1 실시예에 따른 절연막 형성 방법에 의해 형성된 절연막은, 높은 단차피복성을 갖는다. 더욱이, 인-시츄(in-situ) 공정으로 진행되기 때문에, 산화막과 질화막의 형성, 및 두께 조절이 용이하다. 우선, 산화막과 질화막은 동일한 실리콘 전구체를 이용하여 형성되기 때문에, 챔버에 공급되는 반응 가스를 제어함으로써, 산화막 또는 질화막 중 어떤 막을 형성할지 용이하게 제어할 수 있다. 그리고, 산화막을 두껍게 형성하고자 한다면, 산화막 형성 공정을 여러 번 반복하여 원하는 두께의 산화막을 형성한 후에, 질화막 형성 공정을 진행할 수 있다.
도 14를 참조하여, 본 발명의 제2 실시예에 따른 절연막의 형성 방법을 설명한다. 다만, 본 발명의 제1 실시예에 따른 절연막의 형성 방법과 차이점을 위주로 설명한다. 도 14는 본 발명의 제2 실시예에 따른 절연막의 형성 방법의 흐름도이다.
도 14를 참조하면, 본 발명의 제2 실시예에 따른 절연막의 형성 방법은, 본 발명의 제1 실시예에 따른 절연막의 형성 방법과는 달리, 질화막(도 13의 220 참조)의 표면을 제2 질소 플라즈마 처리하는 공정이 제외될 수 있다.
도 15를 참조하여, 본 발명의 제3 실시예에 따른 절연막의 형성 방법을 설명한다. 다만, 본 발명의 제1 실시예에 따른 절연막의 형성 방법과 차이점을 위주로 설명한다. 도 15는 본 발명의 제3 실시예에 따른 절연막의 형성 방법의 흐름도이다.
도 15를 참조하면, 본 발명의 제3 실시예에 따른 절연막의 형성 방법은, 본 발명의 제1 실시예에 따른 절연막의 형성 방법과는 달리, 제1 산화막(도 13의 210 참조)의 표면을 제1 질소 플라즈마 처리하는 공정이 제외될 수 있다.
도 16을 참조하여, 본 발명의 제4 실시예에 따른 절연막의 형성 방법을 설명한다. 다만, 본 발명의 제1 실시예에 따른 절연막의 형성 방법과 차이점을 위주로 설명한다. 도 16은 본 발명의 제4 실시예에 따른 절연막의 형성 방법의 흐름도이다.
도 16을 참조하면, 본 발명의 제4 실시예에 따른 절연막의 형성 방법은, 본 발명의 제1 실시예에 따른 절연막의 형성 방법과는 달리, 제1 산화막(도 13의 210 참조)의 표면을 제1 질소 플라즈마 처리하는 공정 및 질화막(도 13의 220 참조)의 표면을 제2 질소 플라즈마 처리하는 공정이 제외될 수 있다.
도 17을 참조하여, 본 발명의 제5 실시예에 따른 절연막의 형성 방법을 설명한다. 도 17은 본 발명의 제5 실시예에 따른 절연막의 형성 방법을 설명하기 위한 구조물의 단면도이다.
도 17을 참조하면, 상부로 갈수록 질소의 농도(concentration)가 높고, 하부로 갈수록 산소의 농도가 높은 절연막을 형성할 수 있다. 산화막(310)과 질화막(320)을 번갈아서 형성하되, 상부로 갈수록 질화막(320)의 두께는 점점 더 두꺼워지고, 하부로 갈수록 산화막(310)의 두께는 점점 더 두꺼워지도록 형성할 수 있다.
도 18 내지 도 21을 참조하여, 본 발명의 실시예들에 따른 절연막의 형성 방법을 적용할 수 있는 장치를 설명한다. 도 18 내지 도 21은 본 발명의 실시예들에 따른 절연막의 형성 방법이 적용될 수 있는 장치의 사시도 또는 단면도들이다.
우선, 도 18 및 도 19를 참조하면, 본 발명의 실시예들에 따른 절연막의 형성 방법은 플래쉬 메모리 장치를 제조하기 위해 사용될 수 있다.
도 18을 참조하면, 기판(400) 상에 제1 산화막(412), 질화막(414), 제2 산화막(416), 및 컨트롤 게이트 전극(420)이 순차적으로 형성되어 있다. 예컨대, 제1 산화막(412)은 터널 산화막일 수 있고, 질화막(414)은 전하 트랩층일 수 있다.
또한, 도 19를 참조하면, 기판(500) 상에 터널 산화막(532), 플로팅 게이트 전극(530), ONO 구조의 절연막(510), 및 컨트롤 게이트 전극(520)이 순차적으로 형성되어 있다. 플로팅 게이트 전극(530)과 컨트롤 게이트 전극(520)은, ONO 구조의 절연막(510)에 의해 분리될 수 있다. ONO 구조의 절연막(510)은, 제1 산화막(512), 질화막(514), 및 제2 산화막(516)이 순차적으로 형성된 구조를 가질 수 있다.
도 20 및 도 21을 참조하면, 본 발명의 실시예들에 따른 절연막의 형성 방법은 다른 메모리 장치를 제조하기 위해 사용될 수 있다.
도 20을 참조하면, 기판(600)은 다수의 돌기를 포함하며, 기판(600) 상에 제1 산화막(610), 질화막(620), 및 제2 산화막(630)이 순차적으로 형성되어 있다. 본 발명의 실시예들에 따른 절연막의 형성 방법에 의해 형성된 절연막은, 높은 단차피복성을 갖기 때문에, 돌기를 포함하는 기판(600) 상에도 안정적으로 증착될 수 있다.
도 21은, 도 20에 도시된 장치를 A-A'을 따라 자른 단면도이다. 도 21을 참조하면, 기판(600)의 돌기의 상면에 형성된 ONO 구조의 절연막뿐 아니라, 돌기의 양측면에 형성된 ONO 구조의 절연막도 각각 개별적인 메모리 장치에 사용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 플라즈마 증착 장치 110: 세셉터
115: 샤워 플레이트 120: 챔버
125: 펌프 130: 바이어스 파워부
135: 소스 파워부
140, 150, 160, 170, 180, 190: 제1 내지 제6 소스
145, 155, 165, 175, 185, 195: 제1 내지 제6 밸브
200, 400, 500, 600: 기판 205: 자연 산화막
207: 제1 실리콘 전구체 210, 412, 512, 610: 제1 산화막
217: 제2 실리콘 전구체 220, 320, 414, 514, 620: 질화막
230, 416, 516, 630: 제2 산화막 310: 산화막
420, 520: 컨트롤 게이트 전극 530: 플로팅 게이트 전극
510: 절연막 532: 터널 산화막

Claims (10)

  1. PEALD(Plasma-Enhanced Atomic Layer Deposition) 방식을 이용하여, 기판 상에 제1 산화막, 질화막, 및 제2 산화막을 순차적으로 형성하되,
    상기 제1 산화막을 형성한 후, 제1 질소 플라즈마 처리를 하고,
    상기 질화막을 형성한 후, 상기 질화막의 표면에 제2 질소 플라즈마 처리를 수행하는 것을 포함하고,
    상기 질화막의 상기 표면에 상기 제2 질소 플라즈마 처리를 수행하는 것은, 상기 질화막의 상기 표면의 아미노기에 포함된 수소 원자를 제거하는 것을 포함하는 절연막의 형성 방법.
  2. 제1 항에 있어서,
    상기 제1 산화막, 상기 질화막, 및 상기 제2 산화막을 형성하는 것과 상기 제1 질소 플라즈마 처리를 하는 것은 인-시츄(in-situ) 공정을 이용하는 절연막의 형성 방법.
  3. 제2 항에 있어서,
    상기 제1 산화막, 상기 질화막, 및 상기 제2 산화막을 형성하고, 상기 제1 질소 플라즈마 처리를 하는 동안, 상기 기판은 챔버 내의 서셉터 상에 위치하고, 상기 서셉터의 온도는 일정하게 유지되는 절연막의 형성 방법.
  4. 제1 항에 있어서,
    상기 제1 질소 플라즈마 처리는, 질소 및 헬륨을 포함하는 가스를 이용하여, 상기 제1 산화막의 표면을 질소 플라즈마 처리하는 것을 포함하는 절연막의 형성 방법.
  5. 삭제
  6. 제1 항에 있어서,
    상기 제1 및 제2 산화막을 형성하는 것은, 각각 제1 및 제2 실리콘 전구체를 공급하고, 상기 제1 및 제2 실리콘 전구체를 산소 플라즈마 처리하여 산화시키는 것을 포함하고,
    상기 질화막을 형성하는 것은, 제3 실리콘 전구체를 공급하고, 상기 제3 실리콘 전구체를 제3 질소 플라즈마 처리하여 질화시키는 것을 포함하는 절연막의 형성 방법.
  7. 제6 항에 있어서,
    상기 제1 내지 제3 실리콘 전구체는 동일하고,
    상기 제1 내지 제3 실리콘 전구체는 Si-N 결합을 포함하는 절연막의 형성 방법.
  8. 챔버 내의 서셉터 상에 기판을 위치시키고,
    인-시츄(in-situ) 공정을 이용하여, 상기 기판 상에 제1 산화막, 질화막, 및 제2 산화막을 순차적으로 형성하는 것을 포함하되,
    상기 제1 산화막, 상기 질화막, 및 상기 제2 산화막을 형성하는 동안, 상기 서셉터의 온도는 일정하게 유지되고,
    상기 질화막을 형성한 후, 상기 질화막의 표면에 제1 질소 플라즈마 처리를 수행하고,
    상기 질화막을 형성한 후, 상기 질화막의 상기 표면을 제2 질소 플라즈마 처리하는 것을 포함하고,
    상기 제1 질소 플라즈마 처리 및 상기 제2 질소 플라즈마 처리를 위해 상기 챔버 내에 인가되는 제1 파워는, 상기 제1 산화막, 상기 질화막 및 상기 제2 산화막을 형성하는 동안 상기 챔버 내에 인가되는 제2 파워보다 상대적으로 큰 절연막의 형성 방법.
  9. 삭제
  10. 제8 항에 있어서,
    상기 제1 산화막, 상기 질화막, 및 상기 제2 산화막을 형성하는 것은 PEALD 방식을 이용하는, 절연막의 형성 방법.
KR1020110063973A 2011-06-29 2011-06-29 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법 KR101829281B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110063973A KR101829281B1 (ko) 2011-06-29 2011-06-29 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법
US13/444,054 US8932964B2 (en) 2011-06-29 2012-04-11 Method of forming a dielectric layer having an ONO structure using an in-situ process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110063973A KR101829281B1 (ko) 2011-06-29 2011-06-29 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20130007146A KR20130007146A (ko) 2013-01-18
KR101829281B1 true KR101829281B1 (ko) 2018-02-20

Family

ID=47391088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110063973A KR101829281B1 (ko) 2011-06-29 2011-06-29 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법

Country Status (2)

Country Link
US (1) US8932964B2 (ko)
KR (1) KR101829281B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050512A1 (ko) * 2020-09-07 2022-03-10 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법 및 표시 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972080A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 Ono结构及ono电容的制作方法
US10439970B2 (en) * 2015-08-10 2019-10-08 Facebook, Inc. Dynamic communication participant identification
CN105355550B (zh) * 2015-12-02 2018-05-01 中国科学院微电子研究所 Iii族氮化物低损伤刻蚀方法
US10178603B2 (en) * 2017-02-20 2019-01-08 International Business Machines Corporation Pausing functions of an assistant device during an active telephone call
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas
JP7367440B2 (ja) * 2019-10-04 2023-10-24 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121542A1 (en) 2002-12-23 2004-06-24 Chang Kent Kuohua SiN ROM AND METHOD OF FABRICATING THE SAME
JP2008041934A (ja) * 2006-08-07 2008-02-21 Elpida Memory Inc 半導体装置の製造方法
US20100124621A1 (en) 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087351A (ko) 2002-05-08 2003-11-14 삼성전자주식회사 반도체 장치의 박막 적층 방법
KR100497748B1 (ko) * 2002-09-17 2005-06-29 주식회사 무한 반도체소자 제조용 원자층 증착 장치 및 원자층 증착 방법
KR100557216B1 (ko) 2003-12-30 2006-03-07 동부아남반도체 주식회사 반도체 소자의 제조방법
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
JP4320652B2 (ja) 2005-09-08 2009-08-26 エプソンイメージングデバイス株式会社 層間絶縁膜の形成方法及び基板
KR20080012056A (ko) 2006-08-02 2008-02-11 주식회사 하이닉스반도체 반도체 메모리 소자의 유전체막 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121542A1 (en) 2002-12-23 2004-06-24 Chang Kent Kuohua SiN ROM AND METHOD OF FABRICATING THE SAME
JP2008041934A (ja) * 2006-08-07 2008-02-21 Elpida Memory Inc 半導体装置の製造方法
US20100124621A1 (en) 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050512A1 (ko) * 2020-09-07 2022-03-10 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법 및 표시 장치

Also Published As

Publication number Publication date
KR20130007146A (ko) 2013-01-18
US20130005154A1 (en) 2013-01-03
US8932964B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
KR101829281B1 (ko) 인-시츄 공정을 이용한 산화막/질화막/산화막(ｏｎｏ) 구조의 절연막 형성 방법
KR102527897B1 (ko) 표면 포이즈닝 처리에 의한 바텀 업 갭-충전
KR102293218B1 (ko) 스페이서 애플리케이션들을 위한 실리콘 질화물 막들의 선택적 증착
TWI756350B (zh) 藉由熱ald及peald沉積氧化物膜之方法
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
KR102301585B1 (ko) 선택적 건식 에칭을 위한 방법들 및 장치
KR101570318B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR100924055B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
US7419888B2 (en) Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
JP2021511672A (ja) 窒化ケイ素の薄膜のための処理方法
US20140273530A1 (en) Post-Deposition Treatment Methods For Silicon Nitride
KR20130014543A (ko) 라디칼 성분 ｃｖｄ에 의한 컨포멀 층들
TW201308432A (zh) 降低釋氣的覆蓋層
JP2013542580A (ja) サイクリック薄膜の蒸着方法
JP3742641B2 (ja) ハフニウム化合物を利用した薄膜蒸着方法
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20090094000A (ko) 게이트 스택 구조물에 대한 연속 처리 클러스터링 방법
KR20180032678A (ko) 고온 열적 ald 실리콘 질화물 막들
KR102234559B1 (ko) 핵형성을 사용하지 않는 갭 충전 ald 프로세스
KR101551199B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
KR20170045138A (ko) 실리콘 질화물막 형성을 위한 다단계 원자층 증착 공정
JP2023534828A (ja) 分子層堆積方法及びシステム
US7569487B2 (en) Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices
KR102046163B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant