JP2008177497A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】絶縁膜を形成する際の界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることを可能にする。
【解決手段】半導体基板の表面を窒化する第１窒化ガスと、半導体基板と実質的に反応しない第１希釈ガスとを含み、第１希釈ガスの分圧と第１窒化ガスの分圧の和と、第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である第１雰囲気中に半導体基板を置き、半導体基板の表面に窒化膜を形成する工程と、表面に窒化膜が形成された半導体基板を、酸素原子の結合エネルギーが１ｅＶ〜４ｅＶの範囲の酸化ガスと、半導体基板と実質的に反応しない第２希釈ガスとを含む第２雰囲気中に置き、半導体基板と窒化膜との間に第１酸窒化層を形成するとともに窒化膜の表面に第２酸窒化層を形成する工程と、を備えたことを特徴とする。
【選択図】図１８

Description

本発明は、半導体装置の製造方法に関する。

近年、ゲート絶縁膜の薄膜化はとどまるところを知らない。２００６年には１．５ｎｍであった酸化膜換算膜厚（以下、ＥＯＴ(Equivalent Oxide Thickness)ともいう）は、２０１０年には０．７ｎｍ以下が要求されると予想されている。そのために、従来使用されてきたＳｉＯ_２膜よりも誘電率が高く、同じＥＯＴでも物理膜厚を厚くしリーク電流を抑えることのできるＳｉＯＮ膜、高誘電率材料からなるｈｉｇｈ−ｋ膜の重要性はますます高くなっている。

特に、従来の技術の延長で形成できるＳｉＯＮ膜の重要性は極めて高く、より誘電率が高く、ＥＯＴの薄い窒素高濃度ＳｉＯＮ膜の実現は急務であり、中でも窒素濃度の高濃度化に有利である窒化膜先作りＳｉＯＮ膜（Ｓｉ基板を窒化したあと、窒化膜越しにＳｉ基板を酸化する）プロセスは注目されている（例えば、特許文献１参照）。
特開２００５−９３８６５号公報

しかしながら、ＳｉＯＮ膜には、膜中の窒素の高濃度化とともに絶縁性が向上する一方で、ＳｉＯ_２膜と比べて界面特性（駆動力）、信頼性が劣化するという問題がある。このために、設計要求の面から窒素の高濃度化が難しくなるという問題が顕在化してきた。

このようにＳｉＯＮ膜の窒素の高濃度化には絶縁性向上というメリットとともに、駆動力劣化、信頼性劣化というデメリットがある。

後述するように、ＳｉＯＮ膜の界面特性、信頼性が劣化する原因は、ＳｉＯＮ膜とＳｉとの界面に形成される欠陥に起因していることが本発明者達によって明らかになった。

本発明は上記事情を考慮してなされたものであって、絶縁膜を形成する際の欠陥の生成を抑制し、かつ生成した欠陥を効率的に低減することのできる半導体装置の製造方法を提供することを目的とする。

本発明の一態様による半導体装置の製造方法は、半導体基板の表面を窒化する第１窒化ガスと、前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である第１雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程と、表面に前記窒化膜が形成された前記半導体基板を、酸素原子の結合エネルギーが１ｅＶ〜４ｅＶの範囲の酸化ガスと、前記半導体基板と実質的に反応しない第２希釈ガスとを含む第２雰囲気中に置き、前記半導体基板と前記窒化膜との間に第１酸窒化層を形成するとともに前記窒化膜の表面に第２酸窒化層を形成する工程と、を備えたことを特徴とする。

本発明によれば、絶縁膜を形成する際の界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることができる。

本発明の実施形態を説明する前に、本発明に至った経緯を説明する。
本発明者達は、ＳｉＯＮ膜の界面特性、信頼性が劣化する原因が、ＳｉＯＮ膜の界面にはＳｉＯ_２膜の場合に比べてＰ_ｂセンターと呼称される欠陥に起因するＳｉ−Ｈ結合が出来やすいことにあることを突き止めた。Ｐ_ｂセンターとは、絶縁膜とＳｉとの界面に存在する欠陥（フリーのＳｐ３軌道）のことである（例えば、K. Kato, et al., Phys.Rev.B73, (2006) 073302参照）。このＰ_ｂセンターは、Ｓｉの結合手が一本切れた状態（・Ｓｉ−Ｓｉ_３）であり、Ｓｉ（１１１）の場合にはほぼ一種類のタイプに分類されるが、Ｓｉ（１００）の場合には、図１（ａ）、１（ｂ）に示すようにバックボンドの結合状態によってＰ_ｂ０センター（・Ｓｉ−Ｓｉ_３）、Ｐ_ｂ１センター（・Ｓｉ−Ｓｉ_２Ｏ）と呼称される２種類のタイプが存在することが知られている。Ｐ_ｂ０センターはＳｉの未結合手が[１１１]方向に存在し、Ｐ_ｂ１センターはＳｉの未結合手が[２１１]方向に存在している。これらのＰ_ｂセンターは、Ｓｉのバンドギャップ中に準位を形成することが知られており、界面準位として機能すると考えられている。通常、Ｈ_２シンターによってＰ_ｂセンターはＳｉ−Ｈ結合となって不活性となり、界面準位として機能しなくなるが、本発明者達の最近の研究によってＰ_ｂ０センター起因のＳｉ−Ｈが駆動力劣化の原因に、そしてＰ_ｂ１センター起因のＳｉ−Ｈが信頼性の劣化の原因になっていることがわかってきた。なお、図１（ａ）、１（ｂ）において、水素終端後の電荷分布（帯電量）はＳｉ原子１個の帯電量を１とした場合の相対値を示している。図１（ａ）、１（ｂ）からわかるように、Ｓｉ−Ｈ結合において、Ｓｉ原子が正に、Ｈ原子が負にチャージアップされ、大きなダイポールが形成されている。

次に、ＳｉＯ_２膜とＳｉとの界面のＰ_ｂ０センターを水素で終端してＳｉ−Ｈ結合を形成した場合の駆動力（相互コンダクタンスＧｍ）と、Ｐ_ｂ０センターに起因するＳｉ−Ｈ結合密度との測定結果を図２に示す。Ｓｉ−Ｈ結合密度が高くなるとともに相互コンダクタンスＧｍが低下していることがわかる。これはＳｉ−Ｈ結合がダイポールを形成してキャリアの散乱源となり、駆動力を低下させることを意味している。

一方、Ｐ_ｂ１センターを水素で終端してＳｉ−Ｈ結合を形成したＳｉＯ_２膜をゲート絶縁膜とするｐＭＯＳトランジスタを作製し、このｐＭＯＳトランジスタのＳｉＯ_２膜にストレス電圧を印加したときのしきい値電圧Ｖ_ｔｈの劣化量ΔＶ_ｔｈと、Ｓｉ−Ｈ結合密度との測定結果を図３に示す。ストレス電圧の印加条件は、雰囲気の設定温度が１０５℃であり、１０ＭＶ／ｃｍのストレス電圧を１０００秒印加した。図３からわかるように、Ｓｉ−Ｈ結合密度が高くなるとともに劣化量ΔＶ_ｔｈが増大していることがわかる。これは負バイアス印加時におけるＰ_ｂ１センター起因のＳｉ−Ｈ結合の不安定性がＮＢＴＩ(Negative Bias Temperature Instability)特性を劣化させることを意味している。

そして、ＳｉＯＮ膜の界面にはＳｉＯ_２膜に比べてＰ_ｂセンターが多く存在するために、同じ界面準位密度の場合でも（Ｈ_２シンターによって同じ界面準位密度にしたとしても）Ｓｉ−Ｈ結合が必然的に多く存在することになり、結果として駆動力、信頼性が劣化するのである。

以上の説明から、ＳｉＯＮ膜の界面に存在するＰ_ｂセンターを低減させることがＳｉＯＮ膜の界面特性を改善するために必要であると考えられる。

以下、本発明の実施形態について、図面を参照しながら具体的に説明する。

本発明の各実施形態による半導体装置の製造方法は、窒素導入による欠陥生成を抑え、かつ、生成された欠陥を酸化によって低減するものである。

本発明者達は、ＳｉＯＮ膜とＳｉとの界面の中のＰ_ｂセンターの生成を極力抑えるための第一段階として、ＳｉＯＮ膜を形成する際に、シリコン（Ｓｉ）と窒素（Ｎ）との結合状態が安定となる三配位結合が形成されたシリコン窒化膜を先に作ればよいことを発見した。

そこで、シリコンと窒素との結合状態が安定となる三配位結合が形成されたシリコン窒化膜を形成する方法を第１乃至第２実施形態として説明する。

（第１実施形態）
本発明の第１実施形態による半導体装置の製造方法を、図４および図５を参照して説明する。図４は、本実施形態による半導体装置の製造方法の製造工程を示すフローチャートであり、図５は本実施形態の製造方法によって製造された半導体装置の断面図である。

本実施形態による半導体装置の製造方法は、シリコン基板２上にシリコン窒化膜を形成する際に、窒化ガスＮＨ_３に希釈ガスとしてＮ_２ガスを混ぜることによって従来よりも界面欠陥（Ｐ_ｂセンター）の少ないシリコン窒化膜４を形成するものである。

本実施形態の製造方法は、まず、シリコン基板２を希ＨＦ処理することにより、シリコン基板２の表面を水素により終端化する（図４、ステップＳ１）。その後、このシリコン基板２を成膜装置のチャンバー内に置く（図４、ステップＳ２）。

続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板２の温度を７００℃にまで上げ、シリコン基板２から水素を完全に離脱させる（図４、ステップＳ３）。

次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２ガス、分圧０．０３ＴｏｒｒのＮＨ_３ガスとし、シリコン基板２の表面を７００℃に設定して１００秒間維持することにより、シリコン基板２上にシリコン窒化膜４を形成する（図４のステップＳ４、図５）。

次に、窒化ガス（ＮＨ_３）に窒素ガス（Ｎ_２）を混入すること、すなわちＮＨ_３ガスをＮ_２ガスで希釈することの効果について説明する。

図６に、Ｎ_２ガスで希釈することによるシリコン窒化膜の表面粗さの変化を示す。図６の横軸は、Ｎ_２ガスの希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）、すなわちＮ_２ガスの分圧とＮＨ_３ガスの分圧との和と、ＮＨ_３ガスの分圧との比（Ｎ_２分子の数とＮＨ_３分子の数との和と、ＮＨ_３分子の数との比）を表し、縦軸はシリコン基板２上に形成されたシリコン窒化膜４の表面の二乗平均平方根粗さ（ＲＭＳ）を表している。図６からわかるように、Ｎ_２希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）を大きくすることにより表面粗さが小さくなり、滑らかな表面が形成されていることがわかる。

また、図７に、Ｎ_２ガスで希釈することによるシリコン窒化膜４中の窒素（Ｎ）の結合状態の変化を光電子分光法（ＸＰＳ(X-ray Photoelectron Spectroscopy)）で測定した結果を示す。図７の横軸はシリコン窒化膜４中の窒素（Ｎ）が１ｓ状態の場合の結合エネルギーを表し、縦軸はその結合エネルギーを有する窒素の単位体積当たりの個数を表している。なお、図７においては、窒素原子の個数が最大となる結合エネルギー３９７．７５ｅＶにおける、窒素原子の個数はＮ_２希釈比によらず同一の値となるように正規化されている。

窒素原子の個数が最大となる結合エネルギー３９７．７５ｅＶより低い結合エネルギーを有する窒素の個数は、Ｎ_２希釈比を１、５、１０と変化させてもほとんど変化しない。しかし、Ｎ_２希釈比を１、５、１０と大きくするにつれて、３９８ｅＶから３９９ｅＶの範囲の結合エネルギーを有する窒素の個数は少なくなっていることがわかる。すなわち、Ｎ_２希釈比を１、５、１０と大きくするにつれて、窒化シリコン膜中の窒素の１ｓ状態のエネルギーは、３９７．７５ｅＶに収斂していることになる。３９８ｅＶから３９９ｅＶの範囲の結合エネルギーを有する窒素は結合が二配位結合状態もしくは準安定な擬似三配位状態にあり、３９７．７５ｅＶの結合エネルギーを有する窒素は結合がより安定な三配位結合状態にある。

したがって、図７に示す実験結果から、Ｎ_２希釈比を大きくするにつれて、結合がより安定な三配位結合状態となる窒素が多くなり、結合状態がさらに安定なシリコン窒化膜が形成されることがわかる。

結合状態がより安定になっていることは、酸化による表面粗さの変化にも現れている。

図８に、Ｎ_２希釈比を変えて形成したシリコン窒化膜を酸化した場合の表面粗さＲＭＳの変化を示す。希釈ガス（Ｎ_２）で希釈して形成したシリコン窒化膜は、Ｎ_２希釈比が大きくなるにつれて、酸化前と酸化後の表面粗さの差が縮小し、酸化後であっても酸化前とほぼ同じ程度の粗さとなる。すなわち、希釈ガス（Ｎ_２）で希釈してシリコン窒化膜を形成することにより、酸化による表面粗さの劣化が抑えられている。つまり、酸化は、シリコン窒化膜の表面ではなく、シリコン基板とシリコン窒化膜との界面での反応が支配的である、ということをこの結果は示している。シリコン窒化膜の表面で酸化が起きにくいということは、シリコン窒化膜に到達した酸素が解離されにくい、つまり、酸素を解離する原因である不安定な格子間シリコン（Ｓｉ）やダングリングボンドがシリコン窒化膜中、および表面、界面に少ないこと、そしてＳｉ−Ｏ結合と同等の強さを有するシリコン窒化膜が形成されたことを意味している。

検証の結果、Ｎ_２ガスを含む希釈ガスを窒化ガスに混入してシリコン窒化膜を形成するメカニズムが次のとおりであることを本発明者達は発見した。
（１）シリコン基板表面に到達した希釈ガスは、シリコン表面を泳動しているシリコン原子と衝突し、シリコン原子の運動エネルギーを奪う。
（２）これにより、シリコン基板表面の原子の動きが準静的になる。
（３）窒素原子は基板表面のシリコンの第２原子層が一番安定な吸着サイトであるから（例えば、K. Kato, Y. Nakasaki, D. Matsushita, and K. Muraoka, Proc. 27^th ICPS, 2004、参照）、第２原子層に集中的に吸着しつつ、ストレスによりシリコン原子が吐き出される。吐き出されたシリコン原子は表面を泳動するが、Ｎ_２により動きを奪われるためシリコン基板表面およびシリコン基板中まで拡散することは少なく、降ってきた窒化ガスＮＨ_３と反応し、格子間シリコンの発生が抑えられる。

一方、表面シリコンの動きが激しい場合、第２原子層の深さは場所によってばらばらになる。窒素は凝集すると安定な結合を形成する性質を持つため、第２原子層の深さのばらつきは３次元的な島状の成長を発生させる。これらの島同士が融合することによって連続膜が形成されるため、島の境界においてはシリコン過多の領域が形成される。さらにシリコンの吐き出し、拡散も激しいため、シリコン窒化膜中および島の境界には多数の格子間シリコンが形成される。これらはシリコン窒化膜の形状の劣化、格子間シリコンの増加にともなうフラットバンド電圧のシフト、電気的特性の劣化を引き起こし、特に界面においては界面欠陥となり、駆動力の劣化、そして信頼性の劣化を引起す。

次に、窒化ガスをＮ_２ガスで希釈することにより形成したシリコン窒化膜をゲート絶縁膜とするｐチャネルＭＯＳトランジスタを作成し、Ｎ_２希釈比を変えたときのｐチャネルＭＯＳトランジスタのフラットバンド電圧のシフト量ΔＶ_ｆｂの変化を測定し、その結果を図９に示す。Ｎ_２希釈を行うことにより、フラットバンド電圧のシフト量ΔＶ_ｆｂの絶対値が小さくなり、フラットバンド電圧のシフトが改善されていることがわかる。これは、Ｎ_２希釈を行うことにより格子間シリコンの発生が抑えられ、シリコン窒化膜中の固定電荷数、界面におけるＰｂセンターが低減したためである。

次に、Ｎ_２ガスの希釈比を１，２，５，１０，１００，１０００，１００００と変えかつ全圧を３Ｔｏｒｒ、１０Ｔｏｒｒ、３０Ｔｏｒｒ、６０Ｔｏｒｒ、１００Ｔｏｒｒ、３００Ｔｏｒｒ、７４０Ｔｏｒｒと変えて成膜したときの物理的膜厚０．９ｎｍのシリコン窒化膜の屈折率を図１０に示す。図１０に示すデータから抜き出して、全圧が３０Ｔｏｒｒ、１００Ｔｏｒｒ、３００Ｔｏｒｒである場合の、Ｎ_２ガスの希釈比に対するシリコン窒化膜の屈折率の変化をグラフにしたものを図１１に示す。屈折率は大気中で測定しているので、シリコン窒化膜の屈折率が高いほど、シリコン窒化膜が大気中で酸化されにくい性質、すなわち酸化耐性が高いことを意味する。これは、図１２（ａ）、（ｂ）に示すように、欠陥の少ない窒化膜は、欠陥の多い窒化膜に比べて、屈折率を測定するために大気に暴露したときの表面酸化量が少なく、このため屈折率が１．４であるＳｉＯ_２からなる酸化膜による屈折率の低下が少ないためである。この特性を利用することで、図１１に示すように、チャンバー内の全圧を下げ、Ｎ_２ガスの希釈比を大きくすることによって酸化耐性が向上していることがわかる。特に、チャンバー内の全圧を３０Ｔｏｒｒ以下、Ｎ_２ガスの希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）を５以上にすれば、酸化耐性の向上は顕著となる。

次に、チャンバー内の全圧とＮ_２ガスの希釈比との関係について述べる。図１３にチャンバー内の全圧とＮ_２ガスの希釈比［＝（Ｎ_２＋ＮＨ_３）／ＮＨ_３］を変化させて形成した窒化膜の屈折率を測定した結果について示す。希釈比が５以上、かつ全圧が４０Ｔｏｒｒ以下となる領域（図１３で破線で囲む領域）で屈折率が急激に上昇している（色が白くなっている）ことが分かる。この結果は、希釈比が高く、全圧が低いほど窒化膜が酸化されにくくなる、すなわち三配位密度が高く、酸化耐性の高い高品質な窒化膜が形成されることを示している。したがって、希釈比が５以上、かつ全圧が４０Ｔｏｒｒ以下の領域で窒化を行うことで、高品質な窒化膜を形成することが可能となる。特に、全圧３０Ｔｏｒｒ以下、希釈比を５以上とすることによって、より高品質な窒化膜を形成することができる。

なお、窒化ガスにＮＨ_３等を用いる熱窒化の場合、全圧の下限は３Ｔｏｒｒ以上であることが好ましく、より好ましくは５Ｔｏｒｒ以上である。全圧の下限は、本実施形態で用いられる熱工程における装置の圧力限界である。

また、希釈比の上限は現状の生産装置のマスフローコントローラで制御できる最大流量と最小流量の比の限界となる１００００倍である。

希釈比が５以上、かつ全圧が４０Ｔｏｒｒ以下の領域で窒化膜が高品質化される理由は、以下の通りである。前述したように、窒素原子は基板表面のシリコンの第２原子層が一番安定な吸着サイトであり、第２原子層に集中的に吸着しつつ、ストレスによりシリコン原子が吐き出される。吐き出されたシリコン原子は表面を泳動するが、Ｎ_２により動きを奪われるためシリコン基板表面およびシリコン基板中まで拡散することは少なく、降ってきた窒化ガスＮＨ_３と反応し、格子間シリコンの発生が抑えられるわけである。しかし、さらに全圧が低い場合には、表面に到達してＳｉに衝突する原子・分子が減少するため、吐き出されたシリコン原子は押し込まれる機会が少なくなり、さらに基板中まで拡散しにくくなる。すなわち、希釈比を５以上にすることによって、吐き出されたＳｉが動きを奪われる（格子間シリコンとなる可能性が下げられる）効果が顕著に現れ、さらに全圧を４０Ｔｏｒｒ以下に下げることによって、吐き出されたＳｉを押し込む機会を下げる（格子間シリコン、界面欠陥となる可能性が下げられる）効果が顕著に現れるのである。したがって、希釈比を５以上にすることが望ましく、さらに全圧を４０Ｔｏｒｒ以下にすることによってさらなる効果を望むことが出来るのである。つまり、圧力はＳｉの押し込みを少なくするために、希釈比はＳｉの動きを奪うために重要なのである。

以上述べたことから、本実施形態において、チャンバー内の全圧を下げるだけでなく、Ｎ_２希釈比を大きくすることにより、シリコン窒化膜、シリコン窒化膜／Ｓｉ界面の改善を図ることができる。また、チャンバー内の全圧を４０Ｔｏｒｒ以下、Ｎ_２希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）を５以上にすることによってさらに高品質なシリコン窒化膜、シリコン窒化膜／Ｓｉ界面を形成することができる。特に、チャンバー内の全圧を３０Ｔｏｒｒ以下、Ｎ_２希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）を５以上にすることによって顕著な効果が発現し、より高品質なシリコン窒化膜、シリコン窒化膜／Ｓｉ界面を形成することができる。

なお、チャンバー内の全圧を４０Ｔｏｒｒ以下または３０Ｔｏｒｒ以下、Ｎ_２希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）を５以上にすることは後述する他の実施形態においても適用することができ、同様の効果を得ることができる。

以上説明したように、本実施形態によれば、窒化ガスと同時に希釈ガスを流すことによって、膜中欠陥、界面欠陥の少ないシリコン窒化膜を形成することができる。

なお、本実施形態においては、希釈ガスの一例としてＮ_２ガスを用いたが、製造プロセス中に実質的にシリコンと反応もしくはエッチングしないガス、例えばシリコンと質量が近く、かつ安定なガス、例えばＡｒを用いても良い。

また、本実施形態においては、窒化ガスとしてＮＨ_３を用いたが、シリコンの窒化が可能なガス、例えば、窒素（Ｎ）のラジカルＮ^＊、またはＮ_２ ^＊を用いても良い。

また、本実施形態においては、窒化ガスの分圧は０．０３Ｔｏｒｒとしたが、０．０３Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。また、希釈ガスの分圧は３０Ｔｏｒｒとしたが、希釈ガスの分圧と窒化ガスの分圧の和と、窒化ガスの分圧との比が５以上であることが好ましい。

また、本実施形態においては、三配位結合状態のシリコン窒化膜を形成する際の雰囲気の温度は、７００℃であったが、５００℃以上８５０℃以下であってもよい。

（第２実施形態）
次に、本発明の第２実施形態による半導体装置の製造方法を、図１４を参照して説明する。図１４は、本実施形態の製造方法の製造工程を示すフローチャートである。本実施形態の半導体装置の製造方法は、第１実施形態の製造方法において、希釈ガスとしてＮ_２ガスのほかに更にＨｅガスを用いた製造方法である。

まず、シリコン基板を希ＨＦ処理し、シリコン基板の表面を水素により終端化する（図１４、ステップＳ１１）。その後、このシリコン基板を成膜装置のチャンバーに置く（図１４、ステップＳ１２）。

続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板の温度を７００℃にまで上げ、シリコン基板から水素を完全に離脱させる（図１４、ステップＳ１３）。

次に、チャンバー内の雰囲気を、例えば分圧１５ＴｏｒｒのＮ_２、分圧１５ＴｏｒｒのＨｅ、分圧０．０３ＴｏｒｒのＮＨ_３とし、シリコン基板の表面を７００℃に設定して１００秒間維持する（図１４、ステップＳ１４）。これにより、第１実施形態の場合と同様に図５に示すように、シリコン基板２上にシリコン窒化膜４が形成される。

次に、シリコン窒化膜を成膜する際に、窒化ガスＮＨ_３をＮ_２ガスとヘリウム（Ｈｅ）ガスで希釈した場合の、フラットバンド電圧のシフト量ΔＶ_ｆｂの変化を図１５に示す。

なお、図１５は、横軸がＮ_２ガスの希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）、すなわちＮ_２ガスの分圧とＮＨ_３ガスの分圧との和と、ＮＨ_３ガスの分圧との比を表し、縦軸がフラットバンド電圧のシフト量ΔＶ_ｆｂを表し、Ｈｅガスの分圧を１５Ｔｏｒｒ、ＮＨ_３ガスの分圧を１５Ｔｏｒｒに保ったままＮ_２ガスの分圧を変化させた場合と、ヘリウム（Ｈｅ）ガスを混入しないでＮ_２ガスの分圧を変化させた場合の、フラットバンド電圧のシフト量ΔＶ_ｆｂの変化をそれぞれ示している。図１５から、Ｎ_２ガスとＨｅガスで希釈を行うことにより、Ｎ_２ガスのみで希釈を行う場合に比べて、フラットバンド電圧のシフト量ΔＶ_ｆｂがより改善されていることがわかる。これは、ヘリウム（Ｈｅ）がクエンチ効果により、シリコン基板とシリコン窒化膜の界面の原子振動エネルギーを奪うためシリコン窒化膜とシリコン基板との界面近傍のＳｉ−Ｎ結合、Ｓｉ−Ｓｉ結合の熱による切断を防ぎ、界面におけるＰ_ｂセンターの発生を抑えているためである。

次に、シリコン窒化膜を成膜する際に、窒化ガスをＮ_２ガスとＨｅガスで希釈した場合の界面準位密度の変化を図１６に示す。この図１６は、横軸がＮ_２ガスの希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）、すなわちＮ_２ガスの分圧とＮＨ_３ガスの分圧との和と、ＮＨ_３ガスの分圧との比を表し、縦軸がシリコン基板とシリコン窒化膜との界面準位密度を表し、Ｈｅガスの分圧を１５Ｔｏｒｒ、ＮＨ_３ガスの分圧を０．０３Ｔｏｒｒに保ったままＮ_２ガスの分圧を変化させた場合と、ヘリウム（Ｈｅ）ガスを混入しないでＮ_２ガスの分圧を変化させた場合の、界面準位密度の変化を示す。図１６から、Ｎ_２ガスとＨｅガスで希釈を行うことにより、Ｎ_２ガスのみで希釈を行う場合に比べて界面準位密度が低減されていることがわかる。これは、先述したようにＨｅがシリコン窒化膜とシリコン基板との界面近傍のＳｉ−Ｎ結合、Ｓｉ−Ｓｉ結合の熱エネルギーを奪うことで、熱による結合の切断を防ぎ、界面におけるＰ_ｂセンターの発生を抑えるためである。

次に、シリコン窒化膜を成膜する際に、Ｎ_２ガスとＨｅガスで希釈した場合の、絶縁性の変化を図１５に示す。図１７は、横軸がＮ_２ガスの希釈比（＝［Ｎ_２＋ＮＨ_３］／ＮＨ_３）、すなわちＮ_２ガスの分圧とＮＨ_３ガスの分圧との和と、ＮＨ_３ガスの分圧との比を表し、縦軸が同じＥＯＴのシリコン酸化膜に対して、リーク電流Ｊ_ｇが低減した桁数を表し、Ｈｅガスの分圧を１５Ｔｏｒｒ、ＮＨ_３ガスの分圧を０．０３Ｔｏｒｒに保ったままＮ_２ガスの分圧を変化させた場合と、ヘリウム（Ｈｅ）ガスを混入しないでＮ_２ガスの分圧を変化させた場合に、同じＥＯＴのシリコン酸化膜に対して、どのくらいリーク電流Ｊ_ｇが低減できているかを示す。図１７から、Ｎ_２ガスのみで希釈した物理的膜厚２ｎｍのシリコン窒化膜に比べ、Ｎ_２ガスとＨｅガスで希釈することにより、リーク電流の低減する桁数が大きくなり、絶縁性が向上していることがわかる。これは、Ｎ_２ガスとＨｅガスで希釈を行うことにより格子間Ｓｉ、及び界面におけるＰ_ｂセンターの発生が抑えられ、欠陥を介したリーク電流が低減したためである。

以上説明したように、本実施形態によれば、窒化ガスととともに希釈ガスとしてＮ_２ガスとＨｅガスとを流すことによって、欠陥の少ないシリコン窒化膜を形成することができる。また、本実施形態によれば、ＥＯＴがより小さく、かつ電気特性に優れたシリコン窒化膜を形成することができる。

なお、本実施形態においては、希釈ガスの一例としてＮ_２ガスおよびＨｅガスを用いたが、Ｈｅガスと、シリコンと質量が近くかつ安定なガス、例えばアルゴン（Ａｒ）ガスとの混合ガスを用いても良い。なお、希釈ガスとしては、製造プロセス中にシリコンと反応、もしくはエッチングすることがないガスを用いることができる。また、シリコンとシリコン窒化膜との界面の原子振動エネルギーに近い固有振動エネルギーを有するガスを用いれば、成膜中にシリコンとシリコン窒化膜との界面の原子振動エネルギーを奪うことが可能となり、より高品質のシリコン窒化膜を得ることができる。

また、本実施形態においては、窒化ガスとしてＮＨ_３ガスを用いたが、シリコンの窒化が可能なガス、例えば、窒素のラジカルＮ^＊、またはＮ_２ ^＊を用いても良い。

また、本実施形態においては、窒化ガスの分圧は０．０３Ｔｏｒｒとしたが、０．０３Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。また、希釈ガスの分圧は３０Ｔｏｒｒとしたが、第１実施形態と同様に、希釈ガスの分圧と窒化ガスの分圧の和と、窒化ガスの分圧との比が５以上であることが好ましい。

また、本実施形態においては、三配位結合状態のシリコン窒化膜を形成する際の雰囲気の温度は、７００℃であったが、５００℃以上８５０℃以下であってもよい。

次に、本発明者達は、ＳｉＯＮ膜とＳｉとの界面のＰ_ｂセンターの生成を極力抑えるための第二段階として、シリコン窒化膜を酸化してＳｉＯＮ膜を形成する際に、酸化ガスとして窒化膜中で酸素ラジカルを形成し易いガス、特にＮ_２Ｏを用いることが良いことを発見した。

そこで、シリコン窒化膜とＳｉとの界面に形成されたＰ_ｂセンターを効果的に低減する方法を第３乃至第８実施形態として説明する。

（第３実施形態）
次に、本発明の第３実施形態による半導体装置の製造方法を、図１８乃至図１９（ｃ）を参照して説明する。図１８は本実施形態による半導体装置の製造方法の製造工程を示すフローチャート、および断面図であり、図１９（ａ）乃至１９（ｃ）は本実施形態の製造方法によって製造される半導体装置の断面図である。本実施形態による半導体装置の製造方法は、酸化ガスとして窒化膜中で酸素ラジカルを形成し易いガス、特にＮ_２Ｏを用いることによって、シリコン基板上にシリコン窒化膜を形成した後の酸化工程において、シリコン窒化膜とシリコン基板との界面に酸素が含まれたシリコン酸窒化層もしくは酸化層を効率的に形成するものである。

まず、シリコン基板１２を希ＨＦ処理し、シリコン基板１２の表面を水素により終端化する（図１８のステップＳ２１）。その後、このシリコン基板１２を成膜装置のチャンバーに置く（図１８のステップＳ２２、図１９（ａ））。

続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板１２の温度を７００℃にまで上げ、シリコン基板１２から水素を完全に離脱させる（図１８のステップＳ２３）。

次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧０．０３ＴｏｒｒのＮＨ_３とし、シリコン基板１２の表面を７００℃にして１００秒間維持する（図１８のステップＳ２４）。これにより、シリコン基板１２上にシリコン窒化膜１４が形成される（図１９（ｂ））。

次に、シリコン基板１２の温度を８５０℃まで上昇させてそのまま保持する（図１８のステップＳ２５）。

続いて、シリコン基板１２の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、例えば分圧３５ＴｏｒｒのＮ_２Ｏと、シリコン基板１２と反応しない分圧３５ＴｏｒｒのＮ_２との混合ガスとし、３００秒間維持する（図１８のステップＳ２６）。これにより、シリコン基板１２とシリコン窒化膜１４との間に酸素が含まれたシリコン酸窒化層１５が、シリコン窒化膜１４の表面に酸素が含まれたシリコン酸窒化層１６が形成される（図１９（ｃ））。すなわち、シリコン基板１２上に、シリコン酸窒化層１５と、シリコン窒化膜１４と、シリコン酸窒化層１６とからなるシリコン酸窒化膜１３が形成される。

次に、酸化ガスとしてＮ_２Ｏを使用する効果について説明する。図２０に、酸化温度、全圧、分圧は同じであるが、酸化ガスとしてＮ_２Ｏを用いて酸化した場合と、Ｏ_２を用いて酸化した場合の、シリコン基板１２上に形成された、シリコン酸窒化層１５と、シリコン窒化膜１４と、シリコン酸窒化層１６とからなるシリコン酸窒化膜１３中の酸素分布を示す。図２０の横軸はシリコン基板１２とシリコン酸窒化膜１３との界面からシリコン酸窒化膜１３の表面までの膜厚方向の高さを表し、縦軸は酸素濃度を示す。図２０からわかるように、Ｎ_２Ｏを用いて酸化を行うことにより、シリコン基板の界面側において、酸素が分布している領域が増加するとともに酸素濃度が増加している。一方、シリコン酸窒化膜１３の表面側においては酸素が分布している領域が減少し、酸素濃度も減少している。つまり、Ｏ_２で酸化を行う場合に比べて、シリコン酸窒化膜１３中の酸素分布がシリコン酸窒化膜１３の表面側から、シリコン酸窒化膜１３とシリコン基板１２との界面側へシフトしていることがわかる。これは、シリコン窒化膜１４中に欠陥が少ないためにシリコン窒化膜１４中でＯ_２、Ｎ_２Ｏを解離する機会が奪われていることに加え、Ｎ_２Ｏの酸素を解離するための活性化エネルギーが小さいので、シリコン窒化膜１４とシリコン基板１２との界面で効率的に酸化が発生するためである。これによって、酸素が界面側に分布し、窒素が表面側に分布する、理想的な分布をもったシリコン酸窒化膜１３を形成することが可能となる。

また、Ｎ_２Ｏを用いて酸化することには次の効果も期待される。ＥＳＲ(Electron Spin Resonance)法を用いて窒化膜とシリコンとの界面を酸化した場合の、界面の酸素濃度の変化に対する界面のＰ_ｂ０センター（Ｓｉの一本だけ結合の切れたダングリングボンド）の密度（界面準位に相当する）の変化を図２１に示す。図２１からわかるように、同じ界面酸素濃度であるにも関わらず、Ｎ_２Ｏを用いて酸化した場合はＯ_２を用いて酸化した場合に比べてＰ_ｂセンターが少なくなっていることがわかる。これは酸素の解離に必要な活性化エネルギーが低いＮ_２Ｏを用いることによって、酸素とＳｉが効率的に結合し、Ｐ_ｂセンターの少ないＳｉＯ_２層がシリコン窒化膜１４とＳｉ基板１２との界面に形成されたことを意味する。

本実施形態および後述する実施形態で用いる酸化ガスとしては、酸素原子の結合エネルギーが１ｅＶ〜４ｅＶの範囲であることが好ましい。これは結合エネルギーが小さいほど解離のための活性化エネルギーが小さくて済み、よりＰ_ｂセンターを低減できるからである。しかし、小さすぎてもいけない。これは結合エネルギーが小さいとシリコン窒化膜中で容易に解離して反応し、シリコン窒化膜を酸化してしまい、効率的な界面の酸化が難しくなるからである。したがって、酸素原子の結合エネルギーが５．２３ｅＶのＯ_２よりは、酸素原子の結合エネルギーが３．８２ｅＶのＮＯ_３ ⁻、３．１４ｅＶのＮＯ_２、１．６７ｅＶのＮ_２Ｏ、１．０２ｅＶのＯ_３が好ましく、結合エネルギーが上記範囲に入る限りにおいてはＯ_２ ^＊（Ｏ_２ラジカル）でも良い。

なお、上述したように、酸化ガスとして酸素原子の結合エネルギーが小さいガスを使用する場合、酸化の対象となる窒化膜は欠陥の少ない高品質な窒化膜であることが要求される。これは、窒化膜中に欠陥が多いと、その欠陥によって酸化ガスの酸素が解離され、窒化膜中で反応してしまうからである。膜厚は同じであるが、シリコン基板上に形成された欠陥の多い窒化膜（例えば、室温におけるプラズマ窒化によって形成した窒化膜）を酸化ガスＯ_２と酸化ガスＮ_２Ｏとをそれぞれ用いて同じ酸素原子量で酸化した場合の窒化膜中の酸素プロファイルを図５５に示す。図５５からわかるように、欠陥の多い窒化膜を酸化するのに酸化ガスとしてＮ_２Ｏを用いた場合は、Ｏ_２を用いる場合に比べて、表面および膜中を大いに酸化してしまっている。これは、Ｎ_２Ｏの酸素原子の結合エネルギーがＯ_２のそれに比べて小さいために、欠陥によって容易に酸素原子が解離し、酸化反応が起きてしまうことに起因する。

これに対して、図２０を参照して既に説明したように、欠陥の少ない高品質な窒化膜を酸化するのにＮ_２Ｏを用いて酸化した場合は、Ｏ_２を用いる場合に比べて、シリコン基板との界面を効果的に酸化することができる。したがって、酸素原子の結合エネルギーが小さい酸化ガスを用いて酸化する場合は、第１乃至第２実施形態および本実施形態で説明した欠陥の少ない高品質の窒化膜に対して行うことで、初めてその効果が発現することができる。

以上説明したように、本実施形態によれば、絶縁膜を形成する際の界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることができる。

（第４実施形態）
次に、本発明の第４実施形態による半導体装置の製造方法を、図２２および図１９を参照して説明する。図２２は本実施形態による半導体装置の製造方法の製造工程を示すフローチャートである。本実施形態による半導体装置の製造方法は、酸化ガスに希釈ガスを混ぜることによって、シリコン基板１２上にシリコン窒化膜１４を形成した後、酸化処理を行い、少なくとも、シリコン窒化膜１４とシリコン基板１２との界面に６６ａｔ．％の酸素を含んだＳｉＯ_２層を含むシリコン酸窒化層１５を形成するものである。

まず、シリコン基板１２を希ＨＦ処理し、シリコン基板１２の表面を水素により終端化する（図２２のステップＳ３１）。その後、このシリコン基板１２を成膜装置のチャンバーに置く（図２２のステップＳ３２）。

続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板１２の温度を７００℃にまで上げ、シリコン基板から水素を完全に離脱させる（図２２のステップＳ３３、図１９（ａ））。

次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧０．０３ＴｏｒｒのＮＨ_３とし、シリコン基板１２の表面を７００℃にして１００秒間維持する（図２２のステップＳ３４）。これにより、シリコン基板１２上にシリコン窒化膜１４が形成される（図１９（ｂ））。

次に、シリコン基板１２の温度を８５０℃まで上昇させてそのまま保持する（図２２のステップＳ３５）。

続いて、シリコン基板１２の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、例えば分圧３５ＴｏｒｒのＮ_２、分圧０．７ＴｏｒｒのＮ_２Ｏとし、３００秒間維持する（図２２のステップＳ３６）。これにより、シリコン基板１２とシリコン窒化膜１４との間に酸素が含まれたシリコン酸窒化層１５が、シリコン窒化膜１４の表面に酸素が含まれたシリコン酸窒化層１６が形成される（図１９（ｃ））。すなわち、シリコン基板１２上に、シリコン酸窒化層１５と、シリコン窒化膜１４と、シリコン酸窒化層１６とからなるシリコン酸窒化膜１３が形成される。

次に、酸化ガスＮ_２ＯをＮ_２で希釈することの効果について説明する。図２３に、Ｎ_２で希釈した場合（分圧３５ＴｏｒｒのＮ_２と、分圧０．７ＴｏｒｒのＮ_２Ｏの場合）と、希釈しない場合（全圧３５ＴｏｒｒのＮ_２Ｏの場合）の、シリコン基板１２上に形成された、シリコン酸窒化層１５と、シリコン窒化膜１４と、シリコン酸窒化層１６とからなるシリコン酸窒化膜１３中の酸素分布を示す。図２３の横軸はシリコン基板１２とシリコン酸窒化膜１３との界面からシリコン酸窒化膜１３の表面までの膜厚方向の高さを表し、縦軸は酸素濃度を示す。図２３からわかるように、Ｎ_２希釈を行うことにより、シリコン基板１２との界面側において、酸素が分布している領域が増加するとともに酸素濃度が増加し、６６ａｔ．％に到達している。一方、シリコン酸窒化膜１３の表面側においては酸素が分布している領域が減少し、酸素濃度も減少している。つまり、希釈を行わない場合に比べて、シリコン酸窒化膜１３中の酸素分布がシリコン酸窒化膜１３の表面側から、シリコン酸窒化膜１３とシリコン基板１２との界面側へシフトし、効率的に界面が酸化されていることがわかる。これは希釈ガスであるＮ_２がシリコン窒化膜１４の表面の原子の熱を奪うために、表面で酸素が解離吸着しにくくなったためである。一方、シリコン窒化膜１４中は加熱されているため、Ｎ_２Ｏを解離し反応が進む。これによって、酸素が界面側に分布し、窒素が表面側に分布する、理想的な分布をもったシリコン酸窒化膜１３を形成することが可能となる。

次に、酸化ガスＮ_２ＯをＮ_２で希釈し、その分圧を１Ｔｏｒｒ以下とすることの効果について説明する。図２４に、分圧３５ＴｏｒｒのＮ_２で、分圧がそれぞれ０．３Ｔｏｒｒ、０．７Ｔｏｒｒ、５ＴｏｒｒのＮ_２Ｏを希釈した場合の、シリコン基板１２上に形成された、シリコン酸窒化層１５と、シリコン窒化膜１４と、シリコン酸窒化層１６とからなるシリコン酸窒化膜１３のストレス電圧印加時間と、そのときのしきい値電圧のシフト量（ＮＢＴＩ特性）の観察結果を示す。どの場合も界面には６６ａｔ．％の酸素原子が存在するように形成してある。印加電圧は１０ＭＶ／ｃｍ、設定温度は１０５℃であった。図２４では、加速試験で１０年後に相当するストレス状況下において発生する、しきい値電圧Ｖ_ｔｈのシフト量を示している。

図２４からわかるように、希釈したＮ_２Ｏ雰囲気中で酸化することによって、しきい値電圧Ｖ_ｔｈのシフト量が小さくなることがわかる。特に、１Ｔｏｒｒ以下とすることによってシフト量ΔＶ_ｔｈが０．１以下にまで大きく改善され、圧力によらず非常に高い信頼性が得られることがわかる。これは希釈ガスであるＮ_２がシリコン窒化膜１３の表面の原子の熱を奪うために、表面で酸素が解離吸着しにくくなったためである。一方、シリコン窒化膜中は加熱されているため、Ｎ_２Ｏを解離し反応が進む。これによって、酸素が界面側に分布し、窒素が表面側に分布する、理想的な分布をもったシリコン酸窒化膜を形成することが可能になるとともに、界面に生成したＰ_ｂセンターを効率的に低減させることが可能になるのである。すなわち、上記の各実施形態で説明した技術、すなわち希釈されたＮ_２Ｏガスを用いて窒化膜を形成する技術を用いることによって、欠陥が少なくて信頼性が高く、かつ窒素が高濃度のＳｉＯＮ膜を形成することが可能である。

次に、Ｎ_２Ｏを用いた酸化を７５０℃以上９００℃以下の温度で行うことの効果について説明する。図２５に、分圧３５ＴｏｒｒのＮ_２と、分圧０．７ＴｏｒｒのＮ_２Ｏとからなる雰囲気において、８５０℃で酸化した場合と９５０℃で酸化した場合の、シリコン基板１２上に形成された、シリコン酸窒化層１５と、シリコン窒化膜１４と、シリコン酸窒化層１６とからなるシリコン酸窒化膜１３中の酸素分布を示す。図２５の横軸はシリコン基板１２とシリコン酸窒化膜１３との界面からシリコン酸窒化膜１３の表面までの膜厚方向の高さを表し、縦軸は酸素濃度を示す。膜中の平均酸素濃度は、８５０℃で酸化した場合と９５０℃で酸化した場合で同じとなっている。

図２５からわかるように、９５０℃で酸化する場合は、８５０℃で酸化する場合に比べて、シリコン基板１２との界面側において、酸素が分布している領域が減少し、逆にシリコン窒化膜１４中の酸素濃度が増加しており、界面の効率的な酸化が行われていないことがわかる。つまり、Ｎ_２Ｏを用いて酸化する場合、９５０℃以上の高温で酸化することは逆にデメリットとなる。これはＮ_２Ｏの酸素解離の活性化エネルギーが小さいために、熱によるエネルギーが与えられると急激にＮ_２Ｏが解離しやすくなり、表面、シリコン窒化膜１４中で酸化を起こしてしまうことに起因する。したがって、９００℃以下の温度で酸化することによって、シリコン窒化膜中での解離を抑え、シリコン窒化膜１４とＳｉ基板１２との界面での効率的な酸化を実現することができるのである。

また、Ｎ_２Ｏの酸化温度と、形成されたＳｉＯＮ膜のｐＭＯＳのしきい値電圧のシフト量ΔＶｆｂとの関係を図２６に示す。膜中の平均酸素濃度はほぼ同じである。図２６からわかるように、７５０℃以上９００℃以下の温度で酸化することによって、ｐＭＯＳのシフト量ΔＶｆｂが−０．２Ｖ以下にまで低減されることがわかる。なお、シフト量ΔＶｆｂが−０．２Ｖの時は、上記の印加電圧１０ＭＶ／ｃｍ、設定温度１０５℃の時のしきい値電圧Ｖ_ｔｈの１０年後のシフト量が図２５に示すように０．１Ｖ以下と良好な特性を示すことを確認しており、非常に高い信頼性が得られることがわかった。

一方、７５０℃未満であると改善が鈍いのは、温度が足りず、界面の酸化、膜中の酸化が起きにくいためである。また、９５０℃を超えると改善が鈍いのは、Ｎ_２Ｏの酸素解離の活性化エネルギーが小さいために、熱によるエネルギーが与えられると急激にＮ_２Ｏが解離しやすくなり、表面、膜中で酸化を起こしてしまうことに起因する。

したがって、７５０℃以上９００℃以下の温度で酸化することによって、膜中での解離を抑え、シリコン窒化膜とＳｉとの界面での効率的な酸化を実現し、欠陥が少なくて信頼性が高く、かつ窒素が高濃度のＳｉＯＮ膜を形成することができるのである。

次に、（１）Ｎ_２希釈を行わず、酸化ガスＮ_２Ｏのみを用いて形成した物理的膜厚２ｎｍのシリコン酸窒化膜と、（２）本実施形態のように、酸化ガスＮ_２Ｏを希釈ガスＮ_２で希釈を行って形成した物理的膜厚２ｎｍのシリコン酸窒化膜とをそれぞれゲート絶縁膜とするｐチャネルＭＯＳトランジスタを作成し、これらのｐチャネルＭＯＳトランジスタのフラットバンド電圧のシフト量ΔＶ_ｆｂを比較した結果を図２７に示す。Ｎ_２希釈を行った場合（２）は、Ｎ_２希釈を行わない場合（１）に比べると、フラットバンド電圧のシフト量ΔＶ_ｆｂの絶対値が小さくなり、フラットバンド電圧のシフトが改善されていることがわかる。これは、シリコン酸窒化膜１３を形成する前に、欠陥（格子間シリコンや界面Ｐ_ｂセンター等）の少ないシリコン窒化膜１４を形成したことと、さらに酸化ガスＮ_２Ｏを希釈ガスＮ_２で希釈を行うことにより、表面の酸化が抑えられるとともに界面がしっかりと酸化され、窒素がシリコン酸窒化膜１３の表面寄りの、つまり電荷分布がシリコン酸窒化膜１３の表面寄りの理想的な窒素分布が形成できたことに起因する。

以上説明したように、酸化ガスＮ_２Ｏと同時に希釈ガスＮ_２を流すことによって、界面が優先的に酸化されたシリコン酸窒化膜を形成することが可能となり、ＥＯＴがより小さく、かつ電気的特性に優れたシリコン酸窒化膜を形成できる。

なお、本実施形態においては、希釈ガスの一例としてＮ_２ガスを用いたが、製造プロセス中に実質的にシリコンと反応もしくはエッチングしないガス、例えばシリコンと質量が近く、かつ安定なガス、例えばＡｒを用いても良い。

また、本実施形態においては、窒化ガスとしてＮＨ_３を用いたが、シリコンの窒化が可能なガス、例えば、窒素（Ｎ）のラジカルＮ^＊を、Ｎ_２ ^＊を用いても良い。

また、本実施形態においては、窒化ガスの分圧は０．０３Ｔｏｒｒとしたが、０．０３Ｔｏｒｒ以外の圧力でも良く、より低いことが望ましい。また、希釈ガスの分圧は３０Ｔｏｒｒとしたが、第１実施形態と同様に、希釈ガスの分圧と窒化ガスの分圧の和と、窒化ガスの分圧との比が５以上であることが好ましい。

また、本実施形態においては、シリコン窒化膜１４を形成する際の雰囲気の温度は、７００℃であったが、５００℃以上８５０℃以下であってもよい。

また、本実施形態においては、酸化ガスとしてＮ_２Ｏを用いたが、他のＳｉの酸化が可能なガス、例えばＮＯ_ｘ、Ｏ_２、Ｏ_３、ＮＯ_２、ＮＯ_３ ⁻、または酸素ラジカルＯ_２ ^＊を用いても良い。

また、本実施形態においては、酸化時の希釈ガスはＮ_２であったが、製造中にシリコンと実質的に反応またはエッチングしないガスを用いてもよい。また、希釈ガスの分圧は３５Ｔｏｒｒとしたが、３５Ｔｏｒｒ以外の圧力でも良い。

また、本実施形態においては、シリコン酸窒化膜を形成する際の雰囲気の温度は、８５０℃であったが、７５０℃以上９００℃以下であってもよい。

以上詳述したように本発明の各実施形態によれば、絶縁膜を形成する際の欠陥の生成を抑制することができ、かつ、生成した欠陥を低減することができる。これによってＥＯＴがより小さく、電気的特性に優れた絶縁膜を得ることができる。

また、第１乃至第３実施形態の製造方法によって製造された絶縁膜は、窒素濃度が高く、誘電率が高く、ＥＯＴがより小さく、かつフラットバンド電圧Ｖ_ｆｂのシフトが小さいので、高誘電率絶縁膜のバッファー膜としてだけではなく、ゲート絶縁膜としても用いることができる。

（第５実施形態）
次に、本発明の第５実施形態による半導体装置を説明する。本実施形態の半導体装置は、ＦＧ（フローティングゲート）型の不揮発性半導体メモリであって、複数のメモリセルを備えている。本実施形態によるメモリセルの製造方法について図２８（ａ）乃至図３５（ｂ）を参照して説明する。図２８（ａ）乃至図３５（ｂ）においては、各図の（ａ）と図の（ｂ）は互いに直交する断面を示している。

まず、図２８（ａ）、２８（ｂ）に示すように、所望の不純物をドーピングしたシリコン基板１を希ＨＦ処理し、シリコン基板３２の表面を水素により終端化する。その後、このシリコン基板３２を成膜装置のチャンバーに置く。続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板の温度を７００℃にまで上げ、シリコン基板３２から水素を完全に脱離させる。

次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧０．０３ＴｏｒｒのＮＨ_３とし、シリコン基板の表面を７００℃にして１００秒間維持する。これにより、図２９（ａ）、２９（ｂ）に示すように、シリコン基板３２上にシリコン窒化膜３４ａが形成される。次に、シリコン基板３２の温度を８５０℃まで上昇させてそのまま保持する。続いて、シリコン基板３２の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、例えば分圧３５ＴｏｒｒのＮ_２および分圧０．７ＴｏｒｒのＮ_２Ｏとし、３００秒間維持する。これにより、図３０（ａ）、３０（ｂ）に示すように、シリコン基板３２とシリコン窒化膜３４ａの間に酸素が含まれたシリコン酸窒化層３４ｂが、シリコン窒化膜３４ａの表面に酸素が含まれたシリコン酸窒化層３４ｃが形成され、シリコン酸窒化層３４ｂ、シリコン窒化膜３４ａ、シリコン酸窒化層３４ｃから成るトンネル絶縁膜３４が形成される。このようにして形成されたトンネル絶縁膜３４は、第１乃至第３実施形態で説明したように、欠陥の少ない酸窒化膜となる。

その後、浮遊ゲート電極となる厚さ６０ｎｍのリンドープの多結晶シリコン層３６、素子分離加工のためのマスク材３７を順次、ＣＶＤ(Chemical Vapor Deposition)法で堆積した。その後、レジストマスク（図示せず）を用いたＲＩＥ(Reactive Ion Etching)法により、マスク材３７、多結晶シリコン層３６、トンネル絶縁膜３４を順次エッチング加工し、さらにシリコン基板３２の露出領域をエッチングして、深さ１００ｎｍの素子分離溝３８を形成した（図３１（ａ）、３１（ｂ））。

次に、全面に素子分離用のシリコン酸化膜３９を堆積して、素子分離溝３８を完全に埋め込み、その後、表面部分のシリコン酸化膜３９をＣＭＰ(Chemical Mechanical Polishing)法で除去して、表面を平坦化した。このとき、マスク材３７が露出する（図３２（ａ）、３２（ｂ））。

次に、露出したマスク材３７を選択的にエッチング除去した後、シリコン酸化膜３９の露出表面を希フッ酸溶液でエッチング除去し、多結晶シリコン層３６の側面４０の一部を露出させた。その後、全面に電極間絶縁膜となる厚さ１５ｎｍのアルミナ膜をＡＬＤ(Atomic Layer Deposition)法で堆積した。このとき、ＡＬＤ法での成膜時の酸化剤により、アルミナ膜と多結晶シリコン層３６の界面には、極薄のシリコン酸化層が形成され、アルミナ膜／シリコン酸化層からなる２層構造の厚さ１６ｎｍの電極間絶縁膜４１が形成された（図３３（ａ）、３３（ｂ））。

次に、コントロールゲート電極となるタングステンシリサイド層／多結晶シリコン層からなる２層構造の厚さ１００ｎｍの導電層４２をＣＶＤ法で順次堆積し、さらに、マスク材４３をＣＶＤ法で堆積した。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材４３、導電層４２、電極間絶縁膜４１、多結晶シリコン層３６、トンネル絶縁膜３４を順次エッチング加工して、ワード線方向のスリット部４４を形成した。これにより、フローティングゲート電極となる多結晶シリコン層３６およびコントロールゲート電極となる導電層４２の形状が確定する（図３４（ａ）、３４（ｂ））。

最後に、露出面に電極側壁酸化膜と呼ばれるシリコン酸化膜４５を熱酸化法で形成後、イオン注入法を用いてソース／ドレイン拡散層４７を形成し、さらに、全面を覆うように層間絶縁膜４９をＣＶＤ法で形成した。その後は、周知の方法で配線層等を形成して不揮発性メモリセルが完成する（図３５（ａ）、３５（ｂ））。

図３６に、酸化条件によるＳＩＬＣ(Stress Induced Leakage Current)特性の差異について、そして図３７にそれぞれの界面に存在するＰ_ｂ１センター起因のＳｉ−Ｈ結合の面密度を示す。横軸はゲート電圧Ｖ_Ｇとフラットバンド電圧Ｖ_ＦＢとの差（Ｖ_Ｇ−Ｖ_ＦＢ）をゲート絶縁膜の電気的実効膜厚Ｔ_ｅｆｆで割った値を表し、縦軸はリーク電流Ｊｇを表す。横軸（Ｖ_Ｇ−Ｖ_ＦＢ）／Ｔ_ｅｆｆは絶縁膜に印加された電界を示している。このようにしたのは、絶縁膜中の固定電荷の影響を排除し、純粋に絶縁膜に印加されている電界強度で絶縁性を比較するためである。なぜならＶ_ＦＢは膜中固定電荷量に応じてシフトするため、ゲート電圧Ｖ_Ｇだけで比較した場合、絶縁膜に印加されている電界を誤って見積もることになるからである。シリコン窒化膜とＳｉ基板との界面を、Ｏ_２を用いて酸化した場合よりも、Ｎ_２Ｏを用いて酸化することによって、Ｐ_ｂ１センター起因のＳｉ−Ｈ結合が減少するとともに、低電圧域でのリーク電流が急激に減少していることが分かる。

そして、ＳＩＬＣ特性の変化による、メモリセルの電荷保持特性を図３８に示す。横軸は時間Ｔを表し、縦軸はリーク電流Ｊｇの変化ΔＪｇを表す。高品質な窒化膜を形成し、かつ界面を、酸化ガスＮ_２Ｏを用いて酸化することによって低電圧ストレス下でのリーク電流が減少し、電荷保持特性が大幅に向上していることが分かる。これらの結果は、ＳｉとＮのネットワークをしっかりと形成すること、そして界面にできた欠陥を、Ｎ_２Ｏを用いた酸化によって低減することによって、書き込み／消去時の欠陥の発生が抑えられ、界面およびバルク中のリークパスの発生頻度が減少するためである。すなわち、本実施形態のＦＧ型の不揮発性メモリは、トンネル絶縁膜としてＦＧ向けの信頼性が高く窒素が高濃度のＳｉＯＮ膜を備えており、低電圧ストレス下でのリーク電流が減少するとともに電荷保持特性が大幅に向上することになる。

なお、電極間絶縁膜４１としては、より高誘電率であるＬａおよびＡｌを含む酸化物（例えばＬａＡｌＯ_３）などを用いてもよい。

以上説明したように、本実施形態によれば、絶縁膜を形成する際の界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることができる、高品質かつ高信頼なトンネル絶縁膜を有するＦＧ型の不揮発性半導体メモリを得ることができる。

（第６実施形態）
次に、本発明の第６実施形態による半導体装置を説明する。本実施形態の半導体装置は、ＭＯＮＯＳ（Metal（金属）−Oxide(SiO₂)−Nitride(Si₃N₄)−Oxide(SiO₂)−Siの積層構造）型の不揮発性半導体メモリであって、複数のメモリセルを備えている。本実施形態によるメモリセルの製造方法について図３９（ａ）乃至図４３（ｂ）を参照して説明する。図３９（ａ）乃至図４３（ｂ）においては、各図の（ａ）と図の（ｂ）は互いに直交する断面を示している。

まず、第５実施形態と同様のプロセスを用いて、シリコン基板３２上にシリコン酸窒化層、シリコン窒化膜、シリコン酸窒化層から成るトンネル絶縁膜３４を形成する。このトンネル絶縁膜３４も、第５実施形態の場合と同様に、欠陥の少ない窒化膜となる。その後、電荷蓄積層となる厚さ６ｎｍの窒化膜５２をＣＶＤ法で堆積し、素子分離加工のためのマスク材７を順次、ＣＶＤ法で堆積した（図３９（ａ））。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材５３、窒化膜５２、トンネル絶縁膜３４を順次エッチング加工し、さらにシリコン基板３２の露出領域をエッチングして、図３９（ｂ）に示すように、深さ１００ｎｍの素子分離溝３８を形成した。

次に、全面に素子分離用のシリコン酸化膜３９を堆積して、素子分離溝３８を完全に埋め込み、その後、表面部分のシリコン酸化膜３９をＣＭＰ法で除去して、表面を平坦化した。このとき、マスク材５３が露出する（図４０（ａ）、４０（ｂ））。

次に、露出したマスク材５３を選択的にエッチング除去した後、シリコン酸化膜３９の露出表面を希フッ酸溶液でエッチング除去した。その後、全面に厚さ１５ｎｍのアルミナ膜をＡＬＤ法で堆積した。このとき、ＡＬＤ法での成膜時の酸化剤により、アルミナ膜と窒化膜５２との界面には、極薄のシリコン酸化層が形成され、アルミナ膜／シリコン酸化層からなる２層構造の厚さ１６ｎｍの絶縁膜５４が形成された（図４１（ａ）、４１（ｂ））。

次に、コントロールゲート電極となるタングステンシリサイド層／多結晶シリコン層からなる２層構造の厚さ１００ｎｍの導電層５６をＣＶＤ法で順次堆積し、さらに、マスク材５７をＣＶＤ法で堆積した。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材５７、導電層５６、絶縁膜５４、電荷蓄積用窒化膜５２、トンネル絶縁膜３４を順次エッチング加工して、ワード線方向のスリット部４４を形成した（図４２（ａ）、４２（ｂ））。これにより、電荷蓄積層５２およびコントロールゲート電極５６の形状が確定する。

最後に、露出面に電極側壁酸化膜と呼ばれるシリコン酸化膜５８を熱酸化法で形成後、イオン注入法を用いてソース／ドレイン拡散層５９を形成し、さらに、全面を覆うように層間絶縁膜６０をＣＶＤ法で形成した（図４３（ａ）、４３（ｂ））。その後は、周知の方法で配線層等を形成して不揮発性メモリセルが完成する。

図４４に、本実施形態の不揮発積メモリの一定電圧化における、ストレス時間と保持電荷量の変化によるしきい値電圧Ｖ_ｔｈのシフト量ΔＶ_ｔｈの関係、つまりメモリセルの電荷保持特性について示している。欠陥の少ない高品質なシリコン窒化膜を形成し、かつ界面をＮ_２Ｏで酸化して欠陥の少ないＳｉＯ_２膜とすることによって、蓄積電荷量の減少によるしきい値電圧のシフト量ΔＶ_ｔｈが抑えられていることがわかる。これは電荷保持特性が大幅に向上したことを意味する。これらの結果は、ＳｉとＮのネットワークをしっかりと形成し、界面の欠陥を低減させることによって界面およびバルク中のリークパスが減少し、リーク電流が減少するためである。すなわち、本実施形態によるＭＯＮＯＳ型不揮発性メモリは、トンネル絶縁膜として信頼性の高い窒素が高濃度のＳｉＯＮ膜を備えており、電荷保持特性が大幅に向上することができるとともにリーク電流を減少させることができる。

なお、絶縁膜５４としては、より高誘電率であるＬａおよびＡｌを含む酸化物（例えばＬａＡｌＯ_３）などを用いてもよい。

以上説明したように、本実施形態によれば、絶縁膜を形成する際の界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることができる、高品質かつ高信頼なトンネル絶縁膜を有するＭＯＮＯＳ型の不揮発性半導体メモリを得ることができる。

（第７実施形態）
次に、本発明の第７実施形態による半導体装置を説明する。本実施形態の半導体装置は、ＣＭＩＳＦＥＴであって、その製造工程を図４５（ａ）乃至図４７（ｂ）に示す。

まず、図４５（ａ）に示すように、（１００）面方位を持つシリコン基板６１に素子分離領域６２を形成し、その後、例えば、図４５（ｂ）に示すように厚さ５０ｎｍのＳｉＯ_２膜６３を全面に被膜する。続いて、ＳｉＯ_２膜６３を介して、ボロンとインジウム両方の元素のイオン打ち込みを行うことにより、チャネルとして用いる領域６４に急峻な不純物プロファイルを形成する（図４５（ｃ）参照）。

次に、図４５（ｄ）に示すように、ＳｉＯ_２膜６３をフッ化アンモニア溶液でエッチング除去した後、シリコン基板６１の表面に希フッ酸処理を行い、基板６１の表面を水素で終端化する。

次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧０．０３ＴｏｒｒのＮＨ_３とし、シリコン基板６１の表面を７００℃にして１００秒間維持する。これにより、図４５（ｅ）に示すように、シリコン基板６１上にシリコン窒化膜６５ａが形成される。

次に、シリコン基板の温度を８５０℃まで上昇させてそのまま保持する。続いて、シリコン基板６１の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧１ＴｏｒｒのＮ_２Ｏとし、３００秒間維持する。これにより、図４６（ａ）に示すように、シリコン基板６１とシリコン窒化膜６５ａとの間に酸素が含まれたシリコン酸窒化層６５ｂが、シリコン窒化膜６５ａの表面に酸素が含まれたシリコン酸窒化層６５ｃが形成され、シリコン酸窒化層６５ｂ、シリコン窒化膜６５ａ、シリコン酸窒化層６５ｃから成るゲート絶縁膜６５が形成される。このゲート絶縁膜６５は、第１乃至第３実施形態で説明したように、欠陥の少ない高品質のＳｉＯＮ膜となっている。

その後、図４６（ｂ）に示すように、ＣＶＤ法を用いてゲート電極となるポリシリコン膜６７を全面に堆積する。続いて、図４６（ｃ）に示すように、ポリシリコン膜６７およびゲート絶縁膜６５を、例えばＲＩＥ法などの異方性エッチング法を用いてパターニングし、チャネル領域２４上にゲート絶縁膜６５Ａ、６５Ｂとゲート電極６７ａ、６７ｂを形成する。続いて、ゲート電極６７ａ、６７ｂをマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース領域６８ａ、６８ｂと、ドレイン領域６９ａ、６９ｂを形成する。

次に、図４７（ａ）に示すように、ＣＶＤ法によりＳｉＯ_２膜７０を全面に堆積する。続いて、図４７（ｂ）に示すように、ソース・ドレイン領域６８ａ、６８ｂ、６９ａ、６９ｂ上にコンタクトホールを開孔し、Ａｌ等の金属を蒸着して金属膜を全面に形成することによりソース電極７１ａ、７１ｂ、ドレイン電極７２ａ、７２ｂおよびゲート電極７３ａ、７３ｂが形成され、ＣＭＩＳＦＥＴが完成する。

次に、ゲート絶縁膜として以下に示す第１乃至第３のＳｉＯＮ膜をそれぞれ有するｐＭＯＳＦＥＴを作製し、ストレス電圧印加時間とそのときのしきい値電圧のシフト量ΔＶ_ｔｈ（ＮＢＴＩ特性）の観察結果を図４８に示す。なお、印加電圧は１０ＭＶ／ｃｍ、設定温度は１０５℃であった。第１のＳｉＯＮ膜は、分圧３０ＴｏｒｒのＮ_２かつ分圧０．０３ＴｏｒｒのＮＨ_３の雰囲気（窒化ガスＮＨ_３をＮ_２ガスで希釈した雰囲気）かつ窒化温度７００℃で窒化膜を形成し、その後、８５０℃でＯ_２を用いて酸化することにより形成した。第２のＳｉＯＮ膜は、分圧３００ＴｏｒｒのＮＨ_３のガス雰囲気（希釈しない雰囲気）かつ窒化温度７００℃で窒化膜を形成し、その後８５０℃でＯ_２を用いて酸化することにより形成した。第３のＳｉＯＮ膜は、分圧３０ＴｏｒｒのＮ_２かつ分圧０．０３ＴｏｒｒのＮＨ_３の雰囲気（窒化ガスＮＨ_３をＮ_２ガスで希釈した雰囲気）かつ窒化温度７００℃で窒化膜を形成し、その後、８５０℃でＮ_２Ｏを用いて酸化することにより形成した。

ｐＭＯＳＦＥＴのゲート絶縁膜として、第１のＳｉＯＮ膜を有する場合の特性をグラフｇ_１に、第２のＳｉＯＮ膜を有する場合の特性をグラフｇ_２に、そして第３のＳｉＯＮ膜を有する場合の特性をｇ_３に示す。

図４８からわかるように、希釈した雰囲気で欠陥の少ない窒化膜を形成することによって、例えば、しきい値電圧Ｖ_ｔｈのシフト量が０．１Ｖとなるのに要する時間が長くなっている。窒化ガスを希釈しないで窒化膜を形成した場合は０．７秒程度でシフトしてしまうが、窒化ガスを希釈して窒化膜を形成した場合には３０００秒程度経過しないとシフト量が０．１Ｖにならない。さらに、酸化ガスとしてＯ_２ではなく、Ｎ_２Ｏを用いて酸化することによって７万秒程度経過しないとシフト量が０．１Ｖにならない。つまり、窒化ガスを希釈することによって高品質な窒化膜を形成すること、そしてＮ_２Ｏを用いて界面を酸化し、Ｐ_ｂセンターを低減させることによってＮＢＴＩ特性が大きく改善している。これらの結果は、ＳｉとＮのネットワークをしっかりと形成することによってＳｉＯＮ膜中の欠陥が減少し、しかも界面の欠陥を低減することによってストレス印加時の新たな欠陥の発生が抑えられることを示している。すなわち、本発明の各実施形態で説明した技術、すなわち希釈された窒化ガスを用いて窒化膜を形成する技術、かつＮ_２Ｏを用いて界面をしっかりと酸化する技術を用いることによって、欠陥が少なくて信頼性が高く、かつ窒素が高濃度のＳｉＯＮ膜を形成することが可能である。

（第８実施形態）
次に、本発明の第８実施形態による半導体装置を説明する。本実施形態の半導体装置は、フィン（Ｆｉｎ）型の不揮発性半導体メモリであって、複数のメモリセルを備えている。各メモリセルは図４９に示す構成を備えている。本実施形態に係るメモリセルの斜視図を図４９に示し、製造工程を図５０（ａ）乃至図５１（ｄ）に示す。図５０（ａ）乃至図５１（ｄ）は、図４９に示す切断面Ａ−Ａで切断したときの断面図である。

本実施形態に係るメモリセルは、図４９に示すような、フィンと呼ばれる板状の素子領域（半導体領域）８２に形成されたトランジスタを備えており、微細化および高集積化することができるとともに短チャネル効果を抑制することができるなどの効果がある。このメモリセルは、シリコン基板８０上に板状の半導体領域８２が形成されている。そして、この半導体領域８２には、板状の半導体領域８２が延在する方向に離間してソース領域８２ａおよびドレイン領域８２ｂが形成され、ソース領域８２ａとドレイン領域８２ｂとの間の半導体領域８２がチャネル領域８２ｃとなる。このチャネル領域８２ｃの上面および側面を覆うようにゲート絶縁膜８４が設けられている。なお、このゲート絶縁膜８４は基板８０上にも延在するように設けられている。このゲート絶縁膜８４は、第１乃至第７実施形態で説明した、シリコン酸窒化層、シリコン窒化膜、およびシリコン酸窒化層からなる積層構造を備えており、欠陥の少ない高品質のＳｉＯＮ膜となっている。ゲート絶縁膜８４上には、多結晶シリコンからなるフローティングゲート電極８６が設けられている。このフローティングゲート電極８６上には、シリコン窒化層８８ｂ、ＬａＡｌＯｘ層８９、およびシリコン窒化層９０ｂからなる電極間絶縁膜８７が形成されている。この電極間絶縁膜８７上にはｎ型多結晶シリコンからなるコントロール電極９２が形成されている。すなわち、ゲート絶縁膜８４、フローティングゲート電極８６、電極間絶縁膜８７、およびコントロール電極９２の積層構造からなるゲートがチャネル領域８２ｃを覆うように形成されている。このゲートの両側の半導体領域８２がソース領域８２ａおよびドレイン領域８２ｂとなっている。

次に、本実施形態に係るメモリセルの製造方法を説明する。

まず、図５０（ａ）に示すように、シリコン基板８０上に板状の半導体領域８２を形成する。次いで、半導体領域８２が形成されたシリコン基板８０をチャンバー内に導入し、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧０．０３ＴｏｒｒのＮＨ_３とし、シリコン基板８０の表面を７００℃にして１００秒間維持する。これにより、半導体領域８２上に欠陥の少ないシリコン窒化膜が形成される。次に、シリコン基板８０の温度を８５０℃まで上昇させてそのまま保持する。続いて、シリコン基板８０の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧１ＴｏｒｒのＮ_２Ｏとし、３００秒間維持する。すると、シリコン基板８０と上記シリコン窒化膜との間に酸素が含まれたシリコン酸窒化層が、上記シリコン窒化膜の表面に酸素が含まれたシリコン酸窒化層が形成され、シリコン酸窒化層、シリコン窒化膜、シリコン酸窒化層から成るゲート絶縁膜８４が形成される（図５０（ｂ））。続いて、フローティングゲート電極８６となる多結晶シリコン膜を堆積する（図５０（ｂ））。

次いで、図５０（ｃ）に示すように、例えばジシランガスを用いて、フローティングゲート電極８６上に厚さ０．５ｎｍ程度の平坦なアモルファスシリコン層８８ａを成膜する。このとき、アモルファスシリコンを成膜する直前に多結晶シリコン膜８６の表面のダングリングボンドを増加させる工程を追加してもよい。

次いで、図５０（ｄ）に示すように、例えば温度７００℃、圧力４０Ｔｏｒｒ（５３２０Ｐａ）でＡｒにより５倍に希釈したプラズマ窒化によって、アモルファスシリコン層８８ａを直接窒化する。これにより、アモルファスシリコン層８８ａが厚さ１ｎｍ程度のシリコン窒化層８８ｂとなる。

次いで、図５１（ａ）に示すように、シリコン窒化層８８ｂ上に例えば厚さ１５ｎｍのＬａＡｌＯｘ層８９をＣＶＤ法で堆積する。続いて、図５１（ｂ）に示すように、例えばジシランガスを用いて、ＬａＡｌＯｘ層８９上に厚さ０．５ｎｍ程度の平坦なアモルファスシリコン層９０ａを成膜する。このとき、アモルファスシリコン層８８ａの成膜時と同様に、アモルファスシリコンを成膜する直前に、ＬａＡｌＯｘ層８９の表面のダングリングボンドを増加させる工程を追加してもよい。

次いで、図５１（ｃ）に示すように、例えば温度７００℃、圧力４０Ｔｏｒｒ（５３２０Ｐａ）でＡｒにより５倍に希釈したプラズマ窒化によって、アモルファスシリコン層９０ａを直接窒化する。これにより、アモルファスシリコン層９０ａが厚さ１ｎｍ程度のシリコン窒化層９０ｂとなる。このようにして、シリコン窒化層８８ｂ、ＬａＡｌＯｘ層８９、およびシリコン窒化層９０ｂの積層構造からなる電極間絶縁膜８７が形成される。

次いで、図５１（ｄ）に示すように、シリコン窒化層９０ｂにコントロールゲート電極９２として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。

これ以降の工程は図示しないが、他の実施形態と同様に、レジストからなるマスクを形成した後、このマスクを用いて、多結晶シリコン膜９２、シリコン窒化層９０ｂ、ＬａＡｌＯｘ層８９、シリコン窒化層８８ｂ、多結晶シリコン膜８６、およびトンネル絶縁膜８４を反応性イオンエッチング法によりエッチングして、ゲートを形成する。さらに、レジストマスクを除去した後に、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約３ｎｍの後酸化膜（図示せず）を形成する。次いで、例えばリンを全面に３×１０^１５ｃｍ^−２程度イオン注入した後、例えば１０００℃，２０秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース領域８２ａおよびドレイン領域８２ｂを形成する（図４９参照）。

次いで、例えば全面に厚さ３００ｎｍのシリコン酸化膜をＣＶＤ法により堆積し、続いて異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後に、シリコン、銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングして電極を形成する。この後、４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理した。

このように本実施形態によれば、界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることができる、高品質かつ高信頼なトンネル絶縁膜を有し、かつ微細化、高集積化、短チャネル化を抑制するフィン型の不揮発性半導体メモリを得ることができる。

（第９実施形態）
次に、本発明の第９実施形態による半導体装置の製造方法を、図５２乃至図５３（ｅ）を参照して説明する。本実施形態による半導体装置の製造方法の製造工程のフローチャートを図５２に示し、製造工程断面図を図５３（ａ）乃至図５３（ｅ）に示す。本実施形態による半導体装置の製造方法は、酸化ガスに希釈ガスを混ぜることによって、シリコン基板１２上にシリコン窒化膜１４を形成した後、酸化処理を行い、少なくとも、シリコン窒化膜１４とシリコン基板１２との界面に６６ａｔ．％の酸素を含んだＳｉＯ_２層を含むシリコン酸窒化層１５を形成した後、シリコン酸窒化層１５およびシリコン窒化膜１４を含むシリコン窒化膜１３上に例えばＨｆＳｉＯＮに代表される金属酸化膜を形成する方法である。

まず、シリコン基板１２を希ＨＦ処理し、シリコン基板１２の表面を水素により終端化する（図５２のステップＳ４１）。その後、このシリコン基板１２を成膜装置のチャンバーに置く（図５２のステップＳ４２）。

続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板１２の温度を７００℃にまで上げ、シリコン基板から水素を完全に離脱させる（図５２のステップＳ４３、図５３（ａ））。

次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ_２、分圧０．０３ＴｏｒｒのＮＨ_３とし、シリコン基板１２の表面を７００℃にして１００秒間維持する（図５２のステップＳ４４）。これにより、シリコン基板１２上にシリコン窒化膜１４が形成される（図５３（ｂ））。

次に、シリコン基板１２の温度を８５０℃まで上昇させてそのまま保持する（図５２のステップＳ４５）。

続いて、シリコン基板１２の温度を８５０℃に保持したまま、チャンバー内の雰囲気を、チャンバー内の雰囲気を、例えば分圧３５ＴｏｒｒのＮ_２、分圧０．７ＴｏｒｒのＮ_２Ｏとし、３００秒間維持する（図５２のステップＳ４６）。これにより、シリコン基板１２とシリコン窒化膜１４の間に酸素が含まれたシリコン酸窒化層１５が、シリコン窒化膜１４の表面に酸素が含まれたシリコン酸窒化層１６が形成される（図５３（ｃ））。

次いで、図５２のステップＳ４７に示すように、スパッタ法、ＣＶＤ法、或いはＡＬＤ法により、シリコン酸窒化層１６上に２ｎｍ〜４ｎｍの厚さのＨｆＳｉＯ（ハフニウムシリケート）膜１８を堆積し、その後、膜の改質のための熱処理を行う。続いて、図５２のステップＳ４８に示すように、例えばプラズマ窒化やアンモニア窒化などにより、ＨｆＳｉＯ膜１８に窒素を導入し、その後、活性化のための熱処理を行う。ここで、導入する窒素の量はＨｆＳｉＯ膜１８が相分離や結晶化が起こらない必要最小の量である。これによりＨｆＳｉＯＮ膜１８ａが形成される。これによって、シリコン酸窒化層１５、シリコン窒化膜１４、シリコン酸窒化層１６、ＨｆＳｉＯＮ膜１８ａからなるゲート絶縁膜１３が形成される（図５３（ｅ））。

次に、酸化ガスとしてＮ_２Ｏを用いることの効果について説明する。図５４に、Ｎ_２Ｏを用いて酸化した場合とＯ_２を用いて酸化した場合の、シリコン基板１２上に形成された、シリコン酸窒化層１５、シリコン窒化膜１４、シリコン酸窒化層１６、ＨｆＳｉＯＮ膜１８ａからなるゲート絶縁膜１３をそれぞれ有するＭＯＳＦＥＴを作製し、そのゲート電圧Ｖｇを１．０Ｖ、１．５Ｖ、２．０Ｖ、２．５Ｖとした場合のそれぞれのＩｄ−Ｖｄ特性について示す。膜中の平均酸素量、および界面の酸素濃度は全て同じとなるように作製した。図５４からわかるように、膜中の平均酸素濃度、界面の酸素濃度が同じであるにも関わらず、Ｉｄ−Ｖｄ特性はＮ_２Ｏを用いて酸化した場合において高くなっていることがわかる。これは、より効率的にキャリアの輸送が行われることを意味し、スイッチング特性に優れた高品質なゲート絶縁膜とＳｉとの積層構造が形成されたことを意味する。これは次の理由による。

第３実施形態で示したように、Ｎ_２Ｏを用いて酸化することによって効率的に界面を酸化することができる。したがって、膜中の平均酸素量が同じであったとしても（つまり、同じ誘電率であったとしても）、Ｎ_２Ｏを用いることによってより効率的に界面の酸素濃度を高めることができる。界面の酸素量を効率的に高められる特性は、ＳｉＯＮ膜上にＨｆＳｉＯＮ膜に代表される金属酸化物を形成する際、「金属酸化物から脱離した酸素による界面酸化を防ぐ」という効果を生み出す。

一般的に、金属酸化物の形成温度はＳｉＯＮ膜の形成温度よりも低いため、脱離した酸素による界面の酸化は必然的に低い温度で行われることになりＰ_ｂセンターの増加を招くが、界面の酸素量が高い場合、それだけ脱離した酸素による酸化を抑えることになる。すなわち、Ｎ_２Ｏを用いた酸化は脱離した酸素による界面の酸化を防ぎ、Ｐ_ｂセンターの増加を抑え、移動度の低下を抑えることに繋がるのである。これによって、界面特性に優れたｈｉｇｈ−ｋ膜とＳｉＯＮ膜との積層構造のゲート絶縁膜を形成することが可能となる。すなわち、本実施形態によれば、絶縁膜を形成する際の界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることができる。

また、本実施形態のシリコン窒化膜１４は窒素が高濃度に凝集することで強い結合を有しているため、それ以上の窒化は起こりにくい。この特性を利用すれば、シリコン窒化膜は、例えば、結晶化を抑制させるためにＨｆＳｉＯ膜１８をプラズマ窒化およびアンモニア窒化した時における窒素がシリコン基板１２まで拡散するブロッキング膜としての効果も有している。

なお、第９実施形態の製造方法によって製造されたゲート絶縁膜１３は、第５実施形態のＦＧ型の不揮発性半導体メモリまたは第６実施形態のＭＯＮＯＳ型の不揮発性半導体メモリのトンネル絶縁膜、第７実施形態のＣＭＩＳＦＥＴまたは第８実施形態のＦｉｎ型の不揮発性半導体メモリのゲート絶縁膜として用いることができる。

なお金属酸化膜は、形成温度がＳｉＯＮ膜の形成温度よりも低い限りにおいては、ＨｆＳｉＯ膜に限らなくてもよい。例えば、形成温度が７００℃以下のＬａＡｌＯ_３、Ａｌ_２Ｏ_３、ＣｅＯ_２、Ｄｙ_２Ｏ_３、またはＹ_２Ｏ_３等や、形成温度が６００℃以下のＬａ_２Ｏ_３等や、形成温度が５００℃以下のＰｒ_２Ｏ_３、ＳｒＴｉＯ_３、またはＢａＴｉＯ_３等を金属酸化膜として用いることができる。

Ｓｉ−Ｈ結合の電荷分布を示す図 Ｐ_ｂ０センターに起因するＳｉ−Ｈ結合密度と駆動力（Ｇｍ）との関係を示す図。 Ｐ_ｂ１センターに起因するＳｉ−Ｈ結合密度としきい値電圧のシフト量との関係を示す図。 第１実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第１実施形態の製造方法によって製造される半導体装置の断面図。 窒化ガスをＮ_２ガスで希釈することによって作成したシリコン窒化膜の、Ｎ_２ガス希釈比に対する表面粗さの変化を示す図。 窒化ガスをＮ_２ガスで希釈することによって作成したシリコン窒化膜の結合状態を示す特性図。 Ｎ_２希釈比に対する酸化前と酸化後の表面粗さの変化を示す図。 Ｎ_２希釈比に対するフラットバンド電圧のシフト量ΔＶ_ｆｂの変化を示す特性図。 Ｎ_２希釈比に対するシリコン窒化膜の屈折率の変化を示す図。 シリコン窒化膜の、Ｎ_２希釈比に対する屈折率の変化を示す図。 シリコン窒化膜の耐酸化性が高い場合は屈折率が高いことを説明する図。 全圧と希釈比を変えた場合のシリコン窒化膜の屈折率の変化を等高線で示す図。 第２実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 シリコン窒化膜を成膜する際に、窒化ガスをＮ_２ガスとヘリウム（Ｈｅ）ガスで希釈した場合の、フラットバンド電圧のシフト量ΔＶ_ｆｂの変化を示す図。 シリコン窒化膜を成膜する際に、窒化ガスをＮ_２ガスとＨｅガスで希釈した場合の界面準位密度の変化を示す図。 シリコン窒化膜を成膜する際に、Ｎ_２ガスとＨｅガスで希釈した場合の、リーク電流の低減特性を示す図。 第３実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第３実施形態による半導体装置の製造方法に製造工程を示す断面図。 Ｎ_２Ｏを用いて酸化する場合とＯ_２を用いて酸化する場合に作成されるシリコン酸窒化膜それぞれの膜中の酸素分布を示す図。 界面の酸素濃度と界面のＰ_ｂ０センターの密度との関係を示す図。 第４実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 酸化ガスをＮ_２ガスで希釈した場合と希釈しない場合に作成されるシリコン酸窒化膜それぞれの膜中の酸素分布を示す図。 酸化ガスＮ_２Ｏの分圧に対するしきい値電圧のシフト量を示す図。 ８５０℃と９５０℃で酸化したときのシリコン酸窒化膜それぞれの膜中の酸素分布を示す図。 Ｎ_２Ｏガスを用いた酸化温度と、ｐＭＯＳトランジスタのフラットバンド電圧のシフト量との関係を示す図。 酸化ガスをＮ_２ガスで希釈した場合と希釈しない場合ｐＭＯＳトランジスタのシフトバンド電圧のシフト量ΔＶ_ｆｂを示す図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 第５実施形態による半導体装置の製造方法の製造工程を示す断面図。 酸化条件の違いによるＳＩＬＣ特性の差を説明する図。 酸化条件の違いによるＰｂ１センター起因のＳｉ−Ｈ結合の面密度を示す図。 ＳＩＬＣ特性の変化によるメモリセルの電荷保持特性を示す図。 第６実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＭＯＮＯＳ型不揮発性メモリの製造工程を示す断面図。 第６実施形態によるＭＯＮＯＳ型不揮発性メモリの効果を説明する図。 第７実施形態によるＭＩＳＦＥＴの製造工程を示す断面図。 第７実施形態によるＭＩＳＦＥＴの製造工程を示す断面図。 第７実施形態によるＭＩＳＦＥＴの製造工程を示す断面図。 第７実施形態によるＭＩＳＦＥＴの効果を説明する図。 第８実施形態によるＦｉｎ型不揮発性半導体メモリのメモリセルの斜視図。 第８実施形態に係るメモリセルの製造工程を示す断面図。 第８実施形態に係るメモリセルの製造工程を示す断面図。 第９実施形態による半導体装置の製造方法の製造工程を示すフローチャート。 第９実施形態の製造方法の製造工程を示す断面図。 第９実施形態の製造方法の効果を説明する図。 Ｎ_２Ｏを用いて酸化する場合とＯ_２を用いて酸化する場合に作成されるシリコン酸窒化膜それぞれの膜中の酸素分布を示す図。

符号の説明

２ シリコン基板
４ シリコン窒化膜
１２ シリコン基板
１３ シリコン酸窒化膜
１４ シリコン窒化膜
１５ シリコン酸窒化層
１６ シリコン酸窒化層
１８ ＨｆＳｉＯ膜
１８ａ ＨｆＳｉＯＮ膜
３２ シリコン基板
３４ａ シリコン窒化膜
３４ｂ シリコン酸窒化層
３４ｃ シリコン酸窒化層
３６ 多結晶シリコン膜
３７ マスク材
３８ 素子分離溝
３９ 素子分離用のシリコン酸化膜
４０ 多結晶シリコン膜の側面
４１ 電極間絶縁膜
４２ 導電層
４３ マスク材
４４ ワード線方向のスリット部
４５ シリコン酸化膜
４７ ソース・ドレイン領域
４９ 層間絶縁膜

Claims (11)

1. 半導体基板の表面を窒化する第１窒化ガスと、前記半導体基板と実質的に反応しない第１希釈ガスとを含み、前記第１希釈ガスの分圧と前記第１窒化ガスの分圧の和と、前記第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である第１雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程と、
   表面に前記窒化膜が形成された前記半導体基板を、酸素原子の結合エネルギーが１ｅＶ〜４ｅＶの範囲の酸化ガスと、前記半導体基板と実質的に反応しない第２希釈ガスとを含む第２雰囲気中に置き、前記半導体基板と前記窒化膜との間に第１酸窒化層を形成するとともに前記窒化膜の表面に第２酸窒化層を形成する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 前記酸化ガスは、Ｎ_２Ｏ、Ｏ₃、ＮＯ_２、ＮＯ_３ ⁻、Ｏ_２ラジカルのいずれかであることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記酸化ガスの分圧は、１Ｔｏｒｒ以下であることを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記第２希釈ガスはＮ_２ガスであることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記第１および第２酸窒化層を形成する工程は、７５０℃以上９００℃以下であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
6. 前記第１酸窒化層には６６ａｔ．％の酸素が存在する層が含まれることを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
7. 前記第２酸窒化層上に金属酸化膜を形成する工程を備えたことを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。
8. 前記第１酸窒化層、前記窒化膜、および前記第２酸窒化層の積層構造を有する絶縁膜は、フローティングゲート型の不揮発性メモリのトンネル絶縁膜であることを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
9. 前記第１酸窒化層、前記窒化膜、および前記第２酸窒化層の積層構造を有する絶縁膜は、ＭＯＮＯＳ型の不揮発性メモリのトンネル絶縁膜であることを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
10. 前記第１酸窒化層、前記窒化膜、および前記第２酸窒化層の積層構造を有する絶縁膜は、ＭＩＳＦＥＴのゲート絶縁膜であることを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
11. 前記第１酸窒化層、前記窒化膜、および前記第２酸窒化層の積層構造を有する絶縁膜は、Ｆｉｎ型の不揮発性メモリのトンネル絶縁膜であることを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。

Images