本発明に係る撮像装置の具体的な第1実施形態および実施例を、添付図面を参照して説明する。以下の説明および図面において、複数の図面に渡って共通の構成に共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図1〜図10を参照して、本発明の第1実施形態による撮像装置の構成およびその製造方法について説明する。図1(a)は、本発明の第1実施形態における撮像装置1000の構成例を示す図である。撮像装置1000は、複数の画素10が配された画素領域1と、画素10から出力された信号の処理などを行う周辺回路が配された周辺回路領域2と、を備える。画素領域1と周辺回路領域2とは、同じ基板100に形成される。基板100は、例えばシリコンなどの半導体基板である。図1(a)において、一点鎖線で囲まれた領域が画素領域1であり、一点鎖線と二点鎖線との間の領域が周辺回路領域2である。周辺回路領域2は、画素領域1の周囲に位置するとも言え、画素領域1と基板100の縁との間に位置するとも言える。図1(a)に示す画素領域1は、複数の画素10が2次元アレイ状に配されたエリアセンサの例を示す。これに代えて、画素領域1は、複数の画素10が1次元方向に配されたリニアセンサであってもよい。
図1(b)は、画素領域1に配される個々の画素10の回路構成例を示す図である。画素10は、光電変換部11、転送素子12、容量素子13、増幅素子15、リセット素子16、および、選択素子17を含む。光電変換部11は、入射した光を電気信号に変換する。本実施形態において、基板100に形成されたフォトダイオードが光電変換部11として用いられる。
増幅素子15、リセット素子16、および、選択素子17として、それぞれ基板100に形成されたトランジスタが用いられる。本明細書において、画素10に配される各トランジスタを画素トランジスタと呼ぶ。画素トランジスタとして、絶縁ゲート型電界効果トランジスタ(Metal-Insulator-Semiconductor Field-Effect Transistor:MISFET)が用いられうる。例えば、MISFETのうちゲート絶縁膜に酸化シリコンを用いたMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いてもよい。しかし、ゲート絶縁膜はこれに限られることはなく、例えば、窒化シリコンであってもよい。また例えば、ゲート絶縁膜は、酸化ハフニウムなどのいわゆる高誘電率ゲート絶縁膜であってもよい。また、ゲート絶縁膜は、これらを積層してもよいし、例えば酸窒化シリコンのように化合物であってもよい。
転送素子12はMOS型ゲート構造を有する。このため、転送素子12をゲート、光電変換部11をソース、容量素子13をドレインとした場合、この構造をトランジスタとみなすことができる。このため、光電変換部11、転送素子12、および、容量素子13は、画素トランジスタと呼ばれうる。
転送素子12は、光電変換部11で生じた信号電荷を容量素子13に転送する。容量素子13は、その容量と信号電荷の量に応じた電圧をノード14に生じさせる電荷電圧変換素子として機能する。増幅素子15のゲートは、ノード14を介して容量素子13に接続される。また、増幅素子15のドレインは電源線21に接続され、増幅素子15のソースは、選択素子17を介して出力線22に接続される。容量素子13および増幅素子15のゲートは、リセット素子16を介して電源線21に接続される、リセット素子16をオン動作させることによって、ノード14の電位が、電源線21の電位に応じた電位にリセットされる。また、選択素子17をオン動作させることによって、ノード14の電位に応じた信号が、増幅素子15から出力線22に出力される。画素10の構成は、図1(b)に示される構成に限られることはなく、入射した光に応じて光電変換部11で生成される電気信号を周辺回路領域2に出力できればよい。
本実施形態において、画素トランジスタに、チャネル(反転層)がn型のMOSFET(nMOSFET)をそれぞれ用いるが、チャネルがp型のpMOSFETが含まれてもよい。また、画素トランジスタにMISFET以外のトランジスタが含まれていてもよい。例えば、増幅素子15が、接合型電界効果トランジスタ(Junction FET:JFET)であってもよいし、バイポーラトランジスタであってもよい。
本明細書の以下の説明において、画素領域1において信号電荷として取り扱う電荷を多数キャリアとする導電型と一致する導電型を第1導電型、また、信号電荷として取り扱う電荷を少数キャリアとする導電型に一致する導電型を第2導電型と呼ぶ。例えば、信号電荷として電子を用いる場合、n型が第1導電型、p型が第2導電型となる。
再び図1(a)に戻り、周辺回路領域2について説明する。周辺回路領域2には、画素10で生成された電気信号を処理するための信号処理ユニット40が配される。また、周辺回路領域2には、信号処理ユニット40で処理された信号を撮像装置1000の外部に出力するための出力ユニット50や、複数の画素10が配された画素領域1や信号処理ユニット40を制御するための制御ユニット60を含む。信号処理ユニット40、出力ユニット50、および、制御ユニット60は、周辺回路と呼ばれうる。
本実施形態において、信号処理ユニット40は、複数の列アンプを有する増幅回路41、複数のADコンバータを有する変換回路42、および、変換回路42からの出力を選択して出力ユニット50に出力するための水平走査回路43を含む。信号処理ユニット40は、相関二重サンプリング(CDS)処理や、パラレル−シリアル変換処理、アナログ−デジタル変換処理などを行いうる。出力ユニット50は、電極パッドや保護回路を含む。制御ユニット60は、垂直走査回路61やタイミング生成回路62を含む。周辺回路領域2の構成は、これに限られることはなく、画素領域1のそれぞれの画素10で生成された電気信号を適宜処理し、撮像装置1000の外部に出力できればよい。
周辺回路は、複数のトランジスタ、例えば画素トランジスタと同様にMISFETなどを用いて構成することができ、nMOSFETとpMOSFETとを含む相補型MOS(Complementary MOS:CMOS)回路で構成されうる。本明細書において、周辺回路を構成するトランジスタを周辺トランジスタと呼び、導電型を特定する場合は周辺nMOSFET、周辺pMOSFETと呼ぶ。また、周辺回路には、トランジスタやダイオードのような能動素子だけでなく、抵抗素子や容量素子などの受動素子が含まれてもよい。
次に、図2を用いて本実施形態の撮像装置1000の構造について説明する。図2(a)、(b)は、それぞれ、画素領域1および周辺回路領域2の一部を示す平面図および断面図である。
図2(a)において、領域101は光電変換部11、領域103は容量素子13および電荷を検出するためのノード14、領域106はリセット素子16のドレイン領域にそれぞれ相当する。領域104は増幅素子15のソース領域、領域105は増幅素子15のドレイン領域、領域107は選択素子17のソースにそれぞれ相当する。また、領域103はリセット素子16のソースを兼ね、領域104は選択素子17のドレイン領域を兼ねる。ゲート電極111は転送素子12のゲート、ゲート電極120はリセット素子16のゲート、ゲート電極112は増幅素子15のゲート、ゲート電極131は選択素子17のゲートにそれぞれ相当する。領域108、109は、それぞれ、周辺nMOSFET又は周辺pMOSFETのソース・ドレイン領域に相当する。また、ゲート電極121、122は、周辺nMOSFET又は周辺pMOSFETのゲートに相当する。本実施形態において、それぞれのゲート電極は、ポリシリコン(多結晶シリコン)によって構成される。また、本実施形態において、ゲート電極121およびゲート電極122は、一体で形成されるが、それぞれ独立して形成されてもよい。それぞれのゲート電極、ソース・ドレイン領域に相当する領域103〜109は、コンタクトホール301、302、303、304に埋め込まれた導電部材311、312、313、314を介して配線(不図示)に接続される。
図2(a)において、画素領域1には、画素10の基準コンタクト領域102が配されうる。基準コンタクト領域102は、配線(不図示)を介して画素10に、例えば接地電位などの基準電位を供給する。画素領域1に、複数の基準コンタクト領域102を配することによって、画素領域1において、基準電位がばらつくことを抑制し、撮像された画像にシェーディングが発生することを抑制することができる。
また、図2(a)において、周辺回路領域2には、抵抗素子110が配されうる。抵抗素子110は、基板100に形成された不純物領域であり、不純物領域の両端にコンタクトを設けることによって、不純物濃度、コンタクト間の距離および不純物領域の幅に応じた抵抗を得ることができる。本実施形態において、抵抗素子110の不純物領域は、第2導電型であるp型のウェルに形成された第1導電型であるn型の不純物領域である。これに代えて、抵抗素子110の不純物領域は、n型のウェルに形成されたp型の不純物領域であってもよい。また、n型の不純物領域によって構成される抵抗素子とp型の不純物領域によって構成される抵抗素子とが混在していてもよい。周辺回路領域2には、例えば、ポリシリコンによって構成されたMOS構造を有する容量素子や抵抗素子など、抵抗素子110以外の受動素子が配されてもよい。
本実施形態において、領域101、103や画素トランジスタのソース・ドレイン領域に相当する領域104、105、106、107、基準コンタクト領域102、周辺nMOSFETのソース・ドレイン領域に相当する領域108は、n型の不純物領域である。また、周辺pMOSFETのソース・ドレイン領域に相当する領域109は、p型の不純物領域である。
図2(b)は、図2(a)に示すA−B線における断面図を示す。基板100は、上述のようにシリコンなどの半導体基板である。基板100は、素子分離領域99によって複数の活性領域に区分される。素子分離領域99は、シャロートレンチアイソレーション(STI)法や選択酸化(LOCOS)法などによって形成された素子分離用の絶縁物によって構成されうる。それぞれの活性領域に不純物領域が形成され、それぞれの不純物領域が半導体素子を構成する。このため、素子分離領域として、pn接合分離をするための不純物領域(例えばp型の不純物領域)を設けてもよい。
基板100の活性領域には、それぞれの素子の導電型に応じた導電型を有するウェルが配される。画素領域1にはp型のウェル118が、周辺回路領域2にはp型のウェル129およびn型のウェル130が、それぞれ配される。また、図2(a)に示す基準コンタクト領域102には、p型のウェル118よりも不純物濃度が高いp型の不純物領域が配される。基準コンタクト領域102に接続された配線から、基準コンタクト領域102を介してウェル118に基準電位が供給される。
次いで、図2(b)を用いて、画素領域1および周辺回路領域2の断面構造について説明する。図2(b)および後述する図7〜8において、説明のため、画素領域1と周辺回路領域2とを隣接させて示す。まず、画素領域1の断面構造について説明する。領域101には、光電変換部11を構成するn型の蓄積領域115が配される。蓄積領域115は、p型のウェル118とともにpn接合を構成し、光電変換部11のフォトダイオードとして機能する。蓄積領域115と基板100の表面との間には、光電変換部11を埋め込み型のフォトダイオードとするためのp型の表面領域119が配される。領域103には、容量素子13を構成する不純物領域116が配される。不純物領域116は、浮遊拡散領域となっている。増幅素子15、リセット素子16、および、選択素子17のソース・ドレイン領域として、それぞれn型の不純物領域117が配される。図2(b)には、増幅素子15の断面が示されているが、リセット素子16および選択素子17も、同様の構成を有しうる。
ゲート絶縁膜113、114および画素10の他の画素トランジスタなどの素子のゲート絶縁膜は、酸化シリコンを主たる材料とするが、プラズマ窒化法や熱酸窒化法によって微量(例えば、10%未満)の窒素を含む酸化シリコンでありうる。窒素を含有する酸化シリコンは、純粋な酸化シリコンと比較して高い誘電率を有するため、トランジスタの駆動能力が向上しうる。しかし、ゲート絶縁膜の構成はこれに限られることはなく、ゲート絶縁膜は、純粋な酸化シリコンであってもよいし、窒化シリコンであってもよい。また、上述のように酸化ハフニウムなどの高誘電率材料を用いてもよいし、これらの材料の化合物や積層膜であってもよい。ゲート絶縁膜113、114を介して基板100の上に配されたゲート電極111、112の上面は、酸化シリコンや窒化シリコンを含む絶縁層201、202によって覆われる。
画素領域1の上には、酸化シリコン層211および窒化シリコン層212を含む絶縁膜210が配される。酸化シリコン層211は、シリコンおよび酸素を含む絶縁層である。窒化シリコン層212は、シリコンおよび窒素だけでなく、塩素も含む絶縁層である。窒化シリコン層212は、酸素を更に含んでもよい。絶縁膜210は、絶縁層201、202を介してゲート電極111、112の上面を覆うとともに、絶縁層201、202を介さずにゲート電極111、112側面を覆う。つまり、窒化シリコン層212は、光電変換部11の上から増幅素子15の上に延在する。後述する窒化シリコン層212は、光電変換部11の特性向上だけでなく、増幅素子15の特性の向上にも有利に作用する。また、絶縁膜210は、図2(b)には示されないが、同様にゲート電極120、131の上面および側面を覆う。また、絶縁膜210は、光電変換部11を構成する領域101、それぞれの画素トランジスタのソース・ドレイン領域に相当する領域103〜107を覆う。この場合に、窒化シリコン層212のうち光電変換部11を構成する領域101を覆う部分の下面と基板100の表面との距離は、画素トランジスタのゲート電極の上面と基板100の表面との距離よりも小さくなる。窒化シリコン層212と基板100との間の距離が小さいほど、窒化シリコン層212の組成による影響が大きくなる。窒化シリコン層212と基板100との間の距離は、相対的には上述のようにゲート電極の上面との比較で規定できる。窒化シリコン層212と基板100との間の距離は、典型的には100nm未満であり、50nm未満であってもよい、25nm未満であってもよい。
絶縁膜210は、酸化シリコン層211と窒化シリコン層212との積層膜である。酸化シリコン層211と窒化シリコン層212とは互いに接する界面を有する。本実施形態において、酸化シリコン層211は、ゲート電極111、112、120、131の側面と接しているが、酸化シリコン層211とゲート電極111、112、120、131の側面との間に別の層が挟まっていてもよい。また、酸化シリコン層211は、光電変換部11を構成する領域101、および、それぞれの画素トランジスタのソース・ドレイン領域に相当する領域103〜107に接し、基板100との界面を構成しているが、間に別の層が介在していてもよい。
波長が633nmである光に対する屈折率が約1.4〜1.5の酸化シリコン層211と、同じ光に対する屈折率が約1.9〜2.1の窒化シリコン層212との積層膜である絶縁膜210が、光電変換部11を構成する領域101を覆う。これによって、絶縁膜210は、光電変換部11に入射する光の反射防止層として用いることができる。良好な反射防止特性を得るために、窒化シリコン層212の厚さは、酸化シリコン層211の厚さ以上であってもよい。さらに、窒化シリコン層212の厚さは、酸化シリコン層211の厚さよりも大きくてもよい。
絶縁膜210の上には、絶縁膜210を覆うように保護膜240が配される。保護膜240は、酸化シリコンや窒化シリコンなどの絶縁体の単層膜や積層膜でありうる。保護膜240の上には、保護膜240を覆うように酸化シリコン層221が配される。酸化シリコン層221の上には、酸化シリコン層221を覆うように絶縁膜230が配される。絶縁膜230は、例えばBPSG、BSG、PSGなどのケイ酸塩ガラスや酸化シリコンでありうる。絶縁膜230の上面は、下地の表面の凸凹を実質的に反映しない平坦面である。
絶縁膜230、酸化シリコン層221、保護膜240および絶縁膜210には、それぞれを貫通するコンタクトホール301、303が形成される。コンタクトホール301、303には、配線(不図示)と画素トランジスタとの間を電気的に接続するための導電部材311、313が配される。図2(a)に示す構成では、導電部材311は、それぞれ画素トランジスタのソース・ドレイン領域に相当する領域103〜107および基準コンタクト領域102に接続され、導電部材313は、ゲート電極111、112、120、131にそれぞれ接続される。導電部材311、313は、例えばタングステンなどの金属を主として構成されるコンタクトプラグである。
ここで、絶縁膜210の窒化シリコン層212に含まれる塩素の濃度およびシリコンの結合状態について説明する。本発明者らは、窒化シリコン層212に含まれる塩素の濃度に応じて撮像装置の特性が変化することを実験によって見出した。具体的に、塩素を含む窒化シリコン層212が領域101を覆うことによって、窒化シリコン層212に含まれる水素又は塩素で光電変換部11のダングリングボンドが終端され、撮像装置1000の暗電流を低下させることができる。窒化シリコン層212は、窒化シリコン層212が覆う増幅素子15に対してもトランジスタのチャネルの界面準位を低減するので、増幅素子15のノイズ特性を向上できる。
図3(a)を参照して、窒化シリコン層212の塩素濃度と、暗電流との関係を説明する。図3(a)の横軸は窒化シリコン層212の塩素濃度を示し、縦軸は暗電流の値を示す。縦軸の値は、塩素濃度が0atomic%である場合の暗電流の値が1となるように規格化されている。図3(a)から、窒化シリコン層212の塩素濃度が増加するにしたがって光電変換部11の暗電流が低下することがわかる。したがって、窒化シリコン層212に塩素を含めることによって、窒化シリコン層212に塩素を含めない場合と比較して、暗電流のレベルを低減できる。そこで、本実施形態において、窒化シリコン層212は塩素を含む。窒化シリコン層212に塩素が有意に含まれる場合の典型的な塩素濃度は0.1atomic%以上であり、より典型的には0.3atomic%以上である。窒化シリコン層212の塩素濃度は、1atomic%未満であってもよい。暗電流を低減する上では窒化シリコン層212の塩素濃度は、1atomic%以上であってもよいし、2atomic%以上であってもよいし、3atomic%以上であってもよい。また、窒化シリコン層212の塩素濃度が極端に高くなると、安定性や透過率が低下するため、窒化シリコン層212の塩素濃度は、10atomic%以下であってもよいし、6atomic%以下であってもよい。特に、塩素濃度を3atomic%よりも高くすると、波長450nmにおける入射光の光吸収係数(k値)が増大するため、塩素濃度は3atomic%以下であってもよい。
また、発明者らは、絶縁膜210の窒化シリコン層212に含まれるシリコンの結合状態によっても、撮像装置の特性が変化することを実験によって見出した。結合している窒素原子(N原子)の個数が1個、2個又は3個でありかつ酸素原子(O原子)と結合していないシリコン原子(Si原子)をSiNx結合と呼ぶ。窒化シリコン層212に含まれるシリコン原子のうち、SiNx結合の割合が大きくなると、窒化シリコン層212が有するダングリングボンドの割合が大きくなる。以下の説明では、領域101を覆う窒化シリコン層212は、チャージトラップ層として機能し、入射光によって生じた光電子を吸収する。光電子の吸収に起因して、窒化シリコン層212のうち光電変換部11へ向かう光を受光した領域が劣化し、その後の撮影で撮像装置1000の出力特性が変化する。
図3(b)は、窒化シリコン層212中のSiNx結合の割合と、光を当てる前後における暗出力の変化量との関係を説明する図である。図3(b)の横軸はSiNx結合の割合を示し、縦軸は光を当てた後の暗出力(電流値)から光を当てる前の暗出力(電流値)を引いた値を示す。縦軸の値はSiNx結合の割合が25%である場合の変化量が1になるように規格化されている。丸のプロットが赤色画素(すなわち、赤色光を検出する画素。他の色についても同様。)の暗出力の変化量、三角のプロットが緑色画素の暗出力の変化量、四角のプロットが青色画素の暗出力の変化量をそれぞれ示す。図3(b)から、SiNx結合の割合が20%以下の場合に、SiNx結合の割合が20%よりも大きい場合と比較して、暗出力の変化量が大幅に低減することがわかる。具体的に、SiNx結合の割合が25%である場合の暗電流の変化量を1とした場合に、SiNx結合の割合が0%以上で20%以下である場合に暗電流の変化量はほぼ0となる。そこで、本実施形態において、SiNx結合の割合を0%以上、20%以下とする。
シリコン原子の結合状態を計測するために、X線電子分光法(XPS:X-ray Photoelectron Spectroscopy)を用いることができる。XPSとは、軟X線照射により放出される光電子の運動エネルギー分布から試料表面の元素の種類・存在量・化学状態に関する知見を得る手法である。XPSにおいては、光電子の運動エネルギー分布を解析することによりX線を照射した試料表面の束縛エネルギーがわかり、元素固有である束縛エネルギーから試料表面の元素の同定が可能となる。
図4(a)は、異なる条件下で成膜した窒化シリコン膜(サンプル1とサンプル2)をXPS(ナロースキャンモード)によりSi2p軌道に関して解析した束縛エネルギーの強度分布を説明する図である。図4(a)の横軸は束縛エネルギーを示し、縦軸は強度を示す。図4(b)は、図4(a)の一部を拡大した図である。
サンプル1、サンプル2のそれぞれの束縛エネルギーのピーク位置を比較すると、サンプル1の束縛エネルギーのピーク位置は約101.55eVであり、サンプル2の束縛エネルギーのピーク位置は約101.65eVである。この結果からシリコン原子の結合状態を解析するため、窒化シリコン膜の場合には典型的に5種類のピークによって、ピーク分離を行う。具体的には、窒化シリコン膜の結合状態を分析するため、以下の5つのタイプについて最小二乗法でフィッティングを行い、面積比を比較する。図5は5つの結合タイプの主要例を表す図であり、中心のシリコン原子の結合手のみ図示している。結合タイプの例は、図5に図示されるものに限られない。
・第1結合タイプ:他のシリコン原子のみと結合しているシリコン原子。
束縛エネルギーのピーク位置は約99.4eVである。図5(a)は第1結合タイプの主要例を示す。この例では、シリコン原子の4つの手のそれぞれにシリコン原子が結合している。
・第2結合タイプ:結合している窒素原子の個数が1個、2個又は3個でありかつ酸素原子と結合していないシリコン原子(上述のSiNx結合)。
束縛エネルギーのピーク位置は約101.0eVである。図5(b)は第2結合タイプの主要例を示す。左側の例では、シリコン原子の3つの手のそれぞれにシリコン原子が結合し、残りの1つの手にシリコン原子、炭素原子、フッ素原子、塩素原子、水素原子又はダングリングボンドが結合している。中央の例では、シリコン原子の2つの手のそれぞれにシリコン原子が結合し、残りの2つの手のそれぞれにシリコン原子、炭素原子、フッ素原子、塩素原子、水素原子又はダングリングボンドが結合している。この残りの2つの手に接続されるものは同じであってもよいし、互いに異なっていてもよい。例えば、1つの手にシリコン原子が接続され、もう1つの手に炭素原子が接続されてもよい。以下に示す他の結合例についても同様である。右側の例では、シリコン原子の1つの手にシリコン原子が結合し、残りの3つの手のそれぞれにシリコン原子、炭素原子、フッ素原子、塩素原子、水素原子又はダングリングボンドが結合している。
・第3結合タイプ:4個の窒素原子と結合しているシリコン原子。
束縛エネルギーのピーク位置は約101.8eVである。図5(c)は第3結合タイプの主要例を示す。この例では、シリコン原子の4つの手のそれぞれに窒素原子が結合している。
・第4結合タイプ:少なくとも1個の酸素原子と少なくとも1個の窒素原子と結合しているシリコン原子。
束縛エネルギーのピーク位置は約102.7eVである。図5(d)は第4結合タイプの主要例を示す。この例では、シリコン原子の1つの手に窒素原子が結合し、別の1つの手に酸素原子が結合し、残りの2つの手のそれぞれにシリコン原子、炭素原子、フッ素原子、塩素原子、水素原子又はダングリングボンドが結合している。
・第5結合タイプ:4個の酸素原子と結合しているシリコン原子。
束縛エネルギーのピーク位置は約103.6eVである。図5(e)は第5結合タイプの主要例を示す。この例では、シリコン原子の4つの手のそれぞれに酸素原子が結合している。
図6において、凡例1〜凡例5が第1結合タイプ〜第5結合タイプをそれぞれ表す。これらのピーク位置の値は代表例であり、値が多少前後しても構わない。例えば、束縛エネルギーのピーク位置が100.5eVよりも高く101.4eVよりも低いシリコン原子を第2結合タイプとしてもよい。また、ピーク分離に用いる束縛エネルギーの数は、5つに限られない。窒化シリコン膜に存在が想定される他の結合がある場合には、当該他の結合に応じた束縛エネルギーをフィッティングに追加してもよい。結合状態と対応する束縛エネルギーとの関係は公知のものを用いてよい。本実施形態では、窒化シリコン層212に含まれるシリコン原子のうち、X線光電子分光法で測定した束縛エネルギーのピーク位置が100.5eVよりも高く101.4eVよりも低いシリコン原子の割合が20%以下であるようにする。これによって、SiNx結合の割合を20%以下にすることができ、暗電流の変化量をほぼ0にできる。
図6(a)はサンプル1に関して上述のフィッティング方法により導出した結果を示す。第2結合タイプのシリコン原子が全体の約24パーセントの面積比を占めていることがわかる。この結果により、サンプル1の窒化シリコン膜に含まれるシリコン原子のうち、SiNx結合の割合が約24%であるとわかる。図6(b)はサンプル2に関して上述のフィッティング方法により導出した結果である。互いに異なる束縛エネルギーのピーク位置を持つ複数の波形をフィッティングさせたときに、複数の波形の面積の合計に占める第2結合タイプのシリコン原子に対応する波形の割合が約16パーセントであることがわかる。この結果により、サンプル2の窒化シリコン膜に含まれるシリコン原子のうち、SiNx結合の割合が約16%であるとわかる。シリコン原子の結合状態を計測する方法としてXPSを説明したが、XPSに限られず同等の測定方法でシリコン原子の結合状態を計測してもよい。
次に、周辺回路領域2の断面構造について説明する。周辺nMOSFETのソース・ドレイン領域に相当する領域108には、n型の不純物領域125、n型の不純物領域126、シリサイド層134が配される。不純物領域125は、不純物領域126よりも不純物濃度が高い。シリサイド層134は、不純物領域125を覆う。周辺pMOSFETのソース・ドレイン領域に相当する領域109には、p型の不純物領域127、p型の不純物領域128、シリサイド層135が配される。不純物領域127は、不純物領域128よりも不純物濃度が高い。シリサイド層135は、不純物領域127を覆う。このように、周辺トランジスタは、高濃度の不純物領域125、127と、低濃度の不純物領域126、128によって低濃度不純物ドレイン(Lightly Doped Drain:LDD)構造を有する。
ゲート電極121、122は、ゲート絶縁膜123、124を介して基板100の上に配される。本実施形態において、ゲート絶縁膜は画素10の画素トランジスタと同様に、酸化シリコンを主たる材料とし、プラズマ窒化法や熱酸窒化法によって微量(例えば、10%未満)の窒素を含む酸化シリコンである。周辺トランジスタのゲート絶縁膜123、124の厚さは、画素トランジスタのゲート絶縁膜113、114の厚さ以下であってもよい。例えば、ゲート絶縁膜113、114の厚さが5.0nm以上かつ10nm以下であり、ゲート絶縁膜123、124の厚さが1.0nm以上かつ5.0nm以下であってもよい。画素トランジスタと周辺トランジスタとでゲート絶縁膜の厚さを異ならせることによって、画素トランジスタの耐圧向上と周辺トランジスタの駆動速度向上とを両立できる。ゲート電極121、122の上面には、ゲート電極121、122の一部を構成するシリサイド層132、133が配される。このように、周辺トランジスタは、シリサイド層132、133、134、135が形成されたサリサイド(Self ALIgned siliCIDE)構造を有することができる。シリサイド層を構成する金属成分として、チタン、ニッケル、コバルト、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナなどが用いられうる。
周辺トランジスタのゲート電極121、122の側面は、サイドウォール215に覆われる。サイドウォール215は、領域108、109の低濃度の不純物領域126、128も覆う。本実施形態において、サイドウォール215は、酸化シリコン層213と窒化シリコン層214とを含む積層構造となっている。酸化シリコン層213は、窒化シリコン層214とゲート電極121、122との間、および、窒化シリコン層214と領域108、109との間に位置する。酸化シリコン層213と窒化シリコン層214とは、互いに接する界面を有する。
周辺回路領域2の上には、酸化シリコン層221および窒化シリコン層222(第2窒化シリコン層)を含む絶縁膜220が配される。本実施形態において、絶縁膜220は、酸化シリコン層221と窒化シリコン層222との積層膜である。酸化シリコン層211と窒化シリコン層212とは互いに接する界面を有する。しかし、絶縁膜220は、窒化シリコン層222の単層膜であってもよい。酸化シリコン層221は、窒化シリコン層214と窒化シリコン層222との間に位置する。窒化シリコン層214と酸化シリコン層221とは、互いに接する界面を有する。つまり、サイドウォール215と絶縁膜220とは、互いに接する界面を有する。更に、絶縁膜220は、領域108、109のシリサイド層134、135を覆う。絶縁膜220と領域108、109のシリサイド層134、135とは、互いに接する界面を有する。本実施形態において、シリサイド層134、135が配されるが、シリサイド層134、135は配されなくてもよい。この場合、絶縁膜220は、高濃度の不純物領域125、127を覆う。絶縁膜220と高濃度の不純物領域125、127とは、互いに接する界面を有する。絶縁膜220の上には、画素領域1と同様に、絶縁膜230が配される。絶縁膜230、酸化シリコン層221および窒化シリコン層222を含む絶縁膜220には、それぞれを貫通するコンタクトホール302、304が形成される。コンタクトホール302、304には、配線(不図示)と周辺トランジスタのソース・ドレイン領域である領域108およびゲート電極121、122との間を電気的に接続する導電部材312、314が配される。導電部材312、314は、導電部材311、313と同様に、例えばタングステンなどの金属を主として構成されるコンタクトプラグである。
絶縁膜230の上には、導電部材311、312、313、314と接続される配線を含む配線パターン(不図示)が配される。配線パターンは、層間絶縁層を介して複数の配線パターンが層間絶縁膜を介して積層されうる。配線パターンは、アルミニウムや銅などの金属によって構成されうる。また、基板100の光を入射させる受光面の側には、カラーフィルタ(不図示)やマイクロレンズ(不図示)などが配されうる。これらの構成は、既存の技術を用いて形成できるため、ここでは説明を省略する。撮像装置1000は、例えばパッケージに収容され、このパッケージを組み込んだ機器や情報端末などの撮像システムを構築することができる。
次に、撮像装置1000の製造方法について図7〜図9を用いて説明する。図7〜図9は、撮像装置1000のそれぞれの製造過程での断面図である。まず、図7(a)に示すように、画素トランジスタおよび周辺トランジスタを形成する。画素トランジスタおよび周辺トランジスタを形成する工程では、基板100に、STI法やLOCOS法などを用いて素子分離領域99を形成する。基板100は、シリコンインゴットから切り出したシリコンウェーハでもよいし、シリコンウェーハの上に単結晶シリコン層をエピタキシャル成長させたウェーハでもよい。素子分離領域99を形成した後、第2導電型(p型)のウェル118、129および第1導電型(n型)のウェル130を形成する。
ウェル118、129、130の形成後、ゲート絶縁膜113、114、123、124を形成し、ゲート絶縁膜113、114、123、124の上にポリシリコンを成膜する。ゲート絶縁膜113、114、123、124は、画素領域1と周辺回路領域2とで、同時に形成してもよい。また、上述のように、画素領域1と周辺回路領域2とで、膜厚を異ならせるため、別々の工程を用いて形成してもよい。次いで、対応するトランジスタの導電型に合わせ、ポリシリコンのゲート電極となる各部分に、イオン注入法などを用いて不純物を注入する。不純物の注入後、ポリシリコンのゲート電極111、112、121、122となる各部分の上にハードマスクとなる絶縁層201、202、203、204を形成する。その後、絶縁層201、202、203、204をマスクとして開口部のポリシリコンのエッチングを行う。この工程によって、n型のゲート電極111、112、121およびp型のゲート電極122が形成される。
次に、n型の蓄積領域115およびp型の表面領域119を形成する。また、領域103の不純物領域116、画素トランジスタのソース・ドレイン領域となるシングルドレイン構造のn型の不純物領域117を形成する。更に、周辺トランジスタのLDD構造の低濃度のn型の不純物領域126およびp型の不純物領域128を形成する。画素10の不純物領域116、117を形成する際のドーズ量は、5×1012〜5×1014(ions/cm2)であってもよく、更に、1×1013〜1×1014(ions/cm2)であってもよい。また、LDD構造を構成する低濃度の不純物領域126、128を形成する際のドーズ量は、5×1012〜5×1014(ions/cm2)であってもよく、更に、1×1013〜1×1014(ions/cm2)であってもよい。このため、不純物領域116、117および不純物領域126の不純物の注入は、並行して行ってもよい。また、蓄積領域115、不純物領域116、117、126、128、および、表面領域119に不純物を注入する順番は、どのような順番で行ってもよい。
次いで、図7(b)に示すように、酸化シリコン層211および窒化シリコン層212を含む絶縁膜210を形成する。絶縁膜210は、ゲート電極111、112、121、122の上面および側面と、それぞれ画素トランジスタおよび周辺トランジスタのソース・ドレイン領域となる領域103、104、105、108、109と、領域101と、を覆う。ソース・ドレイン領域には、図7(a)に示す工程によって、不純物領域116、117、126、128がそれぞれ形成されており、絶縁膜210は不純物領域116、117、126、128を覆うことになる。
絶縁膜210は、酸化シリコン層211と窒化シリコン層212との積層膜であり、酸化シリコン層211と窒化シリコン層212とが、互いに接するように形成される。絶縁膜210を形成する工程は、酸化シリコン層211を形成する工程と窒化シリコン層212を形成する工程とを含む。上述のように、絶縁膜210は、反射防止層として用いるため光電変換部11となる少なくとも領域101を覆い、良好な反射防止特性を得るために、窒化シリコン層212の厚さは、酸化シリコン層211の厚さ以上であってもよい。例えば、酸化シリコン層211の厚さが5nm以上かつ20nm以下、窒化シリコン層212の厚さが20nm以上かつ100nm以下であってもよい。
本実施形態において、酸化シリコン層211および窒化シリコン層212は、化学気相成長(Chemical Vapor Deposition:CVD)法を用いて形成される。酸化シリコン層211は、例えばTEOSなどのソースガスを含むプロセスガスの圧力(成膜圧力)を20Pa以上かつ200Pa以下の範囲とした熱CVD法である減圧CVD(LPCVD)法を用いて形成される。このとき、成膜温度(基板温度)は、500℃以上かつ800℃以下の範囲であってもよい。ここでプロセスガスとは、少なくともソースガスを含み、必要に応じて添加されたキャリアガスを含む成膜チャンバ内のガス全体を意味する。キャリアガスには、ヘリウムやアルゴンなどの希ガスや窒素などが用いられうる。また、成膜圧力とは、成膜チャンバ内のプロセスガスの圧力(全圧)を意味する。
窒化シリコン層212は、例えばソースガスとしてアンモニア(NH3)とヘキサクロロジシラン(HCD)とを含むプロセスガスを用いてLPCVD法を用いて形成される。このとき、プロセスガスの圧力(成膜圧力)を20Pa以上かつ200Pa以下の範囲であり、成膜温度(基板温度)は、500℃以上かつ800℃以下の範囲であってもよい。アンモニアは窒素含有ガスの一例であり、他の窒素含有ガスが用いられてもよい。
上述したように、暗電流およびその出力変化の低減を実現するために、反射防止膜として用いる窒化シリコン層212が塩素を含み、窒化シリコン層212にシリコン原子のうちSiNx結合の割合が20%以下であるとよい。このような窒化シリコン層212の生成方法について以下に説明する。
図10は、窒化シリコン層212の生成に用いられるプロセスガスにおけるアンモニア(NH3)/ヘキサクロロジシラン(HCD)比と、窒化シリコン層212のSiNx結合の割合との関係を説明する図である。図10の横軸はプロセスガスにおけるアンモニア/ヘキサクロロジシラン比を示し、縦軸はSiNx結合の割合を示す。図10から読み取れるように、アンモニア/ヘキサクロロジシラン比が60以上の場合に、SiNx結合の割合が20%となる。したがって、窒化シリコン層212のSiNx結合を20%以下とするために、アンモニア(NH3)/ヘキサクロロジシラン(HCD)比を60以上とするとよい。この比の上限は規定されないが、例えば120未満であってもよい。アンモニア/ヘキサクロロジシラン比が60以上とするために、例えば以下のような成膜条件を採用することができる。
成膜温度:550〜650℃
HCD:10〜40sccm
NH3:1000〜3000sccm
成膜圧力:20〜30Pa
上述の例では窒素含有ガスとしてアンモニアを用いた。一般に、プロセスガスにおける窒素含有ガス/ヘキサクロロジシラン比が60以上であれば、SiNx結合の割合が20%となる。
プロセスガス中のHCDおよびNH3の流量を増減させることによって、SiNx結合の割合を変更可能である。また、HCDおよびNH3の流量を増減させる以外にも、酸素原子と結合するシリコン原子を増加させることで、SiNx結合の割合を減少させることが可能である。具体的に、窒化シリコン層212を形成するためのプロセスガスに、酸素含有ガスを更に含めてもよい。また、ヘキサクロロジシランを含むプロセスガスを用いてシリコン窒化膜を形成した後、酸素含有ガスを用いてこのシリコン窒化膜をアニール処理することによって、窒化シリコン層212を形成してもよい。このようなアニール処理によって、シリコン原子の割合を減少させることが可能である。
ここで、ヘキサクロロジシラン(HCD)およびアンモニア(NH3)をソースガスに含むプロセスガスを用いて形成された窒化シリコン層212には、シリコン、窒素、塩素に加えて、特許文献1に示されるように、多くの水素が含まれる。このため、窒化シリコン層212は、画素トランジスタのダングリングボンドを終端するための水素供給源となりうる。また、少なくとも窒化シリコン層212を形成した際、窒化シリコン層212の塩素の組成比は、シリコン、窒素および水素のそれぞれの組成比よりも低くてもよい。換言すれば、窒化シリコン層212の水素の組成比は、窒化シリコン層212の塩素の組成比よりも高くてよい。窒化シリコン層212の水素の組成比は、窒化シリコン層212のシリコンの組成比および窒素の組成比よりも高くてもよいし、低くてもよい。水素は軽元素であるため、窒化シリコン層212の水素は窒化シリコン層212の化学量論的組成の考慮に含めなくてよい。
絶縁膜210の形成後、周辺トランジスタのゲート電極121、122の側面にサイドウォール215を形成する。まず、図7(b)に示すように、絶縁膜210の上に例えばフォトレジストを用いてマスクパターン410を形成する。マスクパターン410は、画素領域1の光電変換部11となる領域101の少なくとも一部を覆うように形成される。マスクパターン410が、領域101の少なくとも一部を覆うことによって、SiNx結合の割合が20%以下であり塩素を含む窒化シリコン層212が、領域101の少なくとも一部の上に残存することになる。本実施形態において、マスクパターン410は、領域101、103、104、105を含む画素領域1を覆い、周辺回路領域2に開口部を有する。次いで、マスクパターン410の開口部の絶縁膜210をエッチング(エッチバック)する。エッチング後にマスクパターン410を除去することによって、図7(c)に示される周辺トランジスタのゲート電極121、122の側面を覆うサイドウォール215が形成される。サイドウォール215は、酸化シリコン層213および窒化シリコン層214(第3窒化シリコン層)の積層体でありうる。酸化シリコン層213は、絶縁膜210の酸化シリコン層211の一部であり、窒化シリコン層214は、絶縁膜210の窒化シリコン層212の一部である。このため、SiNx結合の割合および塩素濃度は、窒化シリコン層212と窒化シリコン層214とで互いに等しい。
このサイドウォール215を形成するエッチングにおいて、領域108のうち不純物領域125、127を形成する領域が露出する。また、このエッチング工程において、図2(a)に示す抵抗素子110が形成される領域が露出する。
サイドウォール215を形成するエッチングの間、マスクパターン410が領域101を覆うことによって、絶縁膜210の領域101の上の部分が残存する。これによって、光電変換部11へのエッチングの際のダメージが抑制され、光電変換部11で生じるノイズを低減することができる。また、マスクパターン410がゲート電極111、112や領域103、104を覆うことで、画素トランジスタのチャネル領域141、142やソース・ドレイン領域の上に配された絶縁膜210が残存する。これによって、画素トランジスタへのエッチングの際のダメージが抑制され、それぞれの画素トランジスタで生じるノイズを低減することができる。
サイドウォール215を形成するエッチングにおいて、領域108のうち不純物領域125、127を形成する領域が露出させた後、サイドウォール215の側面に沿って自己整合された高濃度の不純物領域125、127を形成する。画素領域1および周辺pMOSFETを覆うマスクパターンを形成し、当該マスクパターン、ゲート電極121およびサイドウォール215をマスクとして、イオン注入法などを用いてn型の不純物を注入する。これによって、周辺nMOSFETの不純物領域125が形成される。また、画素領域1および周辺nMOSFETを覆うマスクパターンを形成し、当該マスクパターン、ゲート電極122およびサイドウォール215をマスクとして、イオン注入法などを用いてp型の不純物を注入する。これによって、周辺pMOSFETの不純物領域127が形成される。不純物領域125および不純物領域127を形成する順序は任意である。LDD構造を構成する高濃度の不純物領域125、127を形成する際のドーズ量は、5×1014〜5×1016(ions/cm2)であってもよく、更に、1×1015〜1×1016(ions/cm2)であってもよい。不純物領域125、127を形成する際のドーズ量は、上述の不純物領域126、128を形成する際のドーズ量よりも高い。結果として、不純物領域125、127の不純物濃度は、不純物領域126、128の不純物濃度よりも高くなる。
不純物領域125および不純物領域127の少なくとも一方を形成する際、抵抗素子110を形成するための領域に、同時に不純物が注入されてもよい。これによって、拡散抵抗としての抵抗素子110が形成される。不純物領域126、128を形成する際のドーズ量では不純物濃度が低く、抵抗素子110の抵抗値を実用的な範囲まで低くできない可能性がある。一方、不純物領域125、127を形成する際のドーズ量は、実用的な抵抗値の抵抗素子110の不純物領域を形成しうる。そこで、サイドウォール215を形成するエッチングの際に抵抗素子110を形成する領域を露出させ、不純物領域125または不純物領域127への不純物の注入と同時に抵抗素子110の不純物領域を形成する。
周辺トランジスタのLDD構造を形成した後、図8(a)に示すように、画素領域1および周辺回路領域2を覆うように保護膜240を形成する。保護膜240は、例えば酸化シリコンなどを用い、厚さは30nm以上かつ130nm以下程度である。保護膜240の形成後、フォトレジストなどを用いて画素領域1を覆うマスクパターン420を形成する。マスクパターン420の形成後、マスクパターン420の開口部分の保護膜240をエッチングする。このエッチングによって、保護膜240のうち領域108、109の上に位置する部分およびゲート電極121、122の上に位置する部分が除去される。このとき、保護膜240のうち画素領域1の上に位置する部分および抵抗素子110の上に位置する部分は残存させる。保護膜240のエッチングに続いて、ゲート電極121、122の上面を覆う絶縁層203、204を除去する。絶縁層203、204のエッチングは、保護膜240のエッチングと同時に行ってもよいし、別々に行ってもよい。保護膜240および絶縁層203、204のエッチングの後、マスクパターン420は除去される。
次いで、図8(b)に示すように、基板100を覆うようにスパッタ法やCVD法などを用いて金属膜250を形成する。金属膜250は、領域108、109およびゲート電極121、122の上面に接するように形成され、領域108、109およびゲート電極121、122の上面をシリサイド化する金属を含む。また、金属膜250は、シリサイド化しない画素領域1や抵抗素子110の上では、保護膜240と接する。金属膜250は、シリサイド化のための金属と、その金属の酸化を抑制するための金属化合物との積層構造であってもよい。例えば、金属膜250は、コバルトとコバルトの酸化を抑制するための窒化チタンとの積層膜であってもよい。
金属膜250の形成後、基板100を500℃程度に加熱することによって、金属膜250と金属膜250と接する領域108、109およびゲート電極121、122とを反応させる。これによって、モノシリサイド状態のシリサイド層132、133、134、135が形成される。その後、保護膜240やサイドウォール215の上に位置する未反応の金属膜250を除去する。また、金属膜250に金属の酸化を抑制するための金属化合物の層を形成した場合、この金属化合物の層も除去する。未反応の金属膜250を除去した後、1度目のシリサイド化で用いた温度よりも高い800℃程度に基板100を加熱し、シリサイド層132、133、134、135をモノシリサイド状態からダイシリサイド状態に変化させる。本実施形態において、温度の異なる2度の加熱を行うが、1度の加熱でシリサイド層132、133、134、135を形成してもよい。シリサイド化の条件は、シリサイドを形成するための金属の種類などによって、適宜選択すればよい。
シリサイド化の工程において、保護膜240を残存させた画素領域1や抵抗素子110では、金属膜250と基板100やゲート電極とが接しないため、シリサイド層が形成されない。保護膜240は、このようにシリサイドブロックとして機能する。シリサイド層は、画素領域1においてノイズの原因となりうるため、画素領域1はシリサイド化の際に保護膜240によって覆われる。特に、光電変換部11となる領域101、電荷を検出するためのノード14となる領域103、増幅素子15のソース・ドレイン領域となる領域104、105をシリサイド化しない。また、抵抗素子110においても、抵抗値が小さくなりすぎる可能性があるため、保護膜240によって保護する。シリサイド層132、133、134、135を形成した後、保護膜240を除去してもよい。また、画素領域1への不要なダメージを避けるため、保護膜240を除去しなくてもよい。本実施形態において、図8(c)に示すように保護膜240を残存させる。
シリサイド層132、133、134、135の形成後、図9(a)に示すように、酸化シリコン層221および窒化シリコン層222を含む絶縁膜220を形成する。絶縁膜220は、ゲート電極111、112、121、122の上面と、サイドウォール215と、それぞれ画素トランジスタおよび周辺トランジスタのソース・ドレイン領域となる領域103、104、105、108、109と、領域101と、を覆う。
絶縁膜220は、酸化シリコン層221と窒化シリコン層222との積層膜である。酸化シリコン層221と窒化シリコン層222とは、互いに接するように形成される。絶縁膜220を形成する工程は、酸化シリコン層221を形成する工程と窒化シリコン層222を形成する工程とを含む。窒化シリコン層222の厚さは、酸化シリコン層221の厚さ以上であってもよい。窒化シリコン層222の厚さが、酸化シリコン層221の厚さの2倍以上であってもよい。例えば、酸化シリコン層211の厚さが10nm以上かつ30nm以下、窒化シリコン層212の厚さが20nm以上かつ100nm以下であってもよい。
酸化シリコン層211は、例えばTEOSなどのソースガスを含むプロセスガスの圧力(成膜圧力)を200Pa以上かつ600Pa以下の範囲とした熱CVD法である準常圧CVD(SA−CVD)法を用いて形成される。このとき、成膜温度(基板温度)は、400℃以上かつ500℃以下の範囲であってもよい。このように、酸化シリコン層211と酸化シリコン層221とは、ともに熱CVD法を用いて形成されうる。
窒化シリコン層222は、例えばソースガスとしてアンモニア(NH3)とヘキサクロロジシラン(HCD)とを含むプロセスガスを用いてLPCVD法を用いて形成される。このとき、プロセスガスの圧力(成膜圧力)を20Pa以上かつ200Pa以下の範囲であり、成膜温度(基板温度)は、500℃以上かつ800℃以下の範囲であってもよい。
窒化シリコン層222は、周辺トランジスタに対して塩素を安定的に供給する塩素供給膜としても機能しうる。厚い窒化シリコン層222は、塩素を豊富に含むことができ、薄い酸化シリコン層221は、塩素を適切に透過させることができる。また、上述したようにヘキサクロロジシラン(HCD)およびアンモニア(NH3)をソースガスに含むプロセスガスを用いて形成された窒化シリコン層222は、多くの水素を含む。このため、ノイズ特性の優れた周辺トランジスタを形成することが可能となる。
絶縁膜220の形成後、図9(a)に示すように、絶縁膜220の周辺回路領域2に位置する部分を覆うように、フォトレジストなどを用いてマスクパターン430を形成する。次いで、マスクパターン430の開口部を介して、窒化シリコン層212の画素領域1に配された部分をエッチングによって除去する。窒化シリコン層212の除去される部分は、窒化シリコン層212のうち光電変換部11、転送素子12、容量素子13、増幅素子15、リセット素子16、および、選択素子17の上に位置する部分を含む。このとき、酸化シリコン層221は、画素領域1を覆う窒化シリコン層222をエッチングによって除去する際のエッチングストッパとして機能しうる。また、酸化シリコン層221は、画素領域1をエッチングによるダメージから保護する保護層としても機能しうる。画素領域1のうち少なくとも光電変換部11の上に配される窒化シリコン層222を除去する。
次に、画素領域1および周辺回路領域2を覆うように絶縁膜230を形成する。絶縁膜230は、例えば、高密度プラズマ(High Density Plasma:HPD)CVD法などのプラズマCVD法によって成膜された酸化シリコンの単層膜である。絶縁膜230は、BPSG膜、BSG膜、PSG膜などの任意の材料から形成可能である。また、単層膜に限らず複層膜であってもよい。
次いで、図9(b)に示されるように、絶縁膜230の表面を平坦化する。平坦化の手法としては、化学機械研磨(CMP)法や、リフロー法、エッチバック法などが用いられる。これらの手法を組み合わせて用いてもよい。平坦化前の絶縁膜230の厚さは、例えば、200nm以上かつ1700nm以下の範囲でありうる。本実施形態において、窒化シリコン層222の画素領域1の上に位置する部分が上述の工程によって除去されているため、絶縁膜230の下地の画素領域1と周辺回路領域2との高低差が小さい。このため、平坦化後の絶縁膜230の厚さを1000nm以下とすることができる。例えば、絶縁膜230の厚さは、450nm以上かつ850nm以下であってもよい。絶縁膜230の厚さを薄くすることによって、コンタクトプラグの抵抗の低減や感度の向上を図ることができる。ここで、平坦化後の絶縁膜230の厚さは、絶縁膜210および絶縁膜220の厚さよりも大きくてもよい。
絶縁膜230の平坦化後、画素トランジスタや周辺トランジスタと配線との間を電気的に接続するための導電部材311、312、313、314を形成する。まず、画素領域1において、絶縁膜230を覆うフォトレジストなどを用いたマスクパターンの開口部を介して、絶縁膜230を異方性ドライエッチングによって開口し、導電部材311を設けるためのコンタクトホール301を形成する。コンタクトホール301を形成する際、画素領域1において絶縁膜210の窒化シリコン層212をエッチングストッパとして用いてもよい。コンタクトホール301は、絶縁膜230、酸化シリコン層221、保護膜240、窒化シリコン層212および酸化シリコン層211を貫通して設けられる。コンタクトホール301は、容量素子13、増幅素子15、リセット素子16、選択素子17のそれぞれソース・ドレイン領域や基準コンタクト領域102を露出する。
コンタクトホール301の形成に並行して、容量素子13、増幅素子15、リセット素子16、選択素子17のそれぞれゲート電極を露出するコンタクトホール303を形成する。導電部材313を設けるためのコンタクトホール303は、絶縁膜230、酸化シリコン層221、保護膜240、窒化シリコン層212および酸化シリコン層211を貫通する。更に、導電部材313を設けるためのコンタクトホールは、絶縁層201、202も貫通する。コンタクトプラグの接触抵抗を低減するために、コンタクトホールを介して基板100の不純物領域およびゲート電極に不純物を注入してもよい。
コンタクトホール301の形成前に、上述したように画素領域1の上に位置する窒化シリコン層222は除去される。このため、エッチストッパとして用いる窒化シリコン層212よりも上の層に窒化シリコン層が存在しない。したがって、コンタクトホール301を形成する際、窒化シリコン層212以外の窒化シリコン層でコンタクトホール301の形成が妨げられることを抑制できる。
次いで、図9(c)に示すように、周辺回路領域2において、絶縁膜230を覆い、コンタクトホール302、304を形成する領域に開口部を有するマスクパターン440を用いて、絶縁膜230を異方性ドライエッチングによって開口する。これによって、導電部材312、314を設けるためのコンタクトホール302、304が形成される。コンタクトホール302を形成する際に、周辺回路領域2において絶縁膜220の窒化シリコン層222をエッチングストッパとして用いることができる。コンタクトホール302、304は絶縁膜230、窒化シリコン層222、および、酸化シリコン層221を貫通して設けられる。コンタクトホール302は、周辺トランジスタのソース・ドレイン領域となる領域108、109に位置するシリサイド層134、135を露出する。コンタクトホール302の形成に並行して、導電部材314を設けるためのゲート電極121、122のシリサイド層132、133を露出するコンタクトホール304を形成する。
コンタクトホール301、302、303、304の開口後、コンタクトホール301、302、303、304に金属などの導電体を充填することによって、コンタクトプラグとして機能する導電部材311、312、313、314が形成される。コンタクトホール301、302、303、304への導電部材の充填は、一括して行うことができる。
画素領域1にコンタクトホール301、303を形成し導電部材311、313を充填する工程と、周辺回路領域2にコンタクトホール302、304を形成し導電部材312、314を充填する工程と、を別々の工程としてもよい。コンタクトプラグを形成する工程を画素領域1と周辺回路領域2とで別々にすることによって、シリサイド層132、133、134、135に含まれる金属が、コンタクトホール301、303を介して画素領域1の不純物領域を汚染することを抑制できる。画素領域1と周辺回路領域2とのコンタクトホールの形成および導電部材の充填によってコンタクトプラグを形成する順序は、どちらが先であってもよい。
以上の工程によって、図2(a)、(b)に示す構造が得られる。その後、配線パターン、カラーフィルタ、マイクロレンズなどを形成し、撮像装置1000が完成する。また、周辺トランジスタが絶縁膜220で覆われた状態で、画素トランジスタおよび周辺トランジスタへの水素供給を促進させるための水素アニール処理を追加してもよい。水素アニール処理とは、水素雰囲気中にて基板100を加熱することによって、基板100の表面を水素終端することを意味する。水素アニール処理は、導電部材311、312、313、314の形成の後、さらに配線パターンを形成してから行ってもよい。
以上、本発明に係る第1実施形態を示したが、本発明はこれらの第1実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した第1実施形態は適宜変更、組み合わせが可能である。例えば、上述の第1実施形態では、半導体装置のうち撮像装置を例に挙げて本発明を説明した。しかし、本発明は、絶縁ゲート型電界効果トランジスタを備える半導体装置であれば、撮像装置に限らず、演算装置や記憶装置、制御装置、信号処理装置、検知装置、表示装置などに適用することができる。
以下、上述の第1実施形態に係る撮像装置の応用例として、撮像装置1000が組み込まれた機器について例示的に説明する。機器の概念には、撮影を主目的とする、カメラのような電子機器のみならず、撮影機能を補助的に備える機器、例えば、パーソナルコンピュータ、携帯端末などの電子機器や、自動車、船舶、航空機などの輸送機器も含まれる。本発明に係る実施形態の撮像装置1000を輸送機器に用いることによって、日光などの強い光に対して特性の変化を低減できる。よって、輸送機器の設計や製造、販売を行うに当たって、本発明の実施形態に係る撮像装置の搭載を採用することは、輸送機器の価値を高める上で有効である。撮像装置1000が組み込まれた機器は、上記の第1実施形態として例示された本発明に係る撮像装置1000と、撮像装置1000から出力される信号に基づく情報を処理する処理部とを含む。該処理部は、画像データであるデジタルデータを処理するプロセッサを含みうる。該プロセッサは、撮像装置1000の焦点検出機能を有する画素からの信号に基づいてデフォーカス量を計算し、これに基づいて撮像レンズの焦点調節を制御するための処理を行いうる。上記画像データを生成するA/D変換器は、基板100が備えることができる他、A/D変換器を備える基板を基板100に積層し、この積層体を撮像装置1000としてもよいし、A/D変換器を撮像装置1000とは別に設けることもできる。撮像装置1000が組み込まれた機器において、撮像装置1000から得られたデータを、機器が備える表示装置に表示したり、機器が備える記憶装置に記憶したりすることができる。また、撮像装置1000が組み込まれた機器において、撮像装置1000から得られたデータに基づいて、機器が備えるモーター等の機械装置を駆動することができる。
次に、図11を参照して、本発明の第2実施形態の製造方法について説明する。第2実施形態は、光電変換部11に入射する光を増やすために導波路を有する点で第1実施形態と相違し、他の点では第1実施形態と共通している。第2実施形態では、窒化シリコン層222を光電変換部11上に残し、窒化シリコン層223を導波路の形成のためのエッチングストップ膜として用いる。
絶縁膜220の形成後、絶縁膜220の画素領域1の一部と周辺回路領域2に位置する部分を覆うように、フォトレジストなどを用いてマスクパターンを形成する。次いで、マスクパターンの開口部を介して、窒化シリコン層212の画素領域1に配された部分をエッチングし除去する。画素領域1のうち少なくとも光電変換部11の上に配される窒化シリコン層223が形成される。
次いで、複数の層間絶縁膜231と、コンタクトプラグと、第1配線層315と、ビアプラグを含む第2配線層316とが形成される。複数の層間絶縁膜231は、例えば、酸化シリコン層と窒化シリコン層とを交互に積層して構成される。複数の層間絶縁膜231は、導波路のクラッドとして利用されうる。第1配線層315および第2配線層316は、例えば、銅を主成分とする材料によってダマシン法によって形成されうるが、例えば、アルミニウムなどの他の材料によって形成されてもよい。
次いで、複数の層間絶縁膜231に開口501が形成される。開口501は、例えば、複数の層間絶縁膜231の上に、光電変換部11に対応した領域に開口を有するマスクパターンを形成し、それをマスクとして複数の層間絶縁膜231をエッチングすることによって形成される。このエッチングは、例えば異方性エッチングである。具体的には、窒化シリコン層223が露出するまで、プラズマエッチング処理が複数の層間絶縁膜231に対して行われる。窒化シリコン層223は、エッチング時における光電変換部11へのプラズマダメージを低減するための膜であり、また、エッチングストップ膜としても機能する。
次いで、開口501に、クラッドとなる複数の層間絶縁膜231よりも屈折率の高い透明材料を充填し、これにより、光電変換部11に光を導くための導波路のコアとなる部分を形成する。ここでは、複数の層間絶縁膜231を構成する主な材料である酸化シリコンよりも屈折率の高い窒化シリコンを開口501に形成するが、酸化シリコンでもよい。具体的には、高密度プラズマCVD法(High Density Plasma−CVD法)によって窒化シリコンを全面に堆積し、これにより開口501に窒化シリコンを充填する。開口501の以外の部分に形成された窒化シリコンは、例えば化学機械研磨(Chemical Mechanical Polishing)あるいはプラズマエッチングによって除去されうる。その後、配線パターン、カラーフィルタ、マイクロレンズなどを形成し、撮像装置が完成する。