KR100608340B1 - 반도체소자의 게이트 형성방법 - Google Patents
반도체소자의 게이트 형성방법 Download PDFInfo
- Publication number
- KR100608340B1 KR100608340B1 KR1019990046339A KR19990046339A KR100608340B1 KR 100608340 B1 KR100608340 B1 KR 100608340B1 KR 1019990046339 A KR1019990046339 A KR 1019990046339A KR 19990046339 A KR19990046339 A KR 19990046339A KR 100608340 B1 KR100608340 B1 KR 100608340B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- semiconductor substrate
- forming
- polysilicon
- tungsten
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 23
- 239000010937 tungsten Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 12
- 238000007796 conventional method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 게이트 형성방법에 관한 것으로, 종래 반도체소자의 게이트 형성방법은 게이트를 형성하기 위하여 캡절연막, 텅스텐, 폴리실리콘을 식각하면서 게이트폴리가 손상을 입어 전류의 누설이 크고 핫캐리어 특성이 열화되며, 그 손상을 회복하기 위해 게이트 및 반도체기판을 산화하는 경우 텅스텐이 산화되는 문제가 있었다. 따라서, 본 발명은 반도체기판 상부에 차례로 게이트산화막, 폴리실리콘, 텅스텐, 캡절연막을 형성하고 식각하여 게이트를 형성하는 제 1공정과; 상기 형성한 게이트 및 반도체기판을 질소분위기에서 저온으로 열처리하여 텅스텐의 표면에 버퍼막을 형성하는 제 2공정과; 상기 게이트 및 반도체기판을 산화한 후 게이트를 마스크로 반도체기판 상에 저농도 이온을 주입하여 저농도영역을 형성하고, 게이트 및 반도체기판 상부전면에 질화막을 증착하고 식각하여 게이트 측면에 질화막측벽을 형성한 다음 이를 마스크로 반도체기판 상에 고농도 이온을 주입하여 소스/드레인영역을 형성하는 제 3공정으로 이루어지는 반도체소자의 게이트 형성방법을 통해 폴리실리콘을 산화시켜 식각에 의한 손상을 완화 하면서도 텅스텐은 산화되지 않도록하여 누설전류를 줄이고 핫캐리어 특성을 향상시킬 수 있는 효과가 있다.
Description
도 1은 종래 반도체소자의 게이트형성방법을 보인 수순단면도.
도 2는 본 발명의 일 실시예를 보인 수순단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10 : 반도체기판 20 : 게이트산화막
30 : 폴리실리콘 40 : 텅스텐
50 : 캡절연막 60 : 질화막측벽
70 : 저농도영역 80 : 소스/드레인영역
본 발명은 반도체소자의 게이트 형성방법에 관한 것으로, 특히 폴리실리콘과 텅스텐으로 이루어진 게이트를 가지는 구조에서 텅스텐의 산화는 억제하면서 폴리실리콘의 식각손상을 회복시켜 전류의 누설을 줄이고 핫케리어 특성을 향상시키기에 적당하도록 한 반도체소자의 게이트 형성방법에 관한 것이다.
종래 반도체소자의 게이트 형성방법을 도 1a 내지 도 1e의 수순단면도를 참고로 하여 설명하면 다음과 같다.
반도체기판(1) 상부에 게이트산화막(2)을 형성하는 제 1공정과; 상기 게이트산화막(2)의 상부에 차례로 폴리실리콘(3), 텅스텐(4), 캡절연막(5)을 형성하는 제 2공정과; 상기 형성된 캡절연막(5), 텅스텐(4), 폴리실리콘(3)을 식각하여 게이트를 형성하는 제 3공정과; 상기 형성한 게이트 및 반도체기판(1)을 산화한 후 게이트를 마스크로 반도체기판(1) 상에 저농도 이온을 주입하여 저농도영역(7)을 형성하거나, 상기 형성한 게이트를 마스크로 반도체기판(1) 상에 저농도 이온을 주입하여 저농도영역(7)을 형성하고, 게이트 및 반도체기판(1) 상부전면에 질화막을 증착하고 식각하여 게이트 측면에 질화막측벽(6)을 형성한 후 이를 마스크로 반도체기판(1) 상에 고농도 이온을 주입하여 소스/드레인영역(8)을 형성하는 제 4공정으로 이루어진다.
먼저, 도 1a에 도시한 바와같이 반도체기판(1) 상부에 게이트산화막(2)을 증 착하여 반도체기판(1)이 직접 폴리실리콘(3)과 접촉하는 것을 방지하며 후속공정에서 반도체기판(1)이 식각되는 것을 방지하는 버퍼막으로 사용한다.
그 다음, 도 1b에 도시한 바와같이 상기 형성한 게이트산화막(2)의 상부전면에 순차적으로 폴리실리콘(3), 텅스텐(4), 캡절연막(5)을 형성한다.
그 다음, 도 1c에 도시한 바와같이 상기 형성된 캡절연막(5), 텅스텐(4), 폴리실리콘(3)을 게이트가 형성될 수 있도록 식각한다.
이때, 상기 식각에 의해 게이트산화막(2) 및 폴리실리콘(3)에 손상된 부분(a)이 생기게 된다.
그 다음, 도 1d에 도시한 바와같이 상기 형성한 게이트를 마스크로 반도체기판(1) 상에 저농도 이온을 주입하여 저농도영역(7)을 형성하고, 게이트 및 반도체기판(1) 상부전면에 질화막을 증착하고 식각하여 게이트 측면에 질화막측벽(6)을 형성한 후 이를 마스크로 반도체기판(1) 상에 고농도 이온을 주입하여 소스/드레인영역(8)을 형성한다.
혹은, 도 1e에 도시한 바와같이 상기 형성한 게이트 및 반도체기판(1) 상부전면을 산화하여 손상된 폴리실리콘(3) 및 게이트산화막(2)을 회복한 후 게이트를 마스크로 반도체기판(1) 상에 저농도 이온을 주입하여 저농도영역(7)을 형성하고, 게이트 및 반도체기판(1) 상부전면에 질화막을 증착하고 식각하여 게이트 측면에 질화막측벽(6)을 형성한 후 이를 마스크로 반도체기판(1) 상에 고농도 이온을 주입하여 소스/드레인영역(8)을 형성한다.
그러나, 상기한 바와같은 종래 반도체소자의 게이트 형성방법은 게이트를 형성하기 위하여 캡절연막, 텅스텐, 폴리실리콘을 식각하면서 게이트폴리가 손상을 입어 전류의 누설이 크고 핫캐리어 특성이 열화되며, 그 손상을 회복하기 위해 게이트 및 반도체기판을 산화하는 경우 텅스텐이 산화되는 문제가 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 게이트 및 반도체기판을 저온열처리 후 산화 함으로써 누설전류를 줄이고 핫캐리어 특성을 향상시킬 수 있는 반도체소자의 게이트 형성방법을 제공하는데 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 반도체소자의 게이트 형성방법은 반도체기판 상부에 게이트산화막, 폴리실리콘, 텅스텐 및 캡절연막을 순차적으로 형성하고 식각하여 게이트를 형성하는 제 1공정과; 상기 게이트 및 반도체기판을 질소분위기에서 상기 폴리실리콘의 식각되어 노출된 측면이 질화되지 않도록 50℃에서 500℃사이의 저온으로 열처리하여 상기 텅스텐의 식각되어 노출된 측면을 질화시켜 버퍼막을 형성하는 제 2공정과; 상기 게이트를 이루는 폴리실리콘의 식각된 측면과 상기 반도체기판을 산화한 후 상기 게이트를 마스크로 반도체기판에 불순물을 저농도로 이온 주입하여 저농도영역을 형성하는 제 3공정과, 상기 반도체기판 상부 전면에 상기 게이트를 덮도록 질화막을 증착 및 식각하여 상기 게이트 측면에 질화막측벽을 형성한 다음 이를 마스크로 반도체기판에 불순물을 고농도로 이온 주입하여 소스 및 드레인영역을 형성하는 제 4공정을 포함한다.
상기한 바와같은 본 발명에 의한 반도체소자의 게이트 형성방법을 첨부한 도 2a 내지 도 2f의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와같이 반도체기판(10) 상부에 게이트산화막(20)을 증착하여 반도체기판(10)이 직접 폴리실리콘(30)과 접촉하는 것을 방지하며 후속공정에서 반도체기판(10)이 식각되는 것을 방지하는 버퍼막으로 사용한다.
그 다음, 도 2b에 도시한 바와같이 상기 형성한 게이트산화막(20)의 상부전면에 순차적으로 폴리실리콘(30), 텅스텐(40), 캡절연막(50)을 형성한다.
그 다음, 도 2c에 도시한 바와같이 상기 형성된 캡절연막(50), 텅스텐(40), 폴리실리콘(30)을 게이트가 형성될 수 있도록 식각한다.
이때, 상기 식각에 의해 게이트산화막(20) 및 폴리실리콘(30)에 손상된 부분(b)이 생긴다.
그 다음, 도 2d에 도시한 바와같이 상기 형성한 게이트 및 반도체기판(10)을 NH3의 분위기에서 140℃정도의 저온에서 열처리하여 게이트의 일부로 드러난 텅스텐(40)의 표면에 W2N을 형성하여 산화공정에서 산화를 방지하는 버퍼막으로 사용하며, 상기 열처리 온도는 50℃에서 500℃사이가 되도록한다.
한편, 상기 열처리 온도가 저온이기때문에 같이 열처리되는 폴리실리콘(30)은 질화되지 않는다.
그 다음, 도 1e에 도시한 바와같이 폴리실리콘(30) 및 게이트폴리(20)를 H2와 O2를 혼합한 가스로 산화 시켜 상기 식각에의해 손상된 부분(b)을 회복시킨다.
그 다음, 도 1f에 도시한 바와같이 상기 게이트를 마스크로 반도체기판(10) 상에 저농도 이온을 주입하여 저농도영역(70)을 형성하고, 게이트 및 반도체기판(10) 상부전면에 질화막을 증착하고 식각하여 게이트 측면에 질화막측벽(60)을 형성한 후 이를 마스크로 반도체기판(10) 상에 고농도 이온을 주입하여 소스/드레인영역(80)을 형성한다.
상기한 바와같은 본 발명에 의한 반도체소자의 게이트 형성방법은 식각으로 손상된 폴리실리콘을 산화하기에 앞서 텅스텐을 열처리하여 산화되지 않도록 그 표면에 버퍼막을 형성함으로써 폴리실리콘을 산화시켜 그 손상을 완화 하면서도 텅스텐은 산화되지않도록하여 누설전류를 줄이고 핫캐리어 특성을 향상시킬 수 있는 효과가 있다.
Claims (3)
- 반도체기판 상부에 게이트산화막, 폴리실리콘, 텅스텐 및 캡절연막을 순차적으로 형성하고 식각하여 게이트를 형성하는 제 1공정과;상기 게이트 및 반도체기판을 질소분위기에서 상기 폴리실리콘의 식각되어 노출된 측면이 질화되지 않도록 50℃에서 500℃사이의 저온으로 열처리하여 상기 텅스텐의 식각되어 노출된 측면을 질화시켜 버퍼막을 형성하는 제 2공정과;상기 게이트를 이루는 폴리실리콘의 식각된 측면과 상기 반도체기판을 산화한 후 상기 게이트를 마스크로 반도체기판에 불순물을 저농도로 이온 주입하여 저농도영역을 형성하는 제 3공정과,상기 반도체기판 상부 전면에 상기 게이트를 덮도록 질화막을 증착 및 식각하여 상기 게이트 측면에 질화막측벽을 형성한 다음 이를 마스크로 반도체기판에 불순물을 고농도로 이온 주입하여 소스 및 드레인영역을 형성하는 제 4공정으로 이루어지는 것을 특징으로하는 반도체소자의 게이트 형성방법.
- 제 1항에 있어서, 상기 제 2공정의 열처리에서 사용가스로 NH3를 사용하는 것을 특징으로하는 반도체소자의 게이트 형성방법.
- 제 1항에 있어서, 상기 제 3공정에서 산화를 진행함에 있어서 H2와 O2를 혼합하여 텅스텐은 산화되지 않도록하는 것을 특징으로하는 반도체소자의 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046339A KR100608340B1 (ko) | 1999-10-25 | 1999-10-25 | 반도체소자의 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046339A KR100608340B1 (ko) | 1999-10-25 | 1999-10-25 | 반도체소자의 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010038380A KR20010038380A (ko) | 2001-05-15 |
| KR100608340B1 true KR100608340B1 (ko) | 2006-08-09 |
Family
ID=19616739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990046339A KR100608340B1 (ko) | 1999-10-25 | 1999-10-25 | 반도체소자의 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100608340B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784109B1 (ko) * | 2006-10-31 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755055B1 (ko) * | 2001-12-15 | 2007-09-06 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980064366A (ko) * | 1996-12-19 | 1998-10-07 | 윌리엄비.켐플러 | 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 |
-
1999
- 1999-10-25 KR KR1019990046339A patent/KR100608340B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980064366A (ko) * | 1996-12-19 | 1998-10-07 | 윌리엄비.켐플러 | 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784109B1 (ko) * | 2006-10-31 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010038380A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6080682A (en) | Methodology for achieving dual gate oxide thicknesses | |
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
| KR100319620B1 (ko) | 반도체 소자의 격리구조 및 그 제조방법 | |
| KR100608340B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100444918B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| KR100244272B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100543209B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| US20020187651A1 (en) | Method for making a semiconductor device | |
| JPH0964362A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR100411304B1 (ko) | 동기식 디램 소자의 제조방법 | |
| US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100412147B1 (ko) | 반도체장치의 제조방법 | |
| KR100402105B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100313784B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR930009479B1 (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| KR0138125B1 (ko) | 트랜지스터의 게이트 유전막 형성 방법 | |
| KR100731143B1 (ko) | 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법 | |
| JPH10242461A (ja) | 半導体装置およびその製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |