KR19980064366A - 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 - Google Patents
텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 Download PDFInfo
- Publication number
- KR19980064366A KR19980064366A KR1019970070639A KR19970070639A KR19980064366A KR 19980064366 A KR19980064366 A KR 19980064366A KR 1019970070639 A KR1019970070639 A KR 1019970070639A KR 19970070639 A KR19970070639 A KR 19970070639A KR 19980064366 A KR19980064366 A KR 19980064366A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- region
- semiconductor device
- forming
- tungsten nitride
- Prior art date
Links
- 239000010937 tungsten Substances 0.000 title claims abstract description 96
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 96
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 60
- -1 tungsten nitride Chemical class 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012298 atmosphere Substances 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 텅스텐 질화물 측벽들(24)을 갖는 텅스텐 영역(20)을 포함한 반도체 장치를 제공한다. 이 반도체 장치는 반도체 기판(10) 상부에 형성된 텅스텐 영역(20)을 포함한다. 그리고, 텅스텐 질화물 측벽들(24)을 텅스텐 영역(20) 상에 형성한다. 이 텅스텐 질화물 측벽들(24)은 텅스텐 영역(20)의 측면용 장벽을 제공한다.
Description
본 발명은 일반적으로 반도체 장치의 제조 분야에 관한 것으로, 특히 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽들을 구비한 반도체 장치와 그 구성 방법에 관한 것이다.
텅스텐(W)은 제1 레벨 금속, 바이어스, 컨택 및 게이트 전극들과 같은 장치 특성들을 구성하기 위한 물질로서 집적 회로에 폭넓게 이용되고 있다. 텅스텐은 성장(grow)과 에칭을 용이하게 하는 높은 전자 이동 저항, 비교적 높은 열 안정도 및 낮은 전기 저항 때문에 이용된다. 그러나, 텅스텐은 실리콘(Si)과 알루미늄(Al)에 직접 접속될 때 이 실리콘(Si)과 알루미늄(Al)과 반응할 수 있다. 더우기, 텅스텐은 약 400℃ 이상의 온도에서 산소(O2)나 물(HO2)과 반응하여 텅스텐 산화물(WO3)을 형성한다. 텅스텐 산화물은 약 750℃ 이상의 온도에서 증발하기 시작한다. 이것은 공정 과정에서 문제를 야기하게 된다. 따라서, 때때로 텅스텐과 이 텅스텐에 인접한 재료들 사이에 반응이 일어나지 않도록 텅스텐 영역 상부와 하부에 확산 장벽(diffusion barrior)을 사용한다. 다른 재료들 중에서, 텅스텐 영역과 알루미늄 영역 사이와, 알루미늄과 실리콘 영역 사이에 확산 장벽을 형성하기 위해서는 텅스텐 질화물(WNX)이 이용될 수 있다. 장벽 재료로 티타늄 질화물(TiN)을 이용하는 유사한 구조들과 비교해 볼 때, 이 텅스텐 질화물은 보다 낮은 저항과 우수한 신뢰성을 제공한다.
본 발명에 따라서, 앞서 설명된 텅스텐 영역과 구성 방법에 관한 문제들과 단점들을 실질적으로 해소시키거나 감소시키는, 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체 장치와 그 구성 방법이 제공된다.
본 발명의 일 실시예에 따라서, 텅스텐 질화물 측벽들을 갖는 텅스텐 영역을 포함하는 반도체 장치가 제공된다. 이 반도체 장치는 반도체 기판 상부에 형성된 하부 장벽 영역을 포함하는데, 여기서 이 하부 장벽 영역은 텅스텐의 확산을 제한한다. 텅스텐 영역은 하부 장벽 영역의 상부와 그 인접부에 형성된다. 그 다음, 이 텅스텐 영역 상에 텅스텐 질화물 측벽들이 형성된다. 이 텅스텐 질화물 측벽들은 텅스텐 영역의 측면용 장벽을 제공한다.
본 발명의 기술적인 장점은 보호 캡을 제공하기 위해 텅스텐 영역 상의 측벽들에 대해 질화된 텅스텐(WNX)을 이용하므로, 산화 및 막 피착과 같은, 다른 공정들이 텅스텐 영역 특성을 열화시키지 않고 수행할 수 있다는 점이다. 텅스텐 질화물(WNX)은 화학적으로 텅스텐 산화물(WO3)과 텅스텐(W)보다 안정되어 있다.
본 발명의 다른 기술적인 장점은 적정 두께의 텅스텐 질화물층들이 플라즈마의 존재 유무와 관계없이 질소(N2) 또는 암모니아(NH3) 분자들을 포함한 분위기에서 텅스텐의 질화 반응에 의해서 형성될 수 있다는 것이다. 따라서, 텅스텐 질화물 측벽을 형성하는 공정은 텅스텐 영역 주변의 다른 층의 성능에 영향을 미치지 않는다. 기본적으로, 이 측벽들의 형성은 선택적 텅스텐 질화물 형성 공정이다.
도 1은 텅스텐 영역을 갖는 반도체 장치의 단면도.
도 2는 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽들을 갖는 도 1의 반도체 장치의 단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판
12 : 도핑 영역
14 : 산화물층
16 : 폴리실리콘 영역
18 : 장벽 영역
20 : 텅스텐 영역
22 : 상부 장벽 영역
24 : 텅스텐 질화물 측벽
동일 특성을 동일한 참조 부호로 나타낸 첨부 도면과 관련된 다음 설명을 참조하여 본 발명과 그 장점들을 보다 완벽하게 이해할 수 있을 것이다.
도 1은 텅스텐 영역을 갖는 반도체 장치의 단면도이다. 도 1의 실시예에서, 반도체 장치는 도핑 영역(12)이 형성된 실리콘 기판(10)을 포함한다. 산화물층(14)은 기판(10) 상부에서, 예를 들어, 실리콘 이산화물(SiO2)로 형성한다. 도 1의 실시예에서는, 게이트 영역 구조가 기판(10) 상부에 형성된 것처럼 도시된다. 도 1의 게이트 영역 구조는 폴리실리콘 영역(16)과 장벽 영역(18)을 포함한다. 장벽 영역(18)은, 예를 들어 티타늄 질화물(TiN), 텅스턴 질화물(WN), 또는 티타늄 실리콘 질화물(WSiN)로 형성될 수 있다. 이 게이트 영역 구조는 장벽 영역(18) 상부에 배치된 텅스턴 영역(20)도 포함한다. 그 다음, 상부 장벽 영역(22)을 텅스텐 영역(20) 상부에서, 예를 들어, 실리콘 질화물(Si3N4)이나 실리콘 이산화물(SiO2)로 형성한다.
도 2는 텅스텐 영역(20) 상에 형성된 텅스텐 질화물(WNX) 측벽들(24)을 가진 도 1의 반도체 장치의 단면도이다. 텅스텐 질화물 측벽들(24)은 예를 들어, 비선택적 공정인 화학적 기상 증착법에 의해서 형성할 수 있다. 텅스텐 질화물 측벽들(24)을 형성하기 위한 다른 공정은 질소(N2)나 암모니아(NH3)와 같은, 질소 원자들을 포함하는 분위기에서 로(furnace)나 신속한 열처리에 의해 텅스텐 영역(20)을 어닐닝하는 공정이다. 이러한 공정은 선택적 형성 공정이다. 주변 재료들에 대해서 고온 어닐닝(예를 들어, 약 30초 동안 900℃) 효과는 유익할 수도 유해할 수도 있다. 텅스텐 질화물 측벽들(24)을 선택적으로 형성하는 또 다른 방법은 질소 원자들을 포함한 분위기에서 플라즈마 처리를 이용하는 것이다. 이러한 선택성에 부가하여, 이는 저온 공정이다. 예를 들면, 60초의 노출 시간과 6나노미터의 두께를 갖는 텅스텐 질화물 측벽들을 질소 플라즈마 처리에 의해서 50℃의 기판 온도에서 형성할 수 있다.
도 1 내지 도 2는 본 발명의 가능한 일 실시예를 설명한다. 예를 들어, 또 다른 실시예에서 게이트 산화물(14) 상에 직접 텅스텐 영역(20)을 이용하여 텅스텐 게이트를 형성한다. 이 경우, 폴리실리콘 영역(16)이 없으므로 장벽 영역(18)이 필요 없다. 그 다음, 본 발명에 따라서 텅스텐 영역(20)에 텅스텐 질화물 측벽들(24)을 형성한다.
텅스텐/텅스텐 질화물/폴리실리콘 구조가 게이트 전극의 재료로 폭넓게 이용되고 있는데, 이는 이러한 구조의 시트 저항(sheet resistance)이 종래의 텅스텐 실리사이드/폴리실리콘 구조의 시트 저항보다 낮기 때문이다. 그러나, 때때로 게이트를 패턴화한 후(예를 들어, 도 1) 산화 공정을 이용할 필요가 있는데, 이는 이전의 에칭 공정 결과 야기되는 게이트 산화물에 대한 손상을 해소시킬 수 있다. 이 산화물 형성 공정동안, 텅스텐 영역(20)의 측벽이 노출되므로, 텅스텐 산화물(WO3)의 형성 가능성과 이에 따른 텅스텐 영역(20)의 열화가 문제가 된다. 텅스텐 질화물 측벽들(24)의 선택적 형성은 텅스텐 영역(20)의 산화를 방지한다.
본 발명을 상세하게 설명하였지만, 첨부된 청구 범위에 의해서 정의된 본 발명의 정신이나 범주에 이탈하지 않는 범위에서 다양한 변화, 대체 및 변경이 가능하다는 것을 이해할 수 있을 것이다.
본 발명은 다음과 같은 효과가 있다.
(1) 화학적으로 보다 안정된 텅스텐 질화물(WNX)을 이용하므로, 산화 및 막 피착과 같은, 다른 공정들이 텅스텐 영역 특성의 열화 없이 수행될 수 있다.
(2) 적정 두께의 텅스텐 질화물층들을 플라즈마의 존재 유무와 관계없이, 질소 분위기에서의 텅스텐의 질화 반응에 의해서 형성할 수 있어 텅스텐 영역 주변의 다른 층들의 형성에 영향을 미치지 않는다.
Claims (18)
- 반도체 기판;상기 반도체 기판 상부에 형성되는 텅스텐 영역; 및상기 텅스텐 영역 상에 형성되고, 상기 텅스텐 영역의 측면용 장벽을 제공하도록 동작하는 텅스텐 질화물 측벽들을 포함하는 반도체 장치.
- 제1항에 있어서,상기 반도체 기판 상부와 상기 텅스텐 영역 하부에 형성되고, 텅스텐의 확산을 제지하도록 동작하는 하부 장벽 영역; 및상기 하부 장벽 영역 상부와 인접부에 형성되는 텅스텐 영역을 더 포함하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 텅스텐 질화물 측벽들이 질소 원자들을 포함한 분위기에서 고온 어닐링에 의해서 형성된 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 분위기는 질소(N2)를 포함하는 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 분위기는 암모니아(NH3)를 포함하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 텅스텐 질화물 측벽들은 질소 원자들을 포함한 분위기에서 플라즈마 처리에 의해서 형성된 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 텅스텐 질화물 측벽들은 화학적 기상 증착법에 의해서 형성된 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 텅스텐 영역은 트랜지스터 장치용 게이트 영역의 일부인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 반도체 기판 상부와 상기 하부 장벽층 아래에 형성되는 산화물층;상기 산화물층과 상기 하부 장벽층 사이에 형성되는 폴리실리콘층; 및상기 텅스텐 영역 상부에 형성되는 상부 장벽층을 더 포함하는 것을 특징으로 하는 반도체 장치.
- 반도체 기판 상부에 텅스텐 영역을 형성하는 단계; 및상기 텅스텐 영역의 측면용 장벽을 제공하도록 동작하는 텅스텐 질화물 측벽들을 상기 텅스텐 영역 상에 형성하는 단계를 포함하는 반도체 장치 구성 방법.
- 제10항에 있어서,텅스텐의 확산을 제지하도록 동작하는 하부 장벽 영역을 상기 반도체 기판 상부와 상기 텅스텐 영역 하부에 형성하는 단계; 및상기 하부 장벽 영역 상부와 인접부에 텅스텐 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 구성 방법.
- 제10항에 있어서, 텅스텐 질화물 측벽들 형성 단계는 질소 원자들을 포함한 분위기에서 고온 어닐링을 사용하여 수행되는 것을 특징으로 하는 반도체 장치 구성 방법.
- 제12항에 있어서, 상기 분위기는 질소(N2)를 포함하는 것을 특징으로 하는 반도체 장치 구성 방법.
- 제12항에 있어서, 상기 분위기는 암모니아(NH3)를 포함하는 것을 특징으로 하는 반도체 장치 구성 방법.
- 제10항에 있어서, 상기 텅스텐 질화물 측벽들 형성 단계는 질소 원자들을 포함하는 분위기에서 플라즈마 처리를 이용하여 수행된 것을 특징으로 하는 반도체 장치 구성 방법.
- 제10항에 있어서, 상기 텅스텐 질화물 측벽들 형성 단계는 화학적 기상 증착법을 이용하여 수행된 것을 특징으로 하는 반도체 장치 구성 방법.
- 제10항에 있어서, 상기 텅스텐 영역이 트랜지스터 장치의 게이트 영역의 일부로서 형성된 것을 특징으로 하는 반도체 장치 구성 방법.
- 제10항에 있어서,상기 반도체 기판 상부와 상기 장벽층 하부에 산화물층을 형성하는 단계;상기 산화물층과 상기 장벽층 사이에 폴리실리콘층을 형성하는 단계; 및상기 텅스텐 영역 상부에 상부 장벽층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 구성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3244496P | 1996-12-19 | 1996-12-19 | |
| US60/032,444 | 1996-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980064366A true KR19980064366A (ko) | 1998-10-07 |
Family
ID=21865000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970070639A KR19980064366A (ko) | 1996-12-19 | 1997-12-19 | 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0849806A3 (ko) |
| JP (1) | JPH10189605A (ko) |
| KR (1) | KR19980064366A (ko) |
| TW (1) | TW372347B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608340B1 (ko) * | 1999-10-25 | 2006-08-09 | 주식회사 하이닉스반도체 | 반도체소자의 게이트 형성방법 |
| KR100905177B1 (ko) * | 2002-10-25 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926741A3 (en) * | 1997-12-23 | 1999-11-03 | Texas Instruments Incorporated | Gate structure and method of forming same |
| KR100459725B1 (ko) | 2002-09-19 | 2004-12-03 | 삼성전자주식회사 | 금속 게이트 패턴을 갖는 반도체소자의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213075A (ja) * | 1985-07-10 | 1987-01-21 | Nec Corp | 半導体装置 |
| JPH0194664A (ja) * | 1987-10-05 | 1989-04-13 | Nec Corp | 電界効果トランジスタ |
| JPH02177427A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03245533A (ja) * | 1990-02-23 | 1991-11-01 | Nec Corp | 被覆金属配線構造およびその形成方法 |
| US5273609A (en) * | 1990-09-12 | 1993-12-28 | Texas Instruments Incorporated | Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment |
| KR930011538B1 (ko) * | 1991-07-16 | 1993-12-10 | 한국과학기술연구원 | 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법 |
| JPH07147271A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置の製造方法 |
| US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
-
1997
- 1997-12-19 KR KR1019970070639A patent/KR19980064366A/ko not_active Application Discontinuation
- 1997-12-19 JP JP9351614A patent/JPH10189605A/ja active Pending
- 1997-12-19 EP EP97310339A patent/EP0849806A3/en not_active Withdrawn
-
1998
- 1998-03-23 TW TW086119245A patent/TW372347B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608340B1 (ko) * | 1999-10-25 | 2006-08-09 | 주식회사 하이닉스반도체 | 반도체소자의 게이트 형성방법 |
| KR100905177B1 (ko) * | 2002-10-25 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0849806A3 (en) | 1999-08-25 |
| JPH10189605A (ja) | 1998-07-21 |
| TW372347B (en) | 1999-10-21 |
| EP0849806A2 (en) | 1998-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441681B1 (ko) | 금속 게이트 형성 방법 | |
| US6080682A (en) | Methodology for achieving dual gate oxide thicknesses | |
| JPH01186675A (ja) | 半導体装置の製造方法 | |
| KR100402389B1 (ko) | 금속 게이트 형성 방법 | |
| KR19990016514A (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR20050012611A (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR19980064366A (ko) | 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
| KR100313943B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20030059439A (ko) | 텅스텐 게이트 및 텅스텐 게이트 형성 방법 | |
| KR100897248B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR19990003270A (ko) | 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자 | |
| KR0154286B1 (ko) | 반도체 소자의 티타늄 샐리사이드 형성방법 | |
| KR100604536B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| JP2004265973A (ja) | 半導体装置の製造方法 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100332126B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100399943B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR19990004890A (ko) | 반도체 장치의 산화막 형성 방법 | |
| KR100477833B1 (ko) | 반도체소자의장벽금속막형성방법 | |
| KR19980033877A (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |