KR19990004890A - 반도체 장치의 산화막 형성 방법 - Google Patents
반도체 장치의 산화막 형성 방법 Download PDFInfo
- Publication number
- KR19990004890A KR19990004890A KR1019970029050A KR19970029050A KR19990004890A KR 19990004890 A KR19990004890 A KR 19990004890A KR 1019970029050 A KR1019970029050 A KR 1019970029050A KR 19970029050 A KR19970029050 A KR 19970029050A KR 19990004890 A KR19990004890 A KR 19990004890A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- semiconductor device
- gate oxide
- forming
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 14
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 장치의 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
게이트 산화막을 구비하는 반도체 장치에 있어서, 반도체 기판과 게이트 산화막과의 상호 접촉 특성을 향상시키고자 함.
3. 발명의 해결 방법의 요지
반도체 기판 상에 열 산화막을 형성하고, 그 상부에 화학 기상 증착 방법으로 게이트 산화막을 형성하여, 게이트 산화막과 반도체 기판과의 상호 접촉 특성을 향상시킨다.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨.
Description
본 발명은 반도체 장치의 제조 공정에서, 특히 게이트 산화막을 포함하는 MOS(Metal Oxide Semiconductor; 이하 모스라 함)트랜지스터 및 다른 반도체 장치의 산화막 형성 방법에 관한 것이다.
일반적으로 산화막 형성 공정은 실리콘 기판 위에 실리콘 산화막(SiO2)을 형성하는 것을 의미하는데, 그중 열 산화막 형성 공정은 고온의 산소 분위기에서 실리콘을 산화시키는 방식이다. 이러한 열 산화막 형성 공정은 형성되는 막의 두께 조절이 용이하여 고집적 소자에서 적용하고 있는 기본적인 산화 방식이다. 산화막은 형성되는 산화막의 두께에 따라 용도가 다르며, 트랜지스터의 게이트 산화막으로 사용되는 산화막의 두께는 약 100Å 내지 500Å의 두께를 갖는다.
일반적인 모스 트랜지스터의 형성 방법을 간략히 보면, 실리콘 기판 위에 게이트 절연막으로 산화막을 형성하고, 그 상부에 전도막으로 폴리 실리콘층을 형성한다. 게이트 전극 패턴용 마스크를 이용하여 게이트 전극 패턴을 형성하면서, 소스 및 드레인 접합 영역을 형성하기 위하여 실리콘 기판을 노출시킨다. 그리고 소스 및 드레인 접합 영역을 형성하기 위한 이온 주입 공정으로 소스 및 드레인을 형성하여 모스 트랜지스터를 형성하는 것이 일반적인 방법이다.
일반적으로 게이트 산화막 상부에 게이트 전극을 구비하여 이루어지는 모스 트랜지스터에서, 고집적화에 따른 스케일 다운에 의하여, 두께가 얇은 게이트 산화막과, 빠른 속도로 동작할 수 있는 게이트 전극이 요구되고 있다. 이에 게이트 전극의 빠른 동작 속도를 위하여 폴리 실리콘과 고융점금속의 합성물인 실리사이드(Silicide)를 갖는 전극을 구비하고 있다. 본 발명은 얇은 게이트 산화막 형성 방법에 관한 것이다.
종래의 게이트 산화막 형성 방법을 보면, 확산로(furnace) 내에 웨이퍼를 넣기 전에 확산로 내의 공기를 빼내기 위한 공정에서 질소 가스를 흘려준다. 그리고 웨이퍼를 확산로 내로 이동시킬 때 역시 질소 가스를 흘려준다. 이에 웨이퍼 위에 자연 산화막이 형성되어 소자 특성에 영향을 미치게 된다.
확산로 내에 이동한 웨이퍼에 열을 가하여 단층 게이트 산화막을 형성한다. 소자가 고집적화 되면서 얇은 게이트 산화막을 갖는 반도체 장치의 산화막 형성 방법의 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 게이트 산화막의 특성이 향상되고, 게이트 전극 형성 공정시 영향을 받아 생기는 손상을 줄일 수 있는 반도체 장치의 산화막 형성 방법을 제공함을 그 목적으로 한다.
도1A 내지 도 1C는 본 발명의 일실시예에 따른 산화막을 구비하는 트랜지스터 제조 방법을 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 제1산화막
13 : 제2산화막 14 : 전도막
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 제조 방법은, 반도체 기판 상에 제1열 공정으로 확산 방지 산화막을 형성하는 단계; 상기 확산 방지 산화막 상에 화학 기상 증착 방법으로 게이트 산화막을 형성하는 단계; 상기 게이트 산화막을 제2열처리 공정을 실시하는 단계; 및 상기 게이트 산화막 상에 게이트 전극용 전도막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 도1A 내지 도1C는 본 발명의 일실시예에 따른 모스 트랜지스터의 산화막 형성 방법을 나타내는 공정 단면도이다.
도면에 도시된 바와 같이, 게이트 산화막(13)과 실리콘 기판(11) 사이에 불순물 확산 방지막(12)을 형성하고 있는 본 발명은 실리콘 기판으로부터 게이트 산화막으로의 불순물 확산을 방지할 수 있어 소자의 특성을 개선시킬 수 있다.
먼저, 도1A에 도시된 바와 같이, 실리콘 기판(11)상에 확산 방지막으로 예를 들면 산화막(12)을 형성한다. 이때 자연 산화막의 성장을 억제하고자 확산로 내로의 공기 유입을 차단하기 위해 퍼지박스(purge box)를 이용하여 이 박스 내로 아르곤 가스를 흘려주는 공정을 더 실시한다. 또한 웨이퍼를 확산로로 이동시키는 동안에도 아르곤 가스를 흘려주어 자연 산화막 형성을 막을 수 있다. 확산 방지막(12)은 산소 혹은 산화 질소 가스를 이용하여 형성하고, 20Å미만의 두께로 형성하도록 한다.
다음으로, 도1B에 도시된 바와 같이, 확산 방지막(12)위에 게이트 산화막(13)을 형성한다. 여기서 게이트 산화막(13)은 SiH4및 N2O가스를 이용하여 산화막을 비정질 상태로 형성하고, 아르곤 가스 분위기의 900℃의 온도에서 램프업 한 후 N2O가스 혹은 아르곤 가스로 어닐링(Annealing) 하여 막을 형성한다.
마지막으로, 도1C에 도시된 바와 같이, 게이트 산화막(13)상에 게이트 전극을 형성하기 위한 폴리 실리콘막(14)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 게이트 산화막 하부에 불순불의 확산을 방지하는 확산 방지막으로 산화막을 구비하고 있고 게이트 산화막을 SiH4및 N2O를 사용하여 형성한 후 아르곤 가스 분위기에서 어닐링 하기 때문에, 산화막의 밀도를 증가시키며, 종래의 기술에 비해 얇은 두께를 갖는 게이트 산화막을 형성할 수 있다.
Claims (7)
- 반도체 기판 상에 제1열 공정으로 확산 방지 산화막을 형성하는 단계;상기 확산 방지 산화막 상에 화학 기상 증착 방법으로 게이트 산화막을 형성하는 단계;상기 게이트 산화막을 제2열처리 공정을 실시하는 단계; 및상기 게이트 산화막 상에 게이트 전극용 전도막을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 확산 방지 산화막을 형성하기 전에상기 반도체 기판에 자연 산화막이 형성되지 않도록, 상기 반도체 기판을 아르곤을 포함하는 가스 분위기에 유지시키는 공정을 더 포함하여 이루어지는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 확산 방지 산화막의 두께는20Å을 넘지 않도록 하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 게이트 산화막은 N2O 가스 및 SiH4가스를 이용하여 형성하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 제2열 공정은 적어도 900℃의 온도에서 형성되는 반도체 장치의 제조 방법.
- 제3항에 있어서,상기 확산 방지 산화막은N2O를 포함하는 가스 분위기에서 형성되는 반도체 장치의 제조 방법.
- 제 5항에 있어서,상기 제2 열 공정은 N2O 가스 및 아르곤 가스를 포함하는 분위기에서 이루어지는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029050A KR100445058B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체장치의게이트산화막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029050A KR100445058B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체장치의게이트산화막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990004890A true KR19990004890A (ko) | 1999-01-25 |
| KR100445058B1 KR100445058B1 (ko) | 2004-11-16 |
Family
ID=37362287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970029050A KR100445058B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체장치의게이트산화막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100445058B1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220451A (ja) * | 1985-03-27 | 1986-09-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62190766A (ja) * | 1986-02-18 | 1987-08-20 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| KR940004271B1 (ko) * | 1991-03-15 | 1994-05-19 | 금성일렉트론 주식회사 | P형 채널 mosfet 제조방법 |
| KR960002819A (ko) * | 1994-06-30 | 1996-01-26 | 김주용 | 반도체소자의 트랜지스터 형성방법 |
| JPH0875952A (ja) * | 1994-09-08 | 1996-03-22 | Whitaker Corp:The | 光コネクタ及びその端面研磨方法 |
-
1997
- 1997-06-30 KR KR1019970029050A patent/KR100445058B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100445058B1 (ko) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| KR960005551B1 (ko) | 반도체 직접회로장치의 제조방법 | |
| KR950002180B1 (ko) | 반도체장치의 제조방법 | |
| US20030168706A1 (en) | Semiconductor device and method for fabricating same | |
| KR100294697B1 (ko) | 반도체 소자의 전도성 라인 형성 방법 | |
| KR20050106250A (ko) | 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법 | |
| KR19990004890A (ko) | 반도체 장치의 산화막 형성 방법 | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100666933B1 (ko) | 반도체 장치의 제조방법 | |
| KR20000057747A (ko) | 실리콘 집적 회로의 제조 방법 | |
| KR100613098B1 (ko) | 반도체 소자의 게이트 산화막 제조 방법 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR19980064366A (ko) | 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| KR100301852B1 (ko) | 박막트랜지스터제조방법 | |
| KR100402105B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100412147B1 (ko) | 반도체장치의 제조방법 | |
| KR0154286B1 (ko) | 반도체 소자의 티타늄 샐리사이드 형성방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| KR100897248B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| KR20010038380A (ko) | 반도체소자의 게이트 형성방법 | |
| JPH0442938A (ja) | 半導体装置の製造方法 | |
| KR19990057406A (ko) | 탑 게이트형 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |